2009-8-20 1
4.2 同步触发器
4.2.1 同步 RS触发器
4.2.2 主从 RS触发器
4.2.3 CMOS主从 D触发器
4.2.4 边沿 D触发器结束放映
2009-8-20 2
复习触发器有什么特点？
请画出与非门实现的基本 ＲＳ 触发器的电路图。
请列出 基本 ＲＳ 触发器的功能表。
什么叫现态？次态？
基本 RS触发器的触发方式？
4.2 同步触发器基本 RS触发器的触发方式（动作特点）,逻辑电平直接触发 。（由输入信号直接控制）
在实际工作中，要求触发器按统一的节拍进行状态更新。措施：
同步触发器 （时钟触发器或钟控触发器）：具有时钟脉冲 CP控制的触发器。该触发器状态的改变与时钟脉冲同步。
CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。
同步触发器的状态更新时刻：受 CP输入控制。
触发器更新为何种状态：由触发输入信号决定。
2009-8-20 4
4.2.1同步 RS触发器
1.电路组成及逻辑符号图 4-6 同步 RS触发器
（ a） 逻辑电路 （ b）逻辑符号在 CP=0期间,G3,G4被封锁，触发器状态不变。
在 CP=1期间，由 R和 S端信号决定触发器的输出状态。
结论：触发器的动作时间是由时钟脉冲 CP控制的。
触发方式：电平触发方式只有 CP=1时（高电平有效），触发器的状态才由输入信号 R和 S来决定。
2009-8-20 5
2,工作原理 (仿真运行图 4－ 6)
3,功能表 （在 CP=1期间有效）
现态,CP脉冲作用前触发器的原状态，用 Qn表示；
次态,CP脉冲作用后触发器的新状态，用 Qn+1表示。
表 4-2 同步 RS触发器功能表
R为高电平有效触发
S为高电平有效触发
R,S不允许同时有效
2009-8-20 6
4,工作波形 （又称为时序图,设初态为 0 ）
图 4-7 同步 RS触发器的时序图置 1 保持 置 0 置 1仿真
2009-8-20 7
5.同步触发器的空翻同步触发器在一个 CP脉冲作用后，出现两次或两次以上翻转的现象称为 空翻 。
图 4-8 同步 RS触发器的空翻现象
1
2
3
下面介绍几种能克服空翻的触发器。
仿真
2009-8-20 8
4.2.2 主从 RS触发器
1.电路组成及逻辑符号图 4-9 主从 RS触发器
（ a） 逻辑电路 （ b）逻辑符号仿真主触发器：同步 RS触发器 （ FF2）,其状态由输入信号决定从触发器：同步 RS触发器 （ FF1）,其状态由主触发器的状态决定表示触发器靠 CP下降沿触发表示主从触发方式
2009-8-20 9
2,工作原理 (仿真运行图 4－ 9)
（ 1）当 CP=1时，从触发器 FF1的输出状态保持不变，
主触发器 FF2的输出状态由 R和 S来决定。
（ 2）当 CP由 1跳到 0时（或称 CP脉冲下降沿到来时），主触发器 FF2的输出状态保持不变，从触发器
FF1的输出状态由 FF2的状态决定。此时，由于 CP=0，
输入信号 R和 S被封锁。
可知，主从触发器分两步工作：
第一步,CP=1期间,主触发器的输出状态由输入信号 R和 S的状态确定,从触发器的输出状态保持不变 。
第二步,当 CP从 1变为 0时,主触发器的输出状态送入从触发器中,从触发器的输出状态由主触发器当时的状态决定 。
在 CP=0期间,由于主触发器的输出状态保持不变,
因而受其控制的从触发器的状态也保持不变 。触发方式：主从触发方式（ CP下降沿有效）。主从触发器状态的更新只发生在 CP脉冲的下降沿，
触发器的新状态由 CP脉冲下降沿到来之前的 R,S信号决定。
优点：克服了空翻，提高了工作的可靠性。
2009-8-20 10
3,功能表 （只在 CP从 1变为 0时有效）
表 4-3 主从 RS触发器功能表
S和 R都为高电平有效触发 功能与同步 RS触发器完全相同 。
2009-8-20 11
4,工作波形 （又称为时序图,设初态为 0 ）
图 4-10 主从 RS触发器的时序图置 1 置 0 置 1
2009-8-20 12
4.2.3 CMOS主从 D触发器
1.电路组成及逻辑符号图 4-11 CMOS主从 D触发器
（ a） 逻辑电路 （ b）逻辑符号表示触发器靠 CP上升沿 触发
2009-8-20 13
2,工作原理
（ 1） 当 CP=1时,主触发器的 TG1导通,TG2截止,
输入信号 D送入主触发器 。 从触发器的 TG3截止,TG4
导通,从触发器保持原态 。
2009-8-20 14
（ 2）当 CP由 1跳变到 0时,TG1截止,TG2导通，输入信号通道被封锁，主触发器的状态不变。从触发器的 TG3导通,TG4截止，主触发器的状态送入从触发器。
2009-8-20 15
可知，工作过程分为两步：
第一步,CP=1时,主触发器接收 D的信号,并有
Q′=D,而从触发器是维持原来的状态不变 。
第二步,CP从 1变为 0,主触发器的状态送入从触发器,使 Q =Q′。 在 CP=0期间,输入信号不能进入主触发器 。
触发方式：主从触发方式（ CP下降沿有效）。
该触发器是靠 CP的下降沿触发的，触发器的新状态由 CP脉冲下降沿到来之前输入信号 D的状态决定。
2009-8-20 16
3,功能表 （只在 CP下降沿有效 ）
表 4-4 CMOS主从 D触发器的功能表
D Qn+1
0 0
1 1
2009-8-20 17
4,工作波形 （又称为时序图,设初态为 0 ）
图 4-12 CMOS主从 D触发器的时序图
CP下降沿后置 D
2009-8-20 18
边沿触发器：靠 CP脉冲上升沿或下降沿进行触发。
正边沿触发器：靠 CP脉冲上升沿触发。
负边沿触发器：靠 CP脉冲下降沿触发。
触发方式：边沿触发方式。
可提高触发器工作的可靠性，增强抗干扰能力。
4.2.4 边沿 D触发器图 4-9 主从 RS触发器
（ a） 逻辑电路 （ b）逻辑符号仿真表示触发器靠 CP上升沿触发表示 CP为边 沿 触 发方式
1.电路组成及逻辑符号
2009-8-20 19
2,工作原理
（ 1） 当 CP=0时,G3,G4被封锁,触发器的输出状态保持不变 。
（ 2） 当 CP从 0变为 1时,G3,G4打开,它们的输出由 G5,G6决定 。 此瞬间,若 D=0,触发器被置为 0状态；
若 D=1,触发器被置为 1状态 。
（ 3） 当 CP从 0变为 1之后,虽然 CP=1,门 G3,G4是打开的,但由于电路中几条反馈线 ① ～ ④ 的维持 — 阻塞作用,输入信号 D的变化不会影响触发器的置 1和置
0,使触发器能够可靠地置 1和置 0。 因此,该触发器称为维持 — 阻塞触发器 。
可见，该触发器的触发方式为：在 CP脉冲上升沿到来之前接受 D输入信号，当 CP从 0变为 1时，触发器的输出状态将由 CP上升沿到来之前一瞬间 D的状态决定。
由于触发器接受输入信号及状态的翻转均是在
CP脉冲上升沿前后完成的，故称为边沿触发器。
2009-8-20 20
3,时序图图 4-14 维持 — 阻塞边沿 D触发器时序图当 CP从 0变为 1时,Q将由 CP上升沿到来之前一瞬间 D的状态决定。
2009-8-20 21
作业题
4-3
4.2 同步触发器
4.2.1 同步 RS触发器
4.2.2 主从 RS触发器
4.2.3 CMOS主从 D触发器
4.2.4 边沿 D触发器结束放映
2009-8-20 2
复习触发器有什么特点？
请画出与非门实现的基本 ＲＳ 触发器的电路图。
请列出 基本 ＲＳ 触发器的功能表。
什么叫现态？次态？
基本 RS触发器的触发方式？
4.2 同步触发器基本 RS触发器的触发方式（动作特点）,逻辑电平直接触发 。（由输入信号直接控制）
在实际工作中，要求触发器按统一的节拍进行状态更新。措施：
同步触发器 （时钟触发器或钟控触发器）：具有时钟脉冲 CP控制的触发器。该触发器状态的改变与时钟脉冲同步。
CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。
同步触发器的状态更新时刻：受 CP输入控制。
触发器更新为何种状态：由触发输入信号决定。
2009-8-20 4
4.2.1同步 RS触发器
1.电路组成及逻辑符号图 4-6 同步 RS触发器
（ a） 逻辑电路 （ b）逻辑符号在 CP=0期间,G3,G4被封锁，触发器状态不变。
在 CP=1期间，由 R和 S端信号决定触发器的输出状态。
结论：触发器的动作时间是由时钟脉冲 CP控制的。
触发方式：电平触发方式只有 CP=1时（高电平有效），触发器的状态才由输入信号 R和 S来决定。
2009-8-20 5
2,工作原理 (仿真运行图 4－ 6)
3,功能表 （在 CP=1期间有效）
现态,CP脉冲作用前触发器的原状态，用 Qn表示；
次态,CP脉冲作用后触发器的新状态，用 Qn+1表示。
表 4-2 同步 RS触发器功能表
R为高电平有效触发
S为高电平有效触发
R,S不允许同时有效
2009-8-20 6
4,工作波形 （又称为时序图,设初态为 0 ）
图 4-7 同步 RS触发器的时序图置 1 保持 置 0 置 1仿真
2009-8-20 7
5.同步触发器的空翻同步触发器在一个 CP脉冲作用后，出现两次或两次以上翻转的现象称为 空翻 。
图 4-8 同步 RS触发器的空翻现象
1
2
3
下面介绍几种能克服空翻的触发器。
仿真
2009-8-20 8
4.2.2 主从 RS触发器
1.电路组成及逻辑符号图 4-9 主从 RS触发器
（ a） 逻辑电路 （ b）逻辑符号仿真主触发器：同步 RS触发器 （ FF2）,其状态由输入信号决定从触发器：同步 RS触发器 （ FF1）,其状态由主触发器的状态决定表示触发器靠 CP下降沿触发表示主从触发方式
2009-8-20 9
2,工作原理 (仿真运行图 4－ 9)
（ 1）当 CP=1时，从触发器 FF1的输出状态保持不变，
主触发器 FF2的输出状态由 R和 S来决定。
（ 2）当 CP由 1跳到 0时（或称 CP脉冲下降沿到来时），主触发器 FF2的输出状态保持不变，从触发器
FF1的输出状态由 FF2的状态决定。此时，由于 CP=0，
输入信号 R和 S被封锁。
可知，主从触发器分两步工作：
第一步,CP=1期间,主触发器的输出状态由输入信号 R和 S的状态确定,从触发器的输出状态保持不变 。
第二步,当 CP从 1变为 0时,主触发器的输出状态送入从触发器中,从触发器的输出状态由主触发器当时的状态决定 。
在 CP=0期间,由于主触发器的输出状态保持不变,
因而受其控制的从触发器的状态也保持不变 。触发方式：主从触发方式（ CP下降沿有效）。主从触发器状态的更新只发生在 CP脉冲的下降沿，
触发器的新状态由 CP脉冲下降沿到来之前的 R,S信号决定。
优点：克服了空翻，提高了工作的可靠性。
2009-8-20 10
3,功能表 （只在 CP从 1变为 0时有效）
表 4-3 主从 RS触发器功能表
S和 R都为高电平有效触发 功能与同步 RS触发器完全相同 。
2009-8-20 11
4,工作波形 （又称为时序图,设初态为 0 ）
图 4-10 主从 RS触发器的时序图置 1 置 0 置 1
2009-8-20 12
4.2.3 CMOS主从 D触发器
1.电路组成及逻辑符号图 4-11 CMOS主从 D触发器
（ a） 逻辑电路 （ b）逻辑符号表示触发器靠 CP上升沿 触发
2009-8-20 13
2,工作原理
（ 1） 当 CP=1时,主触发器的 TG1导通,TG2截止,
输入信号 D送入主触发器 。 从触发器的 TG3截止,TG4
导通,从触发器保持原态 。
2009-8-20 14
（ 2）当 CP由 1跳变到 0时,TG1截止,TG2导通，输入信号通道被封锁，主触发器的状态不变。从触发器的 TG3导通,TG4截止，主触发器的状态送入从触发器。
2009-8-20 15
可知，工作过程分为两步：
第一步,CP=1时,主触发器接收 D的信号,并有
Q′=D,而从触发器是维持原来的状态不变 。
第二步,CP从 1变为 0,主触发器的状态送入从触发器,使 Q =Q′。 在 CP=0期间,输入信号不能进入主触发器 。
触发方式：主从触发方式（ CP下降沿有效）。
该触发器是靠 CP的下降沿触发的，触发器的新状态由 CP脉冲下降沿到来之前输入信号 D的状态决定。
2009-8-20 16
3,功能表 （只在 CP下降沿有效 ）
表 4-4 CMOS主从 D触发器的功能表
D Qn+1
0 0
1 1
2009-8-20 17
4,工作波形 （又称为时序图,设初态为 0 ）
图 4-12 CMOS主从 D触发器的时序图
CP下降沿后置 D
2009-8-20 18
边沿触发器：靠 CP脉冲上升沿或下降沿进行触发。
正边沿触发器：靠 CP脉冲上升沿触发。
负边沿触发器：靠 CP脉冲下降沿触发。
触发方式：边沿触发方式。
可提高触发器工作的可靠性，增强抗干扰能力。
4.2.4 边沿 D触发器图 4-9 主从 RS触发器
（ a） 逻辑电路 （ b）逻辑符号仿真表示触发器靠 CP上升沿触发表示 CP为边 沿 触 发方式
1.电路组成及逻辑符号
2009-8-20 19
2,工作原理
（ 1） 当 CP=0时,G3,G4被封锁,触发器的输出状态保持不变 。
（ 2） 当 CP从 0变为 1时,G3,G4打开,它们的输出由 G5,G6决定 。 此瞬间,若 D=0,触发器被置为 0状态；
若 D=1,触发器被置为 1状态 。
（ 3） 当 CP从 0变为 1之后,虽然 CP=1,门 G3,G4是打开的,但由于电路中几条反馈线 ① ～ ④ 的维持 — 阻塞作用,输入信号 D的变化不会影响触发器的置 1和置
0,使触发器能够可靠地置 1和置 0。 因此,该触发器称为维持 — 阻塞触发器 。
可见，该触发器的触发方式为：在 CP脉冲上升沿到来之前接受 D输入信号，当 CP从 0变为 1时，触发器的输出状态将由 CP上升沿到来之前一瞬间 D的状态决定。
由于触发器接受输入信号及状态的翻转均是在
CP脉冲上升沿前后完成的，故称为边沿触发器。
2009-8-20 20
3,时序图图 4-14 维持 — 阻塞边沿 D触发器时序图当 CP从 0变为 1时,Q将由 CP上升沿到来之前一瞬间 D的状态决定。
2009-8-20 21
作业题
4-3
