2009-8-20 1
3.3.1 二进制译码器
3.3.2 二 -十进制译码器
3.3 译码器结束放映
2009-8-20 2
复习全班有 42名同学，需几位二进制代码才能表示？
为什么要用优先编码器？
2009-8-20 3
3.3 译码器译码,编码的逆过程，将编码时赋予代码的特定含义,翻译,出来。
译码器,实现译码功能的电路。
常用的译码器有 二进制译码器,二 -十进制译码器 和 显示译码器 等。
二进制代码 原来信息编码对象编码 译码
2009-8-20 4
3.3.1 二进制译码器图 3-7 三位二进制译码器的方框图输入：二进制代码（ N位），
输出,2N个，每个输出仅包含一个最小项。
输入是三位二进制代码、有八种状态，
八个输出端分别对应其中一种输入状态。
因此，又把三位二进制译码器称为 3线 — 8
线译码器。
2009-8-20 5
1,74LS138的逻辑功能内部电路图负逻辑与非门译码输入端
S为控制端
（又称使能端）
S=1 译码工作
S=0 禁止译码，
输出全 1
321 SSSS
输出端
)7,2,1,0( imSY ii
为便于理解功能而分析内部电路仿真
2009-8-20 6
表 3-6 74LS138的功能表译中为 0
高电平有效 低电平 有效 禁止译码译码工作
2009-8-20 7
图 3-8 74LS138的逻辑符号低电平有效输出三位二进制代码使能端
2009-8-20 8
74LS138的逻辑功能三个译码输入端（又称地址输入端） A2、
A1,A0，八个译码输出端,以及三个控制端（又称使能端）,,。
、,是译码器的控制输入端，当
= 1,+ = 0 (即 = 1,和 均为 0)时,GS
输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。
S1 S2
S1 S2 S3 S1
S2 S3 S1 S3S2
Y0~Y7
S3
321 SSSS
2009-8-20 9
当译码器处于工作状态时,每输入一个二进制代码将使对应的一个输出端为低电平,而其它输出端均为高电平 。 也可以说对应的输出端被,译中,。
74LS138输出端被,译中,时为低电平,所以其逻辑符号中每个输出端 上方均有,—,符号 。Y0~Y7
)7,2,1,0( imSY ii
2009-8-20 10
2,应用举例
(1)功能扩展 (利用使能端实现 )
图 3-9 用两片 74LS138译码器构成 4线 — 16线译码器
A3 =0时，片 Ⅰ 工作，片 Ⅱ 禁止
A3 =1时，片 Ⅰ 禁止，片 Ⅱ 工作扩展位控制使能端仿真
2009-8-20 11
(2) 实现组合逻辑函数 F（ A,B,C）
)7,2,1,0,1( iSmmSY iii
)7~0(),,( imCBAF i
比较以上两式可知，把 3线 — 8线译码器
74LS138地址输入端（ A2A1A0）作为逻辑函数的输入变量（ ABC），译码器的每个输出端 Yi都与某一个最小项 mi相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。
2009-8-20 12
例 3-4 试用 74LS138译码器实现逻辑函数：
解：因为
)7,6,5,3,1(),,( mCBAF
76531
76531
76531
mmmmm
)7,6,5,3,1(),,(
YYYYY
mmmmm
mCBAF
)7,2,1,0( imY ii
则
2009-8-20 13
因此，正确连接控制输入端使译码器处于工作状态，将,,,,经一个与非门输出,A2,A1,A0分别作为输入变量 A,B,C，就可实现组合逻辑函数。
Y1 Y３ Y６Y５ Y７
76531
)7,6,5,3,1(),,(
YYYYY
mCBAF
图 3-10 例 3-4电路图仿真
2009-8-20 14
3.3.2 二 -十进制译码器二 — 十进制译码器的逻辑功能是将输入的
BCD码译成十个输出信号。
图 3-11 二 — 十进制 译码器 74LS42的逻辑符号
2009-8-20 15
表 3-7 二 -十进制 译码器 74LS42的功能表译中为 0
拒绝伪码
2009-8-20 16
作业题
3-5
3.3.1 二进制译码器
3.3.2 二 -十进制译码器
3.3 译码器结束放映
2009-8-20 2
复习全班有 42名同学，需几位二进制代码才能表示？
为什么要用优先编码器？
2009-8-20 3
3.3 译码器译码,编码的逆过程，将编码时赋予代码的特定含义,翻译,出来。
译码器,实现译码功能的电路。
常用的译码器有 二进制译码器,二 -十进制译码器 和 显示译码器 等。
二进制代码 原来信息编码对象编码 译码
2009-8-20 4
3.3.1 二进制译码器图 3-7 三位二进制译码器的方框图输入：二进制代码（ N位），
输出,2N个，每个输出仅包含一个最小项。
输入是三位二进制代码、有八种状态，
八个输出端分别对应其中一种输入状态。
因此，又把三位二进制译码器称为 3线 — 8
线译码器。
2009-8-20 5
1,74LS138的逻辑功能内部电路图负逻辑与非门译码输入端
S为控制端
（又称使能端）
S=1 译码工作
S=0 禁止译码，
输出全 1
321 SSSS
输出端
)7,2,1,0( imSY ii
为便于理解功能而分析内部电路仿真
2009-8-20 6
表 3-6 74LS138的功能表译中为 0
高电平有效 低电平 有效 禁止译码译码工作
2009-8-20 7
图 3-8 74LS138的逻辑符号低电平有效输出三位二进制代码使能端
2009-8-20 8
74LS138的逻辑功能三个译码输入端（又称地址输入端） A2、
A1,A0，八个译码输出端,以及三个控制端（又称使能端）,,。
、,是译码器的控制输入端，当
= 1,+ = 0 (即 = 1,和 均为 0)时,GS
输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。
S1 S2
S1 S2 S3 S1
S2 S3 S1 S3S2
Y0~Y7
S3
321 SSSS
2009-8-20 9
当译码器处于工作状态时,每输入一个二进制代码将使对应的一个输出端为低电平,而其它输出端均为高电平 。 也可以说对应的输出端被,译中,。
74LS138输出端被,译中,时为低电平,所以其逻辑符号中每个输出端 上方均有,—,符号 。Y0~Y7
)7,2,1,0( imSY ii
2009-8-20 10
2,应用举例
(1)功能扩展 (利用使能端实现 )
图 3-9 用两片 74LS138译码器构成 4线 — 16线译码器
A3 =0时，片 Ⅰ 工作，片 Ⅱ 禁止
A3 =1时，片 Ⅰ 禁止，片 Ⅱ 工作扩展位控制使能端仿真
2009-8-20 11
(2) 实现组合逻辑函数 F（ A,B,C）
)7,2,1,0,1( iSmmSY iii
)7~0(),,( imCBAF i
比较以上两式可知，把 3线 — 8线译码器
74LS138地址输入端（ A2A1A0）作为逻辑函数的输入变量（ ABC），译码器的每个输出端 Yi都与某一个最小项 mi相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。
2009-8-20 12
例 3-4 试用 74LS138译码器实现逻辑函数：
解：因为
)7,6,5,3,1(),,( mCBAF
76531
76531
76531
mmmmm
)7,6,5,3,1(),,(
YYYYY
mmmmm
mCBAF
)7,2,1,0( imY ii
则
2009-8-20 13
因此，正确连接控制输入端使译码器处于工作状态，将,,,,经一个与非门输出,A2,A1,A0分别作为输入变量 A,B,C，就可实现组合逻辑函数。
Y1 Y３ Y６Y５ Y７
76531
)7,6,5,3,1(),,(
YYYYY
mCBAF
图 3-10 例 3-4电路图仿真
2009-8-20 14
3.3.2 二 -十进制译码器二 — 十进制译码器的逻辑功能是将输入的
BCD码译成十个输出信号。
图 3-11 二 — 十进制 译码器 74LS42的逻辑符号
2009-8-20 15
表 3-7 二 -十进制 译码器 74LS42的功能表译中为 0
拒绝伪码
2009-8-20 16
作业题
3-5
