1
§ 4.1 概述
MAX+PLUS—— Multiple Array Matrix and
Programmable Logic User System
MAX+PLUS Ⅱ 的特点,
1,与结构无关
2,多平台
3,完全集成化
第四章 MAX+PLUS Ⅱ 开发工具
2
4,丰富的设计库
5,模块化工具
6,硬件描述语言（ HDL）
7,Megacore功能,IP核（ Intelligence
Property Core）
8,Opencore特性
9,丰富的在线帮助系统
10,开放的界面
3
4
§ 4.2 MAX +PLUS Ⅱ 的设计过程简介
一、设计流程
设计
思想
设计
输入
设计
实现
设计
仿真
器件
编程
系统
测试
FPGA/CPLD设计流程图
5
二、设计环境
MAX+PLUS II的设计环境
6
1、设计输入
（ 1）、输入方式,
图形输入,
文本输入,
波形输入,
网表输入,
符号编辑,
底层编辑
7
（ 2）、层次设计
即在一个设计方案中支持多级层次，并且
各级层次的设计可包含几种不同格式建立的设
计文件，使设计输入具有极大的灵活性。
a、有助于系统构思
b、利于模块化结构
c、易于设计调试
d、可混合描述
e、易于递增式设计
f、有助于并行式设计
8
2、设计实现
在 FPGA/CPLD器件内物理地实现所需逻辑。
步骤如下,
1）选择目标器件、设定编译环境
2）生成二进制网表文件（, cnf）
3）建立数据库
4）逻辑综合、优化
5）器件划分 (Partitioner)和试配 ( Fitter）
6）产生仿真文件、器件编程文件
9
3、设计验证
1）设计仿真
a,功能仿真
b,定时仿真
2）定时分析
a、延时矩阵
b、建立时间与保持时间
c、最高时钟频率
10
4、器件仿真（编程）
即通过编程器（ Programmer） 将电路设计
下载到实际芯片中。
编程方法,
1）用计算机及 Altera专用编程电缆进行配置
2）用 Altera 专用串联 EPROM进行配置
3）用通用 EPROM进行配置
11
三、如何获得在线帮助
12
另两种方式获取帮助,
1、按 <F1>键可以即时访问对话框内的信息,
高亮度的菜单命令或弹出式信息。
2、同时按下 <Shift>+<F1>键，或选用工具栏中
的问号按钮，用鼠标指向屏幕上的任何项目
并按下鼠标键，则可获得该项目的帮助信息。
13
§ 4.3 逻辑设计的输入方法
输入方法不同，生成的文件格式不同。
各种设计输入文件
14
“Project”（项目）的概念,
一个项目（ Project） 是一个设计的总和。
它包含所有的子设计文件和设计过程中产生的
所有辅助文件。层次设计的项目如下,
顶层文件,.gdf,.tdf,
,vhd,.sch,.edf
子设计
文件
辅 助
文 件
子设计
文件
子设计
文件
子设计
文件
子设计
文件
子设计
文件
15
项目名与最顶层文件名相同。
编译器（ Compile） 编译的对象是整个项
目，或者说是针对某个项目名的,而不是针
对某个设计输入文件的。
16
一、图形设计输入方法
1、建立工作目录：在 \maxplus2系统目录之外 。
2、运行 MAX+PLUS II
17
3、建立图形设计文件
1）建立新文件
选菜单,
MAX+PLUS II\
Graphic Editor
或,
File\New..,
MAX+PLUS II 的 NEW 对话框
18 MAX+PLUS II 的图形编辑器窗口
选择工具
写文本 图形编辑器
画折线 窗口标题栏
画直线
画圆弧
画圆
放大显示
缩小显示
缩到最小（放满整个窗口）
加（删）节点
打开 Rubberbanding功能（器件与相连的线一起移动）
关闭 Rubberbanding功能（器件与相连的线不一起移动）
19
（ 2）保存文件
选菜单 File\Save As…,在弹出窗口中，
选定存放目录和文件名。
（ 3）确定项目名
选菜单 File\Project\Set Project to
Current File，即设置项目名与当前编辑的图
形文件名相同。
Changes the project name to the
name of the current file
20
或：选菜单 File\Project\Name…,指定
项目名。
或：可先确定项目名，再确定图形设计文
件名，但两者必须同名。
21
4）输入电路原理图
a、输入逻辑功能符号
选菜单,
Symbol\
Enter
Symbol…
四种逻辑
功能库
符号输入窗口
22
Prim库,
(primitives)
Prim库中含,
各种基本门电路
各种触发器
各种缓冲器
输入 /输出脚
电源、地
Altera 的 Prim 库符号
23
mf库,
(macrofunction)
mf 库中含,
以 74 系列为主
Altera 的 mf 库 符号
24
Mega_lpm库,
Mega_lpm为,
Library of
Parameterized
Modules
参数化的
模块库
Altera 的 Mega_lpm 库 符号
25
电路图符号的
调用、编辑
在 prim库中,
分别选中
Symbol Files 中,
input
output
输入引脚符号
26
在 mf 库，再选中 74138符号,
输入 74系列符号
27
b、复制、移动功能符号
同时按
Ctrl键,
鼠标键,
拖动鼠
标
符号的复制
28
c、管脚的命名
管脚的命名
修改后的输
入管脚名
双击后
的显示 系统默认
的管脚名
29
d、连线
三到八译码器
30 四位计数器
输入符号 总线 74163 符号 输出符号
输入引脚名 总线名称 节点名称 连接点 输出引脚名
31
e、保存文件、并检查错误
选莱单 File\Save，保存文件；
选莱单 File\Project\Save & Check，保
存文件并且检查电路中的逻辑错误。
如有逻辑错误 → 弹出信息处理窗口 → 错误
自动定位（ Locate） → 返回编辑窗口改正错
误。
例如：将前面的 3-8译码器电路作两处修改：
一处是将一个输出脚断开，另一处是将输出引
脚名 y7改为 y6。如下图所示,
32
有编辑错误的 3-8译码器,
33
选 File\Project\Save & Check,
利用错误自动定位功能和帮助信息确定并改正错误
34
改正错误后，检查结果如下,
35
f、创建默认的逻辑符号
检查无错误后，选莱单 File\Create
Default Symbol，创建逻辑符号文件（,sym）。
该符号类同宏功能函数符号，可被高层设计调
用。
g、关闭图形编辑窗口
36
例：用基本门电路实现 3-8译码器
37
门电路实现 3-8译码器的编译结果,
38
编译成功后产生的默认逻辑符号,
此逻辑符号的功能可代替集成电路 74138。
39
二、文本设计输入方法
主要输入以 VHDL,Verilog HDL,AHDL书写的
文件。
VHDL— 特别适合大型或复杂的系统设计。
Verilog HDL— 适合复杂的系统设计。
AHDL— Altera Hardware Description
Language,特别适合描述复杂的组合
逻辑、组运算、状态机和真值表。
七段显示译码电路的 VHDL设计,
40
1、建立新文件
选 MAX+PLUS II\
Text Editor
选 Text Editor file
保存文件名为,
segment7.vhd
(默认后缀,tdf)
确定项目名与
当前文件同名
MAX+PLUS II 的 New对话框
41
2、输入文本文件
7段显示器的译码电路
a
b
c
d
e
f
g
42
3、保存、检查项目文件
选 File\Project\Save & Check,
可保存该设计文件，并对 VHDL语言文本进
行语法规则检查。
如有错误 → 弹出信息处理窗口 → 错误
自动定位（ Locate） → 返回编辑窗口改正错
误。
4、创建默认符号
检查无错误后，选 File\Create Default
Symbol，产生该译码电路的模块符号。该符号
可在其它图形文件或高层文件中被调用。
符号如下,
43
5、关闭文本设计输入窗口
44
四、创建顶层设计文件
符号输入窗口
45
五、层次显示
选菜单,MAX+PLUS Ⅱ \Hierarchy Display
数字钟的层次显示
§ 4.1 概述
MAX+PLUS—— Multiple Array Matrix and
Programmable Logic User System
MAX+PLUS Ⅱ 的特点,
1,与结构无关
2,多平台
3,完全集成化
第四章 MAX+PLUS Ⅱ 开发工具
2
4,丰富的设计库
5,模块化工具
6,硬件描述语言（ HDL）
7,Megacore功能,IP核（ Intelligence
Property Core）
8,Opencore特性
9,丰富的在线帮助系统
10,开放的界面
3
4
§ 4.2 MAX +PLUS Ⅱ 的设计过程简介
一、设计流程
设计
思想
设计
输入
设计
实现
设计
仿真
器件
编程
系统
测试
FPGA/CPLD设计流程图
5
二、设计环境
MAX+PLUS II的设计环境
6
1、设计输入
（ 1）、输入方式,
图形输入,
文本输入,
波形输入,
网表输入,
符号编辑,
底层编辑
7
（ 2）、层次设计
即在一个设计方案中支持多级层次，并且
各级层次的设计可包含几种不同格式建立的设
计文件，使设计输入具有极大的灵活性。
a、有助于系统构思
b、利于模块化结构
c、易于设计调试
d、可混合描述
e、易于递增式设计
f、有助于并行式设计
8
2、设计实现
在 FPGA/CPLD器件内物理地实现所需逻辑。
步骤如下,
1）选择目标器件、设定编译环境
2）生成二进制网表文件（, cnf）
3）建立数据库
4）逻辑综合、优化
5）器件划分 (Partitioner)和试配 ( Fitter）
6）产生仿真文件、器件编程文件
9
3、设计验证
1）设计仿真
a,功能仿真
b,定时仿真
2）定时分析
a、延时矩阵
b、建立时间与保持时间
c、最高时钟频率
10
4、器件仿真（编程）
即通过编程器（ Programmer） 将电路设计
下载到实际芯片中。
编程方法,
1）用计算机及 Altera专用编程电缆进行配置
2）用 Altera 专用串联 EPROM进行配置
3）用通用 EPROM进行配置
11
三、如何获得在线帮助
12
另两种方式获取帮助,
1、按 <F1>键可以即时访问对话框内的信息,
高亮度的菜单命令或弹出式信息。
2、同时按下 <Shift>+<F1>键，或选用工具栏中
的问号按钮，用鼠标指向屏幕上的任何项目
并按下鼠标键，则可获得该项目的帮助信息。
13
§ 4.3 逻辑设计的输入方法
输入方法不同，生成的文件格式不同。
各种设计输入文件
14
“Project”（项目）的概念,
一个项目（ Project） 是一个设计的总和。
它包含所有的子设计文件和设计过程中产生的
所有辅助文件。层次设计的项目如下,
顶层文件,.gdf,.tdf,
,vhd,.sch,.edf
子设计
文件
辅 助
文 件
子设计
文件
子设计
文件
子设计
文件
子设计
文件
子设计
文件
15
项目名与最顶层文件名相同。
编译器（ Compile） 编译的对象是整个项
目，或者说是针对某个项目名的,而不是针
对某个设计输入文件的。
16
一、图形设计输入方法
1、建立工作目录：在 \maxplus2系统目录之外 。
2、运行 MAX+PLUS II
17
3、建立图形设计文件
1）建立新文件
选菜单,
MAX+PLUS II\
Graphic Editor
或,
File\New..,
MAX+PLUS II 的 NEW 对话框
18 MAX+PLUS II 的图形编辑器窗口
选择工具
写文本 图形编辑器
画折线 窗口标题栏
画直线
画圆弧
画圆
放大显示
缩小显示
缩到最小（放满整个窗口）
加（删）节点
打开 Rubberbanding功能（器件与相连的线一起移动）
关闭 Rubberbanding功能（器件与相连的线不一起移动）
19
（ 2）保存文件
选菜单 File\Save As…,在弹出窗口中，
选定存放目录和文件名。
（ 3）确定项目名
选菜单 File\Project\Set Project to
Current File，即设置项目名与当前编辑的图
形文件名相同。
Changes the project name to the
name of the current file
20
或：选菜单 File\Project\Name…,指定
项目名。
或：可先确定项目名，再确定图形设计文
件名，但两者必须同名。
21
4）输入电路原理图
a、输入逻辑功能符号
选菜单,
Symbol\
Enter
Symbol…
四种逻辑
功能库
符号输入窗口
22
Prim库,
(primitives)
Prim库中含,
各种基本门电路
各种触发器
各种缓冲器
输入 /输出脚
电源、地
Altera 的 Prim 库符号
23
mf库,
(macrofunction)
mf 库中含,
以 74 系列为主
Altera 的 mf 库 符号
24
Mega_lpm库,
Mega_lpm为,
Library of
Parameterized
Modules
参数化的
模块库
Altera 的 Mega_lpm 库 符号
25
电路图符号的
调用、编辑
在 prim库中,
分别选中
Symbol Files 中,
input
output
输入引脚符号
26
在 mf 库，再选中 74138符号,
输入 74系列符号
27
b、复制、移动功能符号
同时按
Ctrl键,
鼠标键,
拖动鼠
标
符号的复制
28
c、管脚的命名
管脚的命名
修改后的输
入管脚名
双击后
的显示 系统默认
的管脚名
29
d、连线
三到八译码器
30 四位计数器
输入符号 总线 74163 符号 输出符号
输入引脚名 总线名称 节点名称 连接点 输出引脚名
31
e、保存文件、并检查错误
选莱单 File\Save，保存文件；
选莱单 File\Project\Save & Check，保
存文件并且检查电路中的逻辑错误。
如有逻辑错误 → 弹出信息处理窗口 → 错误
自动定位（ Locate） → 返回编辑窗口改正错
误。
例如：将前面的 3-8译码器电路作两处修改：
一处是将一个输出脚断开，另一处是将输出引
脚名 y7改为 y6。如下图所示,
32
有编辑错误的 3-8译码器,
33
选 File\Project\Save & Check,
利用错误自动定位功能和帮助信息确定并改正错误
34
改正错误后，检查结果如下,
35
f、创建默认的逻辑符号
检查无错误后，选莱单 File\Create
Default Symbol，创建逻辑符号文件（,sym）。
该符号类同宏功能函数符号，可被高层设计调
用。
g、关闭图形编辑窗口
36
例：用基本门电路实现 3-8译码器
37
门电路实现 3-8译码器的编译结果,
38
编译成功后产生的默认逻辑符号,
此逻辑符号的功能可代替集成电路 74138。
39
二、文本设计输入方法
主要输入以 VHDL,Verilog HDL,AHDL书写的
文件。
VHDL— 特别适合大型或复杂的系统设计。
Verilog HDL— 适合复杂的系统设计。
AHDL— Altera Hardware Description
Language,特别适合描述复杂的组合
逻辑、组运算、状态机和真值表。
七段显示译码电路的 VHDL设计,
40
1、建立新文件
选 MAX+PLUS II\
Text Editor
选 Text Editor file
保存文件名为,
segment7.vhd
(默认后缀,tdf)
确定项目名与
当前文件同名
MAX+PLUS II 的 New对话框
41
2、输入文本文件
7段显示器的译码电路
a
b
c
d
e
f
g
42
3、保存、检查项目文件
选 File\Project\Save & Check,
可保存该设计文件，并对 VHDL语言文本进
行语法规则检查。
如有错误 → 弹出信息处理窗口 → 错误
自动定位（ Locate） → 返回编辑窗口改正错
误。
4、创建默认符号
检查无错误后，选 File\Create Default
Symbol，产生该译码电路的模块符号。该符号
可在其它图形文件或高层文件中被调用。
符号如下,
43
5、关闭文本设计输入窗口
44
四、创建顶层设计文件
符号输入窗口
45
五、层次显示
选菜单,MAX+PLUS Ⅱ \Hierarchy Display
数字钟的层次显示
