广州铁路职业技术学院：模拟电子技术基础：dz09

第 9章 组合逻辑电路
9-1 组合逻辑电路的基本分析和设计
9-2 组合逻辑部件
9-1 组合逻辑电路的基本分析和设计
逻辑电路按照逻辑功能的不同可分为两大类：
组合逻辑电路（简称组合电路）
时序逻辑电路（简称时序电路）
所谓组合电路是指电路在任一时刻的输出状态只与
同一时刻各输入状态的组合有关，而与前一时刻的输出
状态无关。
?组合逻辑电路的概念
组合逻辑电路
… …
X
1
X
2
X
n
Y
1
Y
2
Y
m
输入
信号
输出
信号
组合逻辑电路的特点：
1.输出,输入之间没有反馈延迟通路。
2.电路中不含记忆元件。
?组合逻辑电路的分析
组合逻辑电路的分析步骤如下：
(1） 根据已知的逻辑图,从输入到输出逐级写出
逻辑函数表达式。
(2） 利用公式法或卡诺图法化简逻辑函数表达式
(3） 列真值表,确定其逻辑功能。
例：
Y 3
≥ 1
≥ 1
1
1
A
B
C Y
Y 1
Y 2
≥ 1
BBACBABYYYY
BYXY
BAY
CBAY
??????????
?
?
?
?
?
?
?
???
??
???
213
3
2
1
根据逻辑图,逻辑函数表达式为：
化简：
列真值表：
BABBABBACBAY ???????
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
1
1
1
1
1
0
0
逻辑功能：
电路的输出 Y只与输入 A,B有关，而与输入 C无
关。 Y和 A,B的逻辑关系为,A,B中只要一个为 0，
Y=1； A,B全为 1时,Y=0。所以 Y和 A,B的逻辑关
系为与非运算的关系，即：
ABBAY ???
?组合逻辑电路的设计
组合逻辑电路的设计步骤分为四步,
（ 1） 根据设计要求,确定输入、输出变量的个数,
并对它
们进行逻辑赋值 (即确定 0和 1代表的含义。 )
（２） 根据逻辑功能要求列出真值表。
（ 3 ） 根据真值表列出表达式。
（４） 根据要求画出逻辑图。
例,
有三个班学生上自习，大教室能容纳两个班学生，
小教室能容纳一个班学生。设计两个教室是否开灯的
逻辑控制电路，要求如下：
(1) 一个班学生上自习,开小教室的灯。
(2) 两个班上自习,开大教室的灯。
(3) 三个班上自习,两教室均开灯。
根据电路要求，设输入变量Ａ、Ｂ、Ｃ分别表示
三个班学生是否上自习,1表示上自习,０表示不上自
习； 输出变量Ｙ,Ｇ分别表示大教室、小教室的灯
是否亮,１表示亮,
A B C Y G
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
0 1
0 1
1 0
0 1
1 0
1 0
1 1
BC
A
0 0
00 01
0
1
1 0
11 10
0 1 1 1
BC
A
0 1
00 01
0
1
0 1
11 10
1 0 1 0
Y
G
ABACBCY ???
A B CCBACBACBAG ????
C) ⊙()( BACBA ???
CBA ???
画逻辑图,&A
B Y&
&
＝ 1
＝ 1
≥1
G
C
9-2 组合逻辑部件
能对两个 1位二进制数进行相加并考虑低位来的进位，
即相当于 3个 1位二进制数相加，求得和及进位的逻辑电
路称为全加器。
?全加器
Ai Bi C i-1 Si Ci
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
Ai,Bi：加数,Ci-1,低位
来的进位,Si：本位的和,Ci：
向高位的进位。
AiBi
Ci-1 00 01 11 10
0 0 1 0 1
1 1 0 1 0
Si 的卡诺图
AiBi
Ci-1 00 01 11 10
0 0 0 1 0
1 0 1 1 1
Ci 的卡诺图
17421 ???????? iiii CBAmmmmS
iiiii
iii
BACBA
BAmmC
???
???
? 1
53
)(
国标符号
Ai
Bi
Ci-1
Si
CiCI CO
∑
=1
&
&
Ai
Bi
Ci-1
Si
Ci
逻辑图
&
=1
所谓编码就是将特定含义的输入信号（文字,数字、
符号）转换成二进制代码的过程。
实现编码操作的数字电路称为编码器。
按照编码方式不同，编码器可分为普通编码器和优
先编码器 ; 按照输出代码种类的不同，可分为二进制
编码器和非二进制编码器。
?编码器
1,
若输入信号的个数 N与输出变量的位数 n满足Ｎ＝
２ n此电路称为二进制编码器。任何时刻只能对其中一
个输入信息进行编码,即输入的 N个信号是互相排斥的,
它属于普通编码器。若编码器输入为四个信号，输出
为两位代码，则称为 4线 -2线编码器（或４ /２线编码
器）。
例,设计一个 4线 -2
（１）确定输入、输出变量个数,
由题意知输入为 I0,I1,I2,I3四个信息，输出
为 Y0,Y1，当对 Ii编码时为 1，不编码为 0，并依此
按 Ii下角标的值与 Y0,Y1二进制代码的值相对应进
行编码。
（２）列编码表,Ii Y1 Y0
I0
I1
I2
I3
0 0
0 1
1 0
1 1
310 IIY ??
321 IIY ??
（３） 化简
（ 4 ）编码器电路
≥1
≥1
I
1
I
3
I
2
Y
0
Y
1
2,非二进制编码器
二 - 十进制编码器是指用四位二进制代码表示一
位十进制数的编码电路,也称１ 0线４线编码器。
最常见是 8421 BCD码编码器。其中,输入信号 I0～
I9代表 0～ 9共 10个十进制信号，输出信号 Y0～ Y3为相
应二进制代码。
输 入 输 出
I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0
1 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 0
0 0 0 0 0 1 0 0 0 0
0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 0 1 0 0
0 0 0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 0 0 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
3,优先编码器
优先编码器是当多个输入端同时有信号时，电路
只对其中优先级别最高的信号进行编码。
例：
5电话室有三种电话,按由高到低优先级排序依
次是火警电话，急救电话，工作电话，要求电话编码
依次为 00,01,10。试设计电话编码控制电路。
同一时间电话室只能处理一部电话，假如用 A,B、
C分别代表火警,急救、工作三种电话，设电话铃响
用 1表示，铃没响用 0表示。当优先级别高的信号有效
时，低级别的则不起作用，这时用 × 表示；用 Y1,Y2表
输 入 输 出
A B C Y1 Y2
1 × ×
0 1 ×
0 0 1
0 0
0 1
1 0
CBAY ?1
BAY ?2
&
&
1
1
A
B
Y
1
C
Y
2
优先编码器逻辑图：
4,集成编码器
10线 -4线集成优先编码器常见型号为 74147、
74LS147,8线 -3线常见型号为 74148,74LS148。
译码是编码的逆过程，即将每一组输入二进制代
码“翻译”成为一个特定的输出信号。
实现译码功能的数字电路称为译码器。译码器分
为变量译码器和显示译码器。
变量译码器有二进制译码器和非二进制译码器。
显示译码器按显示材料分为荧光、发光二极管译码器、
液晶显示译码器 ; 按显示内容分为文字、数字、符号译
码器。
?译码器
1,二进制译码器
变量译码器种类很多。
常用的有,TTL系列中的 74HC138,74LS138；
CMOS系列中的 74HC138,74HCT138等。
16 15 14 13 12 11 10 9
74LS138
1 2 3 4 5 6 7 8
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 G2A G2B G1 Y7 GND
74LS138
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0 A1 A2 G2A G2B G1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0 A1 A2 STB STC STA
引脚排列图 逻辑功能示意图
输入 输 出
E1 A2 A1 A0
× 1
0 ×
1 0
1 0
1 0
1 0
1 0
1 0
1 0
1 0
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 0
1 1 1 1 1 1 0 1
1 1 1 1 1 0 1 1
1 1 1 1 0 1 1 1
1 1 1 0 1 1 1 1
1 1 0 1 1 1 1 1
1 0 1 1 1 1 1 1
0 1 1 1 1 1 1 1
7Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y
2,非二进制译码器
非二进制译码器种类很多,其中二 -十进制译码器
应用较广泛。二 -十进制译码器常用型号有, TTL系列
的 7442,74LS42和 CMOS系列中的 74HC42,74HCT42
等。
输 入 输 出
A3 A2 A1 A0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
7Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y9Y 8Y
3,显示译码器
显示译码器常见的是数字显示电路,它通常由译码
器、驱动器和显示器等部分组成。
a
b
c
d
e
f
g
h
9 8 7 6
2 3 4 5
d c ( ·) h
a
b
c
d
e
f
g
( ·) h
a
b
c
d
e
f
g
( ·) h
·
R R
管脚排列图 ; 共阴极接线图 ; 共阳级接线图
16 15 1 4 1 3 1 2 11 1 0 9
7 4 L S 4 8
1 2 3 4 5 6 7 8
V
CC
f g a b c d e
A
1
A
2
L T B I / R B O R B I A
3
A
0
G N D
输 入 输 出功能或
十进制数
LT RB I A
3
A
2
A
1
A
0
R B OBI / a b c d e f g
R B OBI /
( 灭灯 )
LT ( 试灯 )
RBI ( 动态灭零 )
×　×
0 ×
1 0
××××
××××
0 0 0 0
0( 输入 )
1
0
0 0 0 0 0 0 0
1 1 1 1 1 1 1
0 0 0 0 0 0 0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
1 1
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 0 0 1 1
0 0 0 1 1 0 1
0 0 1 1 0 0 1
0 1 0 0 0 1 1
1 0 0 1 0 1 1
0 0 0 1 1 1 1
0 0 0 0 0 0 0
4,译码器的应用
（ 1）用二进制译码器实现逻辑函数
??
?
?
?
??
??
?
?
?
?
76531
74211
)7,6,5,3(),,(
)7,4,2,1(),,(
mmmmmCBAC
mmmmmCBAS
iiii
iiii
&
&
A i
B i
C i -1
1
S i
C i
A 0 Y 0
A 1 Y 1
A 2 Y 2
Y 3
Y 4
ST A Y 5
ST B Y 6
ST C Y 7
7 4 L S 1 3 8
（ 2）用二进制译码器实现码制变换
Y
0
A
0
Y
1
Y
2
A
1
Y
3
Y
4
A
2
Y
5
Y
6
A
3
Y
7
Y
8
Y
9
Y
10
Y
1 1
Y
1 2
Y
1 3
Y
1 4
Y
1 5
十
进
制
码
8
4
2
1
码
1,4选 1数据选择器 集成数据选择器
?数据选择器和数据分配器
输 入
D A 1 A 0
输 出
Y
D 0 0 0
D 1 0 1
D 2 1 0
D 3 1 1
D 0
D 1
D 2
D 3
?
?
????? 3
0
013012011010
i
ii mDAADAADAADAADY
11
11
D0 D1 D2 D3
A1
A0
& & & &
≥ 1
Y
逻辑图
2,集成数据选择器
选通控制端 S为低电平有效, 即 S=0时芯片被选中,
处于工作状态； S=1时芯片被禁止, Y≡ 0。
16 15 1 4 1 3 1 2 11 1 0 9
74L S 153
1 2 3 4 5 6 7 8
V
CC
2 S
A
0
2 D
3
2 D
2
2 D
1
2 D
0
2 Y
1 S A
1
1 D
3
1 D
2
1 D
1
1D
0
1 Y G ND
输 入 输 出
S D A1 A0 Y
1 × × ×
0 D 0 0 0
0 D 1 0 1
0 D 2 1 0
0 D 3 1
0
D 0
D 1
D 2
D 3
3,用数据选择器实现逻辑函数 集成数据选择
数据选择器的主要特点：
??
?
? 12
0
n
i
ii mDY
（ 1）具有标准与或表达式的形式。即：
（ 2）提供了地址变量的全部最小项。
（ 3）一般情况下,Di可以当作一个变量处理。
因为任何组合逻辑函数总可以用最小项之和的
标准形式构成。所以，利用数据选择器的输入 Di来
选择地址变量组成的最小项 mi，可以实现任何所需
的组合逻辑函数。
?? )13,12,11,10,9,5,4,3,0(),,,( mDCBAL
例：用数据选择器实现函数：
解, 选用 8选 1数据选择器 74LS151
设 A2=A,A1=B,A0=C
求 Di
D0=D,D1=D,D2=1,D3=0、
D4=D, D5=1, D6=1,D7=0
AB
CD 00 01 11 10
00 1 1 1 0
01 0 1 1 1
11 1 0 0 1
10 0 0 0 1
D D 1 0 D 1 1 0 A B C 0
L
Y
7 4 L S 1 5 1
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
A
2
A
1
A
0
E N
4,数据分配器 集成数据选择
数据分配器是数据选择器的逆过程,即将一路输入
变为多路输出的电路。
根据输出的个数不同,数据分配器可分为四路分
配器、八路分配器等。
…
数据输入
地址控制
Y
0
Y
1
Y
2
Y
n
&
&
1
1
≥1
A
B
F
A ＞ B
F
A ＝ B
F
A ＜ B
用来完成两个二进制数的大小比较的逻辑电路称为
数值比较器，简称比较器。
1.1位数值比较器 位数值比较器
设 A＞ B时 L1＝ 1； A＜ B时 L2＝ 1； A＝ B时 L3＝ 1。得 1
位数值比较器的真值表。
?数据比较器
A B L 1 ( A > B ) L 2 ( A < B ) L 3 ( A = B )
0 0
0 1
1 0
1 1
0 0 1
0 1 0
1 0 0
0 0 1
A
B
1
1
≥ 1
L 1 ( A > B )
L 3 ( A = B )
L 2 ( A < B )
&
&
2.4位数值比较器 位数值比较器
设 A＞ B时 L1＝ 1； A＜ B时 L2＝ 1； A＝ B时 L3＝ 1。得 1
位数值比较器的真值表。
比 较 输 入 级 联 输 入 输 出
A
3
B
3
A
2
B
2
A
1
B
1
A
0
B
0
A ' > B ' A ' < B ' A ' = B ' A > B A < B A = B
A
3
> B
3
A
3
< B
3
A
3
= B
3
A
3
= B
3
A
3
= B
3
A
3
= B
3
A
3
= B
3
A
3
= B
3
A
3
= B
3
A
3
= B
3
A
3
= B
3
×
×
A
2
> B
2
A
2
< B
2
A
2
= B
2
A
2
= B
2
A
2
= B
2
A
2
= B
2
A
2
= B
2
A
2
= B
2
A
2
= B
2
×
×
×
×
A
1
> B
1
A
1
< B
1
A
1
= B
1
A
1
= B
1
A
1
= B
1
A
1
= B
1
A
1
= B
1
×
×
×
×
×
×
A
0
> B
0
A
0
< B
0
A
0
= B
0
A
0
= B
0
A
0
= B
0
× × ×
× × ×
× × ×
× × ×
× × ×
× × ×
× × ×
× × ×
1 0 0
0 1 0
0 0 1
1 0 0
0 1 0
1 0 0
0 1 0
1 0 0
0 1 0
1 0 0
0 1 0
1 0 0
0 1 0
0 0 1
A
3
B
3
A
2
B
2
A
1
B
1
A
0
B
0
A ' > B ' A ' < B ' A ' = B '
L
1
( A > B ) L
2
( A < B ) L
3
( A = B )
≥ 1
1 1
&
≥ 1
1 1
≥ 1
1 1
≥ 1
1
≥ 1 ≥ 1
&&&&&& & & & &
1
&& && && &&