第二章 微处理器存储器管理技术 (6学时 )
第二节 保护模式存储器寻址 (4学时 )
退 出
第一节 实模式存储器寻址 (2学时 )
?知 识 概 述 ?
第一节 实模式存储器寻址
80286及其以上的微处理器可工作于实模式或者保护
模式，而 8086只能工作于实模式。
实模式只允许微处理器寻址第一个 1MB内存空间，即
使是 PentiumⅣ 微处理器也是如此。
DOS操作系统要求微处理器工作于实模式。
实模式操作是允许为 8086编写的应用软件不用修改就
可以在 80286及更高型号的微处理器中运行。
在任何情况下，这些微处理器每次加电或复位后都默
认地以实模式开始工作。
退 出
2.1.1 段地址和偏移地址
图 2.1说明了段加偏移的寻址机制如何选择内存单元。
1,逻辑地址：用冒号连接段地址和偏移地址，即段地址：
偏移地址。
2,物理地址：物理地址 =段的起始地址 +偏移地址 =段地址
?10H+偏移地址。
退 出
2.1.2 默认段和偏移寄存器
微处理器有一套规则，用于每次访问内存段，这套规
则既适合于实模式也适合于保护模式，规则如下：
1,用 CS:IP或 CS:EIP定位微处理器执行的下一条指令。
2,用 SS:SP或 SS:ESP寻址存储器堆栈段中的数据。
3,用 DS或 ES寻址存储器的数据段中的数据。
8086~80286允许访问 4个存储段,80386~PentiumⅣ 允
许访问 6个存储段。注意内存段可以相邻甚至重叠，如果
一段不需要 64KB内存，则它可与其它段重叠。
例如某个应用程序的代码需要 1000H个字节的内存，
数据需要 190H个字节的内存，堆栈需要 200H个字节的内存，
这个应用程序不需要附加段。 图 2.3表示了 DOS是如何装入
应用程序的。
退 出
2.1.3 程序重定位问题的实现
1,可重定位程序：是一个可以放在内存任何区域，不加修
改而仍能执行的程序。
2,可重定位的数据：是可以放在内存任何区域，且不需要
修改就可以被程序应用的数据。
段加偏移寻址机制允许程序和数据不需要任何修改，
而使程序和数据重定位。
退 出
第二节 保护模式存储器寻址
在保护模式下, 当寻址内存中的数据和程序时, 仍然
使用偏移地址访问位于存储段内的信息 。 区别是, 保护模
式下的段地址不再像实模式那样由段寄存器提供 。 在原来
存放段地址的段寄存器里含有一个选择子, 用于选择描述
表内的一个描述符 。 描述符 描述存储器段的位置, 长度和
访问权限 。 两种模式之间的区别是微处理器访问存储段时
对段寄存器的解释不同 。
退 出
2.2.1分段存储器管理
一、选择子
在保护模式下，段寄存器的功能如 图 2.4所示，段寄
存器包括 13位的选择子字段、表指示器位（ table
indicator,TI）和请求优先级（ requested privilege level，
RPL）字段。其中 13位的选择子可从描述符表的
213=8192个描述符中选择一个。 TI位选择全局描述附表
（ TI=0）或局部描述附表（ TI=1）。
1,对于 286由于偏移地址是 16位长，所以一个段的最
大容量为 64KB。因此逻辑空间，也即虚拟空间为
214?216=230=1GB。
2,而对于 80386~PentiumⅣ,它的偏移地址为 32位长，
所以一个段的最大容量为 4GB。因此虚拟地址空间为
214?232=246=64TB。
退 出
2.2.1
二、描述符
图 2.5表示 80286,80386~PentiumⅣ 的描述符格式。
注意每个描述符长 8个字节，所以全局和局部描述符表每
个最长为 64KB。
例 2-1 如果段的基地址为 10000000H，界限为 001FFH，
G位为 0时，求段的结束地址；若 G位为 1时，求段的结束地
址。
base=10000000H
G=0
End=Base+Limit=10000000H+001FFH=100001FFH
G=1
End= Base+Limit=10000000H+001FFFFF=101FFFFFH
退 出
2.2.1
1,访问权限字节功能如 图 2.6所示 。
2,保护模式下的寻址,图 2.7表示含选择子的段寄存器如何
从全局描述符表中选择一个描述符, 从描述符中如何选择
存储器的一个段 。
退 出
2.2.2 分页存储器管理
分页管理将克服分段管理的缺点, 把虚拟存储空间和
内存物理空间都划分长度为 4KB的页, 页的起点和终点地
址都是固定的 。
一, 分页寄存器
分页机制的启用是由微处理器中控制寄存器的内容
控制 。 控制寄存器 CR0到 CR3的内容见 图 2.8。
退 出
2.2.2
二、分页机制的存储器的组织
1,物理内存分页：一个物理页的大小为 4KB，页与页互不重
叠，只需要 32bit的地址中高 20bit来寻址物理页。
2,页表：页表中的每一项的内容（每项 4个字节,32位）高
20位 用来存放一个物理页 的起始物理地址，低 12bit放着
一些关于该页的其它信息。
3,页目录：页目录中的每一项的内容（每项 4个字节）高
20bit用来存放一个页表 的起始物理地址，低 12位存放该
页表的其它信息。
4,从前面的讲解可以知道，对于 80386~PentiumⅣ 系统，页
目录的物理地址放在 CPU的 CR3寄存器中高 20位。
其寻址过程是,CR3?页目录 ?页表 ?物理内存分页。
退 出
2.2.2
三, 页目录项和页表
页目录项和页表项的格式是相同的, 如 图 2.9所示 。
存在位：若 P=1，该页被映射到物理内存，可以使用进
行地址的转换；若 P=0，该页没有被映射到物理内存，则不
能进行地址转换。
写位,W位指示该表项所指定的页是否可读、写或执行。
若 W=1，对表项所指定的页可进行读、写或执行；若 W=0，对
表项所指定的页可读或执行，但不能对该指定的页写入。用
户 /超级用户位：指示该表项所指定的页是否是用户级页。
若 U/S=1，表项所指定的页是用户级页，可由任何特权级下
执行的程序访问；如果 U/S=0，表项所指定的页是系统级页，
只能由系统特权级 0,1和 2上执行的程序访问。通写位：如
果 PWT置 1，相关页使用通写策略。否则，采用回写策略。
退 出
2.2.2
禁用高速缓冲位 PCD：如果 PCD位被清除为 0，
则页表或页面可用高速缓存；若 PCD置位，禁用高
速缓存。
访问位,A=1，表示已访问过对应的物理页。
脏位,对于页目录项,D位是未定义。对于页
表项,D位用来记录页表项所描述的页是否进行过
数据写入,D=0 该页中的内容没有被改动过。 D=1
该页中的内容已经被改动过了（被写过）。
?通写式高速缓冲存储器 ?
?回写式高速缓冲存储器 ?
退 出
2.2.2
四、转换后备缓冲区
因为进行 4KB存储器重新分页的操作要求使用存储
器内的页目录和页表，所以 Intel构造一个称为 TLB的高
速缓冲存储器。在 80486微处理器中,TLB保存了 32个最
近使用的页转换地址。因此如果访问某个存储区，其地
址已经在 TLB中，就不需要在访问页目录和页表，这样
加速了程序的执行。如果一个页表转换不在 TLB中，则
必须访问页目录和页表，这就需要额外的执行时间。
(本章结束 )
退 出
图 2.1 实模式内存的寻址机制
退 出
1 0 0 0
1 F F F F
1 F 0 0 0
1 0 0 0 0
0 0 0 0 0
F F F F F
实 模 式 内 存
段 寄 存 器
偏 移 地 址 = F 0 0 0
6 4 K B 段
图 2, 1 实 模 式 内 存 的 寻 址 机 制
图 2.3 应用程序装入 DOS
内存系统示意图
退 出
0 A 2 8
0 A 0 F
0 9 0 F
S S
C S
D S
0 9 0 F 0
0 A 0 E F
0 A 4 7 F
0 A 0 F 0
0 A 2 7 F
0 A 4 8 0
F F F F F
堆 栈 段
数 据 段
0 9 0 E F
0 0 0 0 0
0 A 2 8 0
代 码 段
D O S 和 驱 动 程 序
S
t
a
c
k
D
a
t
a
C
o
d
e
图 2, 3 应 用 程 序 装 入 D O S 内 存 系 统 示 意 图
图 2.4 保护模式下段寄存器的内容
退 出
选 择 子 T I R P L
从 8 1 9 2 个 全 局 描 述 符 或 者 局 部 描
述 符 中 选 择 一 个 描 述 符
请 求 优 先 级
0 0 为 最 高 级, 1 1 为 最 低 级
T I = 0 全 局 描 述 符 表
T I = 1 局 部 描 述 符 表
图 2, 4 保 护 模 式 下 段 寄 存 器 的 内 容
1 5 0
图 2.5 80286和 80386~PentiumⅣ 微处理器的描述符格式
80286描述符
0 0 0 0 0 0
0 0
0 0 0 0 0 0
0 0
访问权限 基（ B23-
B16）
基（ B15-B0）
界限（ L15-L0）
6
4
2
0
80386~PentiumⅣ
基（ B31-B24
）
G D 0 AV
界限
（
L19-
L16）
访问权限 基（ B23-B16）
基（ B15-B0）
界限（ L15-L0）
7
5
3
1
7
5
3
1
6
4
2
0
退 出
图 2.6 80286~PentiumⅣ 描述符中
的访问权限字节
退 出
P S E E D / C R / W AD P L
E = 0 描 述 符 描 述 数 据 段 或 堆 栈 段
E D = 0 数 据 段 向 上 扩 展
E D = 1 堆 栈 段 向 下 扩 展
W = 0 数 据 不 能 写 入
W = 1 数 据 可 被 写 入
E = 1 描 述 符 描 述 代 码 段
C = 0 忽 视 描 述 符 优 先 级 （ c o n f o r m i n g ）
C = 1 遵 循 描 述 符 优 先 级
R = 0 代 码 段 不 能 被 读 （ r e a d a b l e ）
R = 1 代 码 段 可 被 读
A = 0 段 未 被 访 问
A = 1 段 已 被 访 问 过
S = 0 系 统 描 述 符 （ s y s t e m ）
S = 1 代 码 或 数 据 段 描 述 符
D L P = 设 定 描 述 符 优 先 级
P = 0 该 段 不 在 内 存 中
P = 1 该 段 在 内 存 中
图 2, 6 8 0 2 8 6 ~ P e n t i u m Ⅳ 描 述 符 中 的 访 问 权 限 字 节
Ｄ
Ｓ
寄
存
器
从
全
局
描
述
符
表
中
选
择
一
个
描
述
符
退 出
0 0 0 8
0 0
9 2
1 0
0 0
0 0
0 0
F F
0 0
D S
全 局 描 述 符 表
存 储 器 系 统
F F F F F F F F H
0 0 1 0 0 1 0 0 H
0 0 1 0 0 0 F F H
0 0 1 0 0 0 0 0 H
0 0 0 F F F F F H
0 0 0 0 0 0 0 0 H
数 据 段
图 2, 7 用 D S 寄 存 器 从 全 局 描 述 符 表 中 选 择 一 个 描 述 符
退 出
M
C
E
P
S
E
D
E
T
S
D
P
V
I
V
M
E
页 目 录 基 地 址
P
C
D
P
W
T
页 故 障 线 性 地 址
未 用
P
G
C
D
N
W
A
M
W
P
N
E
E
T
T
S
E
M
M
P
P
E
31 12 11 0
CR4
CR3
CR2
CR1
CR0
18 16
图 2.8 微处理器控制寄存器结构
图 2.9 页目录项和页表项格式
退 出
页表地址或页地址 D A
P
C
D
P
W
T
U W P
３１ １２ ６ ５ ４ ３ ２ １ ０
通写式高速缓冲存储器
通写式高速缓冲存储器，在 CPU向 Cache写入的同时，
也把数据写入相应内存单元。保证 Cache和内存中相应单
元数据的一致性。通写式速度慢，而且有些操作是不必要
的，比如 CPU连续多次更新一个 Cache单元的内容，将导致
相应内存单元连续多次被写入，而效果其实和写入最后一
次更新是一样的。
退 出
回写式高速缓冲存储器
回写式高速缓冲存储器,CPU修改了 Cache的内容
后，并不立即修改内存中相应的单元。只有当回写操作
被执行的时候，才修改相应内存单元。比如该 Cache单
元的内容从 Cache中撤销时触发回写操作。回写式速度
快，也避免了一些不必要的操作。
退 出
知 识 概 述
? 基本概念：实模式，实空间，段地址，偏移地址，
保护模式，虚拟存储空间，段选择子，描述符
? 重点：实模式存储器寻址，默认的段加偏移，保
护模式下的存储器寻址
? 难点：保护模式下分页机制的存储器寻址
退 出
第二节 保护模式存储器寻址 (4学时 )
退 出
第一节 实模式存储器寻址 (2学时 )
?知 识 概 述 ?
第一节 实模式存储器寻址
80286及其以上的微处理器可工作于实模式或者保护
模式，而 8086只能工作于实模式。
实模式只允许微处理器寻址第一个 1MB内存空间，即
使是 PentiumⅣ 微处理器也是如此。
DOS操作系统要求微处理器工作于实模式。
实模式操作是允许为 8086编写的应用软件不用修改就
可以在 80286及更高型号的微处理器中运行。
在任何情况下，这些微处理器每次加电或复位后都默
认地以实模式开始工作。
退 出
2.1.1 段地址和偏移地址
图 2.1说明了段加偏移的寻址机制如何选择内存单元。
1,逻辑地址：用冒号连接段地址和偏移地址，即段地址：
偏移地址。
2,物理地址：物理地址 =段的起始地址 +偏移地址 =段地址
?10H+偏移地址。
退 出
2.1.2 默认段和偏移寄存器
微处理器有一套规则，用于每次访问内存段，这套规
则既适合于实模式也适合于保护模式，规则如下：
1,用 CS:IP或 CS:EIP定位微处理器执行的下一条指令。
2,用 SS:SP或 SS:ESP寻址存储器堆栈段中的数据。
3,用 DS或 ES寻址存储器的数据段中的数据。
8086~80286允许访问 4个存储段,80386~PentiumⅣ 允
许访问 6个存储段。注意内存段可以相邻甚至重叠，如果
一段不需要 64KB内存，则它可与其它段重叠。
例如某个应用程序的代码需要 1000H个字节的内存，
数据需要 190H个字节的内存，堆栈需要 200H个字节的内存，
这个应用程序不需要附加段。 图 2.3表示了 DOS是如何装入
应用程序的。
退 出
2.1.3 程序重定位问题的实现
1,可重定位程序：是一个可以放在内存任何区域，不加修
改而仍能执行的程序。
2,可重定位的数据：是可以放在内存任何区域，且不需要
修改就可以被程序应用的数据。
段加偏移寻址机制允许程序和数据不需要任何修改，
而使程序和数据重定位。
退 出
第二节 保护模式存储器寻址
在保护模式下, 当寻址内存中的数据和程序时, 仍然
使用偏移地址访问位于存储段内的信息 。 区别是, 保护模
式下的段地址不再像实模式那样由段寄存器提供 。 在原来
存放段地址的段寄存器里含有一个选择子, 用于选择描述
表内的一个描述符 。 描述符 描述存储器段的位置, 长度和
访问权限 。 两种模式之间的区别是微处理器访问存储段时
对段寄存器的解释不同 。
退 出
2.2.1分段存储器管理
一、选择子
在保护模式下，段寄存器的功能如 图 2.4所示，段寄
存器包括 13位的选择子字段、表指示器位（ table
indicator,TI）和请求优先级（ requested privilege level，
RPL）字段。其中 13位的选择子可从描述符表的
213=8192个描述符中选择一个。 TI位选择全局描述附表
（ TI=0）或局部描述附表（ TI=1）。
1,对于 286由于偏移地址是 16位长，所以一个段的最
大容量为 64KB。因此逻辑空间，也即虚拟空间为
214?216=230=1GB。
2,而对于 80386~PentiumⅣ,它的偏移地址为 32位长，
所以一个段的最大容量为 4GB。因此虚拟地址空间为
214?232=246=64TB。
退 出
2.2.1
二、描述符
图 2.5表示 80286,80386~PentiumⅣ 的描述符格式。
注意每个描述符长 8个字节，所以全局和局部描述符表每
个最长为 64KB。
例 2-1 如果段的基地址为 10000000H，界限为 001FFH，
G位为 0时，求段的结束地址；若 G位为 1时，求段的结束地
址。
base=10000000H
G=0
End=Base+Limit=10000000H+001FFH=100001FFH
G=1
End= Base+Limit=10000000H+001FFFFF=101FFFFFH
退 出
2.2.1
1,访问权限字节功能如 图 2.6所示 。
2,保护模式下的寻址,图 2.7表示含选择子的段寄存器如何
从全局描述符表中选择一个描述符, 从描述符中如何选择
存储器的一个段 。
退 出
2.2.2 分页存储器管理
分页管理将克服分段管理的缺点, 把虚拟存储空间和
内存物理空间都划分长度为 4KB的页, 页的起点和终点地
址都是固定的 。
一, 分页寄存器
分页机制的启用是由微处理器中控制寄存器的内容
控制 。 控制寄存器 CR0到 CR3的内容见 图 2.8。
退 出
2.2.2
二、分页机制的存储器的组织
1,物理内存分页：一个物理页的大小为 4KB，页与页互不重
叠，只需要 32bit的地址中高 20bit来寻址物理页。
2,页表：页表中的每一项的内容（每项 4个字节,32位）高
20位 用来存放一个物理页 的起始物理地址，低 12bit放着
一些关于该页的其它信息。
3,页目录：页目录中的每一项的内容（每项 4个字节）高
20bit用来存放一个页表 的起始物理地址，低 12位存放该
页表的其它信息。
4,从前面的讲解可以知道，对于 80386~PentiumⅣ 系统，页
目录的物理地址放在 CPU的 CR3寄存器中高 20位。
其寻址过程是,CR3?页目录 ?页表 ?物理内存分页。
退 出
2.2.2
三, 页目录项和页表
页目录项和页表项的格式是相同的, 如 图 2.9所示 。
存在位：若 P=1，该页被映射到物理内存，可以使用进
行地址的转换；若 P=0，该页没有被映射到物理内存，则不
能进行地址转换。
写位,W位指示该表项所指定的页是否可读、写或执行。
若 W=1，对表项所指定的页可进行读、写或执行；若 W=0，对
表项所指定的页可读或执行，但不能对该指定的页写入。用
户 /超级用户位：指示该表项所指定的页是否是用户级页。
若 U/S=1，表项所指定的页是用户级页，可由任何特权级下
执行的程序访问；如果 U/S=0，表项所指定的页是系统级页，
只能由系统特权级 0,1和 2上执行的程序访问。通写位：如
果 PWT置 1，相关页使用通写策略。否则，采用回写策略。
退 出
2.2.2
禁用高速缓冲位 PCD：如果 PCD位被清除为 0，
则页表或页面可用高速缓存；若 PCD置位，禁用高
速缓存。
访问位,A=1，表示已访问过对应的物理页。
脏位,对于页目录项,D位是未定义。对于页
表项,D位用来记录页表项所描述的页是否进行过
数据写入,D=0 该页中的内容没有被改动过。 D=1
该页中的内容已经被改动过了（被写过）。
?通写式高速缓冲存储器 ?
?回写式高速缓冲存储器 ?
退 出
2.2.2
四、转换后备缓冲区
因为进行 4KB存储器重新分页的操作要求使用存储
器内的页目录和页表，所以 Intel构造一个称为 TLB的高
速缓冲存储器。在 80486微处理器中,TLB保存了 32个最
近使用的页转换地址。因此如果访问某个存储区，其地
址已经在 TLB中，就不需要在访问页目录和页表，这样
加速了程序的执行。如果一个页表转换不在 TLB中，则
必须访问页目录和页表，这就需要额外的执行时间。
(本章结束 )
退 出
图 2.1 实模式内存的寻址机制
退 出
1 0 0 0
1 F F F F
1 F 0 0 0
1 0 0 0 0
0 0 0 0 0
F F F F F
实 模 式 内 存
段 寄 存 器
偏 移 地 址 = F 0 0 0
6 4 K B 段
图 2, 1 实 模 式 内 存 的 寻 址 机 制
图 2.3 应用程序装入 DOS
内存系统示意图
退 出
0 A 2 8
0 A 0 F
0 9 0 F
S S
C S
D S
0 9 0 F 0
0 A 0 E F
0 A 4 7 F
0 A 0 F 0
0 A 2 7 F
0 A 4 8 0
F F F F F
堆 栈 段
数 据 段
0 9 0 E F
0 0 0 0 0
0 A 2 8 0
代 码 段
D O S 和 驱 动 程 序
S
t
a
c
k
D
a
t
a
C
o
d
e
图 2, 3 应 用 程 序 装 入 D O S 内 存 系 统 示 意 图
图 2.4 保护模式下段寄存器的内容
退 出
选 择 子 T I R P L
从 8 1 9 2 个 全 局 描 述 符 或 者 局 部 描
述 符 中 选 择 一 个 描 述 符
请 求 优 先 级
0 0 为 最 高 级, 1 1 为 最 低 级
T I = 0 全 局 描 述 符 表
T I = 1 局 部 描 述 符 表
图 2, 4 保 护 模 式 下 段 寄 存 器 的 内 容
1 5 0
图 2.5 80286和 80386~PentiumⅣ 微处理器的描述符格式
80286描述符
0 0 0 0 0 0
0 0
0 0 0 0 0 0
0 0
访问权限 基（ B23-
B16）
基（ B15-B0）
界限（ L15-L0）
6
4
2
0
80386~PentiumⅣ
基（ B31-B24
）
G D 0 AV
界限
（
L19-
L16）
访问权限 基（ B23-B16）
基（ B15-B0）
界限（ L15-L0）
7
5
3
1
7
5
3
1
6
4
2
0
退 出
图 2.6 80286~PentiumⅣ 描述符中
的访问权限字节
退 出
P S E E D / C R / W AD P L
E = 0 描 述 符 描 述 数 据 段 或 堆 栈 段
E D = 0 数 据 段 向 上 扩 展
E D = 1 堆 栈 段 向 下 扩 展
W = 0 数 据 不 能 写 入
W = 1 数 据 可 被 写 入
E = 1 描 述 符 描 述 代 码 段
C = 0 忽 视 描 述 符 优 先 级 （ c o n f o r m i n g ）
C = 1 遵 循 描 述 符 优 先 级
R = 0 代 码 段 不 能 被 读 （ r e a d a b l e ）
R = 1 代 码 段 可 被 读
A = 0 段 未 被 访 问
A = 1 段 已 被 访 问 过
S = 0 系 统 描 述 符 （ s y s t e m ）
S = 1 代 码 或 数 据 段 描 述 符
D L P = 设 定 描 述 符 优 先 级
P = 0 该 段 不 在 内 存 中
P = 1 该 段 在 内 存 中
图 2, 6 8 0 2 8 6 ~ P e n t i u m Ⅳ 描 述 符 中 的 访 问 权 限 字 节
Ｄ
Ｓ
寄
存
器
从
全
局
描
述
符
表
中
选
择
一
个
描
述
符
退 出
0 0 0 8
0 0
9 2
1 0
0 0
0 0
0 0
F F
0 0
D S
全 局 描 述 符 表
存 储 器 系 统
F F F F F F F F H
0 0 1 0 0 1 0 0 H
0 0 1 0 0 0 F F H
0 0 1 0 0 0 0 0 H
0 0 0 F F F F F H
0 0 0 0 0 0 0 0 H
数 据 段
图 2, 7 用 D S 寄 存 器 从 全 局 描 述 符 表 中 选 择 一 个 描 述 符
退 出
M
C
E
P
S
E
D
E
T
S
D
P
V
I
V
M
E
页 目 录 基 地 址
P
C
D
P
W
T
页 故 障 线 性 地 址
未 用
P
G
C
D
N
W
A
M
W
P
N
E
E
T
T
S
E
M
M
P
P
E
31 12 11 0
CR4
CR3
CR2
CR1
CR0
18 16
图 2.8 微处理器控制寄存器结构
图 2.9 页目录项和页表项格式
退 出
页表地址或页地址 D A
P
C
D
P
W
T
U W P
３１ １２ ６ ５ ４ ３ ２ １ ０
通写式高速缓冲存储器
通写式高速缓冲存储器，在 CPU向 Cache写入的同时，
也把数据写入相应内存单元。保证 Cache和内存中相应单
元数据的一致性。通写式速度慢，而且有些操作是不必要
的，比如 CPU连续多次更新一个 Cache单元的内容，将导致
相应内存单元连续多次被写入，而效果其实和写入最后一
次更新是一样的。
退 出
回写式高速缓冲存储器
回写式高速缓冲存储器,CPU修改了 Cache的内容
后，并不立即修改内存中相应的单元。只有当回写操作
被执行的时候，才修改相应内存单元。比如该 Cache单
元的内容从 Cache中撤销时触发回写操作。回写式速度
快，也避免了一些不必要的操作。
退 出
知 识 概 述
? 基本概念：实模式，实空间，段地址，偏移地址，
保护模式，虚拟存储空间，段选择子，描述符
? 重点：实模式存储器寻址，默认的段加偏移，保
护模式下的存储器寻址
? 难点：保护模式下分页机制的存储器寻址
退 出
