第十章 D/A,A/D转换接口
（ 6学时）
退 出
第一节 D/A转换（ 2学时）
?知 识 概 述 ?
第二节 A/D转换（ 4学时）
第一节 D/A转换 （ 2学时）
D／ A转换器：指将数字量转换成模拟量的电
路。数字量输入的位数有 8位,12位和 16位，输
出的模拟量有电流和电压。
退 出
10.1.1 D/A转换器的性能参数
1,分辨率：指 D／ A转换器所能分辨的最小电压。
有时也用最小输出电压与最大输出电压之比的百分数表
示。
2,转换精度：指 D／ A转换器实际输出电压与理论
值之间的误差。一般采用数字量的最低有效单位
? LSB来衡量。
退 出
2
1
10.1.1
3,温度灵敏度
这个参数表明 D／ A转换器受温度变化影响的特性。
它是指数字输入不变的情况下，模拟出信号随温度的变化。
一般 D／ A转换器的温度灵敏度为 ?50PPM／ ° C,PPM百
万分之一。
4,建立时间
建立时间是指从数字输入端发生变化开始，到输出模
拟值稳定在额定值的 ?1／ 2LSB所需的时间，是 D/A转换速
率快慢的 — 个重要参数。
5,输出电平
不同型号的 D／ A转换器件的输出电平相差较大，一
般为 5V~10V。
退 出
10.1.2 D/A芯片介绍
但是，不管 DAC芯片种类有多少，从与 CPU接
口的角度看，无非有这样几类：
片内有无输入缓存器：有无输入缓冲器的 DAC，
也有片内具有单级输入缓冲器或双级输入缓冲器
DAC。
分辨率不同：有 8位的 DAC，也有高于 8位的
DAC，如 10位,12位等。
数据格式的不同：有并行输入的 DAC，串行输
入的 DAC，也有串 /并输入。
退 出
10.1.2
一,8位 D/A转换芯片
DAC 0832是常用的 8位数／模转换芯片，数据输
入方法可以是双缓冲、单缓冲或直接输入。特别适用
于要求几个模拟量同时输出的场合，与微处理机的接
口方便。 DAC 0832具有以下主要特性：
满足 TTL电平规范的逻辑输入；
分辨率为 8位；
建立时间为 1μs；
功耗 20mw；
电流输出型 D／ A转换器。
退 出
10.1.2
1,DAC 0832的内部结构
DAC 0832的结构框图和引脚如 图 10.1所示。 DAC
0832具有双缓冲功能，就是输入数据可分别经过两个寄存
器保存。第一个寄存器称为 8位输入寄存器，寄存从数据
线输入的数据，第二个寄存器称为 8位 DAC寄存器,8位的
D/A转换器是把该 DAC寄存器锁存的数据转换成相应的模
拟电流。
2,DAC 0832的外部引脚
（ 1）与 CPU相连的引脚
D0~D7,8位数据输入端。
ILE：锁存允许信号，输入、高电平有效。是第一级 8
位输入寄存器的锁存的控制信号之一。
退 出
10.1.2
：片选信号，输入、低电平有效。它与 ILE信号结
合起来用以控制是否起作用。
：写信号 1，输入、低电平有效。在 ILE和 CS有
效时，用它将数据锁存于输入寄存器中。
：写信号 2，输入、低电平有效。在有效的条件
下，用它将输入寄存器中的数据传送到 8位 DAC寄存器中。
：传送控制信号，输入、低电平有效。它和一
起控制 8位 DAC寄存器的锁存。
（ 2）与外设相连的引脚
IOUT1,DAC电流输出 1。它是逻辑电平为 l的各位输
出电流之和。
IOUT2,DAC电流输出 2。它是逻辑电平为 0的各位输
出电流之和。
退 出
CS
1WR
2WR
XFER
10.1.2
Rfb：反馈电阻。该电阻被制作在芯片内，用作运算
放大器的反馈电阻。
（ 3）其它
VREF：基准电压输入端。一般在 -10V~+10V范围内，
由外电路提供。
VCC：逻辑电源。在 +5V~+15V范围，最佳 +15V。
AGND：模拟地。为芯片模拟电路接地点。
DGND：数字地。为芯片片数字电路接地点。
退 出
10.1.2
3,DAC 0832的三种工作方式
DAC 0832的工作过程如下：首先在 ILE,及 三个控制信号
都有效时，把数据线上的 8位数据锁入输入寄存器中，同时数据送到 8
位 DAC寄存器的输入端。在, 都有效的情况下,8位数据
再次被锁存到 8位 DAC寄存器，同时数据送到 8位 D／ A转换器的输入
端，这时开始把 8位数据转换为相对应的模拟电流从 IOUT1和 IOUT2
输出。针对两个寄存器锁存信号的控制方法形成 DAC 0832的三种工
作方式。
1）双缓冲方式
即数据通过两个寄存器锁存后再送入 D／ A转换电路，执行两次写
操作才能完成一次 D／ A转换。
2）单缓冲方式
此时两个寄存器之一处于直通状态，输入数据只经过一级缓冲送
入 D／ A转换电路。
3）直通方式
此时两个寄存器都处于直通状态。
退 出
CS 1WR
2WR XFER
10.1.2
4,DAC 0832应用实例
例 10-1利用 图 10.2提供的接口，通过 DAC 0832输
出产生三角波，三角波最高电压 5V，最低电压 0V。
二,12位 D/A转换芯片
DAC l210的主要特性如下：
分辨率 12位；
具有双寄存器结构，可对输入数据进行双重缓冲；
输出电流稳定时间 1μs；
外接 ?10V的基准电压，工作电源 +5V~+15V；
功耗低，约 200mw；
电流输出型 D／ A转换器。
退 出
10.1.2
1,DAC 1210的内部结构及引脚
DAC 12l0的内部结构及引脚如 图 10.3所示。
DAC l210的内部结构与 DAC 0832非常相似，也
具有双缓冲输入寄存器，不同的是 DAC l210的双缓冲
和 D／ A转换均为 12位。 DAC l210的内部由一个 8位
锁存器、一个 4位锁存器、一个 12位 DAC锁存器及 12
位 D／ A转换器组成。
2,DAC 1210的引脚功能
（ 1）与 CPU相连的引脚
DI0~DI11,12位数据输入端。
退 出
10.1.2
：片选信号，输入、低电平有效。
：写信号 1，输入、低电平有效。在 有效时，用它
将数字锁存于第一级锁存器中。
BYTE1/, 12位／ 4位输入选择，输入。高电平时，
高 8位和低 4位输入锁存；低电平时，低 4位输入锁存。
：传送控制信号，输入、低电平有效。
：写信号 2，输入、低电平有效。在 有效的条
件下，第一级锁存器中的数据传送到第二级的 12位 DAC寄存器
中。
（ 2）与外设相连的引脚
IOUT1,DAC电流输出 1。它是逻辑电平为 l的各位输出电流
之和。
IOUT2,DAC电流输出 2。它是逻辑电平为 0的各位输出电
流之和。
Rfb：反馈电阻。该电阻被制作在芯片内，用作运算放大器
的反馈电阻。
退 出
CS
1WR CS
2BYTE
XFER
2WR XFER
10.1.2
（ 3）其它
VREF：基准电压输入端。
VCC：逻辑电源。
AGND：模拟地。
DGND：数字地。
3,DAC 1210的应用实例
由于 DAC1210具有两级缓冲，所以可与 CPU的
数据线直接相连,PC机总线与 DAC 1210连接如 图
10.4所示。
退 出
10.1.2
一个数据的转换的过程是：当译码输出 =0，且 =0时，
使引脚 BYTE1/ 为高电平，则向 DAC 1210写入高 8位数
据；当 =0，且 =0时，使引脚 BYTE1/ 为低电平，
则向 DAC 1210写入低 4位；当 =0，且 =0时，则 12位数
据一起写入 DAC 1210的第二级 DAC寄存器，进行 D/A转换，避
免 12位数据不是一次送入 DAC转换器而使输出产生瞬间毛刺。
这个转换过程可用下列程序段完成。
MOV DX,340H
MOV AL,DataH
OUT DX,AL
INC DX
MOV AL,DataL
OUT DX,AL
INC DX
OUT DX,AL
退 出
0Y IOW
2BYTE
1Y IOW 2BYTE
IOW2Y
第二节 A/D转换（ 4学时）
A／ D转换器是指通过一定的电路将模拟量转变为数
字量。 A／ D转换后，输出的数字信号有 8位,l0位,12位
和 14位。
退 出
10.2.1 A/D转换器的主要性能参数
1,分辨率
分辨率是指 A／ D转换器能分辨的最小模拟输入量。
通常用能转换成的数字量的位数来表示，如 8位,10位、
12位,15位等。
2,转换时间
转换时间是 A／ D完成一次转换所需的时间。
3,量程
量程是指所能转换的输入电压范围。
4,精度
A／ D转换精度分为绝对精度和相对精度两种。
退 出
10.2.1
（ 1）绝对精度：是指对应于 — 个给定量,A／ D转换器的
误差，其误差大小由实际模拟量输入值与理论值之差来度
量。
（ 2）相对精度：由相对误差决定。相对误差是指绝对误
差与满刻度值之比,— 般用百分数表示。例如，对于 — 个
8位 0~5V的 A／ D转换器，如果其绝对误差为：
?5=19.5mV
则其相对误差为 0.39%。
退 出
256
1
一、采样保持电路
1,采样：说是把一个时间上连续变化的模拟量转换为
一个脉冲串，脉冲的幅度取决于输入模拟量。
2,保持：是将采样得到的模拟量值保持下来，使之等
于采样控制脉冲存在的最后瞬间的采样值。
3,最基本的采样保持电路如 图 10.5所示。
其采样、保持的示意图如 图 10.6所示。
4,采样定理：理论和实践都证明，只要满足下列条件，
采样保持得到的输出信号在经过信号处理后便可还原成原
来的模拟输入信号：
退 出
10.2.2 A/D转换的辅助电路
ima xs 2ff ?
10.2.2
其中,为采样频率,为输入信号 ?I的最高次谐波
分量的频率。这就是采样定理。在实际中一般取 为
的 4~5倍。
二、多路转换开关
在实际应用时，要解决多个回路和 A／ D,D/A转换器
之间的切换问题。一般采用两种方法：
1,一种方法是用独立的多路转换模拟开关轮流切换各
回路和 A／ D,D／ A之间的通路，对于 A／ D转换来说，要
用到多路输入一路输出的模拟开关电路，对于 D／ A转换
来说，要用到一路输入，多路输出的模拟开关电路。
2,另一种方法是选择带有转换开关的 A／ D,D／ A转
换器，比如 A／ D 0809就是带有 8路模拟信号输入端一路
输出切换开关的 A／ D转换器。
退 出
sf imaxf
sf imaxf
10.2.2
三、三态门
A/D转换器的数据输出是否能直接与 CPU数
据总线相连，要看数据输出端是否具有可控的
三态输出门。
退 出
10.2.3 A/D芯片介绍
一,8位 A/D转换芯片
ADC 0809是 CMOS单片型逐次逼近式 A／ D转换器，
内部结构和引脚图如 图 10.7所示。
1,ADC 0809的内部特性
1) 通道选择开关
2) 通道地址锁存和译码
3) 逐次逼近 A／ D转换器
4) 8位锁存器和三态门
退 出
10.2.3
2,ADC 0809引脚功能
1)与 CPU相连的引脚
2-1,2-2,…, 2-8,8位数字量输出端。
START,A／ D转换启动信号，输入，高电平有效。
ADDA,ADDB,ADDC：地址输入线，用于选通 8路
模拟输入中的一路。它们与模拟信号的关系如 表 10.1所示。
ALE：地址锁存允许信号，输入、高电平有效。
OE：输出允许信号，输出、高电平有效。
EOC,A／ D转换结束信号，输出、高电平有效。
2)与外设相连的引脚
IN0 ~IN7,8路模拟信号输入端。
退 出
10.2.3
3)其它引脚
CLK：时钟脉冲输入端。
REF(+),REF(-)：基准电压。 — 般与微机接口时,REF(-)为 0或 -
5V,REF(+)为 +5V或 0。
ADC 0809的工作过程如下：首先确定 ADDA,ADDB,ADC三位
地址选择哪一路模拟信号，然后使 ALE＝ 1，使该路模拟信号经选择
开关到达比较器的输入端。启动 START,START的上升沿将逐次逼
近寄存器复位，下降沿启功 A／ D转换。这时 EOC输出信号变低，指
示转换正在进行。
A／ D转换结束,EOC变为高电平，指示 A／ D转换结束。此时，
数据已保存到 8位锁存器。 EOC信号可作为中断申请信号，通知 CPU
转换结束，可以输入数据。中断服务程序所要做的事情是使 OE信号
变为高电平，打开三态输出，由 ADC 0809输出的数字量传送到 CPU。
也可以采用查询方式,CPU执行输入指令，查询 EOC端是否变化高电
平状态。若为低电平，则等待；若为高电平，则给 OE端输入一个高
电平信号，打开三态门读入数据。
退 出
10.2.3
3,ADC 0809应用实例
ADC 0809典型的连接电路如 图 10.9所示。
下面的 程序 是采用软件延时方法（延时时间应大于
128μs），分别对 8路模拟信号轮流采样一次，并依次将
转换结果转存到数据存储区的 Data开始的内存中。
上面程序实际上采用的是无条件的输入 /输出方式，如
果我们将 EOC连接到 8259的 IRQ7端，设 8259的端口地址
为 20H,21H,IRQ7的中断类型号为 0FH，则采用中断方
式的 A/D转换 程序 。
退 出
10.2.3
四,12位 A/D转换芯片
AD574A是 12位的 A/D转换器，其主要特性：
12位逐次逼近型快速 A／ D转换器；
转换时间为 25μs；
输入电压可以是单极性 0~+100V或 0~20V，也可以是
双极性 -5V~+5V,-10V~+10V；
可由外部控制进行 12位或 8位转换。
12位数据输出分为三段,A段为高 4位,B段为中 4位，
C段为低 4位。三态分别经三态门控制输出；
内部具有三态输出缓冲器，可直接与 8位或 16位的
CPU数据总线相连；
功耗 390mW。
1,内部功能
其内部结构与引脚如 图 10.10所示。
退 出
10.2.3
内部结构主要包括逐次逼近寄存器 SAR,D／ A转换
器、比较器、时钟以及控制逻辑电路等。
2,外部引脚
（ 1）与 CPU相连的引脚
12/,输出数据方式选择控制信号，输入。当接高电
平时，输出数据是 12位字长；当接低电平时，将转换输出
的数变成两个 8位字输出。
A0：转换数据长度选择控制信号，输入。当 A0为高
电平时，启动转换，进行 8位转换；当 A0为低电平时，启
动转换，进行 12位转换。
：片选信号，输入、低电平有效。
R/,读出或转换控制选择信号，输入。当为低电平
时，启动转换；当为高电平时，可将转换后的数据读出。
退 出
8
CS
C
10.2.3
CE：芯片允许信号，输入、高电平有效。该信号与
CS信号一起有效时,AD574才可以进行转换或从 AD574
输出转换后的数据。
AD574A的逻辑真值表如 表 10.2所示。
DB0~DB11,12位数字量输出端、三态。
STS：转换状态信号，输出、低电平有效。在 A/D转
换期间为高电平，转换结束为低电平。
从转换被启动并使 STS变高电平一直到转换周期完成
这一段时间内,AD574A对再来的启动信号不予理睬，转
换进行期间也不能从输出数据缓冲器读取数据。
退 出
10.2.3
（ 2）与外设相连的引脚
10VIN：单极性 0~+10V范围输入端，双极性 ?5V范围
输入端。
20V IN：单极性 0~+20V范围输入端，双极性 ?10V范
围输入端。
（ 3）其它：
VCC：正电源，其范围为 0~+16.5V。
REF入：参考电压输入。
REF出,+10V参考电压输出
AC：模拟地。
DC：数字地。
VEE：负电源，可选 -11.4~-16.5V之间的电压。
BIP OFF：双极性偏移，在使用中用于偏移值的调整。
无须调整时，单极性输入时接模拟地（ AC），双极性输
入时接 REF出。
退 出
10.2.3
3,AD 574A应用实例
AD 574A有单极性和双极性两种模拟输入方式。
1）单极性输入的接线和校准
单极性输入的接线如 图 10.11(a)所示。
2）双极性输入的接线和校准
双极性输入的接线如 图 10.11(b)所示。
作为一个实例,图 10.12给出了 12位分辨率的 AD
574A与 8位 PC总线的查询式接口电路。。图中的状态口
地址为 310H，高 8位口地址为 312H，低 4位口地址为
313H。
以图 10.12的硬件接口电路为基础，我们可以编制采
集 100个数据的软件驱动 程序 。
退 出
图 10.1DAC0832的结构图及引脚图
退 出
8 位
输 入
寄 存 器
8 位
D A C
寄 存 器
8 位
D / A
转 换 器
9
1 2
1 1
9
3
2 0
1 0
A G N D
D G N D
V
C C
I
O U T 1
R
f b
I
O U T 2
V
R E F
图 1 0, 1 D A C 0 8 3 2 的 结 构 图 及 引 脚 图
1 9
1
2
1 8
1 7
I L E
C S
X F E R
W R
1
W R
2
D
7 ~
D
0
&
0
0
0
≥ 1
≥ 1
图 10.2 PC机总线与 DAC0832的连接
退 出
V
O U T
图 1 0, 2 P C 机 总 线 与 D A C 0 8 3 2 的 连 接
&
P C 总 线
D A C 0 8 3 2
D B
7
A
0
A
1
A
3
A
2
A
4
A
5
A
6
A
7
A
8
A
9
D B
0
D B
1
D B
2
D B
3
D B
4
D B
5
D B
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
I E L
V
C C
X F E R
C S
D G N D
A G N D
W R
2
W R
1
V r c f
R
f b
I
O U T 1
I
O U T 2
_
+
+ 5 V
+ 5 V
I O W
A E N
2 F 7 H
图 10.3 DAC1210的内部结构及引脚图
退 出
图 1 0, 3 D A C 1 2 1 0 的 内 部 结 构 及 引 脚 图
8
位
输
入
锁
存
器
1 2
位
D A C
寄
存
器
1 2 位
D A C
4 位
输 入
锁 存 器
D I
4
D I
1 1
~
B Y T E
1
/ B Y T E
2
C S
W R
1
X F E R
W R
2
V
C C
D G N D
A G N D
D I
0
D I
5
~
V
R E F
I
O U T 2
I
O U T 1
R
f b
≥ 1
≥ 1
&
0
0
0
图 10.4 PC总线与 12位 DAC的连接
退 出
D B
7
D B
0
P C
扩 展 槽
I O W
A E N
A
0 ~ 9
D I
1 1
D I
0
B Y T E
1
/
B Y T E
2
X F E R
W R
1
W R
2
R
f b
I
0 1
I
0 2
A G N D
D A C 1 2 1 0
V
c c
V
R E F
D G N D
C S
地 址
译 码
电 路
&
0
0
0
+
-
A
1
+
-
A
2
Y
1
Y
2
Y
0
+ 1 2 V
+ 5 V
1 0 K Ω
1 0 K Ω
5 K Ω
V o u t
4, 7 μ F
~
~
图 1 0, 4 P C 总 线 与 1 2 位 D A C 的 连 接
退 出
图 10.5 采样保持电路原理图
v
1
T
S
( t )
+
-
v
0
C
n
v
c
A
0
图 1 0, 5 采 样 保 持 电 路 原 理 图
图 10.6 采样，保持示意图
退 出
S ( t )
υ
I
( t )
υ
S H
( t )
T
1
T
2
T
3
T
4
T
5
T
6
T
7
T
8
t
t
t
O
O
O
（ a ） 采 样 脉 冲
（ b ） 输 入 电 压
（ c ） 采 样 保 持
图 1 0, 6 采 样, 保 持 示 意 图
图 10.7 ADC0809的内部结构及引脚
退 出
图 1 0, 7 A D C 0 8 0 9 的 内 部 结 构 及 引 脚
通 道
选 择
开 关
通 道 地 址
锁 存 和
译 码
定 时 和 控 制
逐 次 逼 近
积 存 器 ( S A R )
开 关 树 型 D / A
比 较 器
_
+
8 位
锁 存 和
三 态 门
R E F ( + ) R E F ( - )
C L K S T A R T
I N
0
I N
7
I N
1
模 拟
输 入
E O C
O U T P U T
E N A B L E
D
0
数 字
输 出
A D D A
A D D B
A D D C
A L E
D
1
D
7
表 10.1 地址输入线与模拟输入端的关系 退 出
ADDC ADDB ADDA 模拟信号通道
0 0 0 IN0
0 0 1 IN1
0 1 0 IN2
0 1 1 IN3
1 0 0 IN4
1 0 1 IN5
1 1 0 IN6
1 1 1 IN7
退 出
图 10.9 ADC0809与 PC总线的连接
图 1 0, 9 A D C 0 8 0 9 与 P C 总 线 的 连 接
P C 总 线
A D C 0 8 0 9
D B
7
A
1
A
2
A
4
A
3
A
5
A
6
A
7
A
8
A
9
2
- 8
2
- 7
2
- 6
2
- 5
2
- 4
2
- 3
2
- 2
V R E F ( + )
V
C C
A D D C
O E
A L E
S T A R T
A D D B
A D D A
+ 5 V
I O W
I O R
2 F 7 H
A
0
A E N
- 1
2
+ 5, 0 0 0 V
I N
7
I N
0
I N
1
I N
2
I N
3
I N
4
I N
5
I N
6
E O C
G N D
V R E F ( - )
C L K
5 0 0 k H z
I R Q
n
≥ 1
≥ 1
D B
6
D B
5
D B
4
D B
3
D B
2
D B
1
D B
0
图 10.10 AD574的内部结构及引线图
退 出
V
图 1 0, 1 0 A D 5 7 4 的 内 部 结 构 及 引 脚
输
出
缓
冲
器
控 制 逻 辑
D / A
S A R
时 钟
C
基
准
电
压
输 入
量 程
变 换
启 / 停
转
换
结
束
复
位
比 较 器
+
_
+ 5 V
C S
1 2 / 8
A
R / C
V
C E
R E F 出
A G N D
1 0 V I N
2 0 V I N
R E F 入
B I P O F F
0
E E
C C
D B
1 1
S T S
D B
D G N D
9
D B
1 0
D B
8
D B
7
D B
6
D B
4
D B
5
D B
2
D B
3
D B
1
D B
0
1 2
1 2
表 10.2 AD574A的逻辑真值表
退 出
表 10.2 AD574A的逻辑真值表
CS C 8R/ 12/
功能 CE A0
启动 12位转换 1 0 0 ? 0
启动 8位转换 1 0 0 ? 1
12位并行输出有效 1 0 1 +5V
高 8位并行输出有效 1 0 1 DGND 0
低 4位并行输出有效（尾随 4个 0） 1 0 1 DGND 1
禁止 0 ? ? ? ?
禁止 ? 1 ? ? ?
图 10.11 AD574输入连线图
退 出
图 1 0, 1 1 A D 5 7 4 输 入 接 线 图
B I P O F F
A G N D
2 0 V I N
1 0 V I N
R E F 出
R E F 入
低 4 位
D G N D
中 4 位
高 4 位
数
字
输
出
模 拟 输 入
0 ~ + 1 0 V
0 ~ + 2 0 V
1 0 0 Ω
1 0 0 Ω
1 0 0 K Ω
+ 1 5 V- 1 5 V
1 0 0 K Ω
R
1
R
2
A D 5 7 4
低 4 位
D G N D
中 4 位
高 4 位
数
字
输
出
模 拟 输 入
+ 5 V
+ 1 0 V
1 0 0 Ω
R
1
R
2
A D 5 7 4
1 0 0 Ω
( a ) 单 极 性 输 入 ( b ) 双 级 性 输 入
B I P O F F
A G N D
2 0 V I N
1 0 V I N
R E F 出
R E F 入
图 10.12 AD574与 8位 PC总线的接口
退 出
图 1 0, 1 2 A D 5 7 4 与 8 位 P C 总 线 的 接 口
D B
0
D
1 1
D
4
D
3
D
0
S T S
C S
A
0
R / C
C E
1 2 / 8
A E N
A
0
I O W
I O R
A
1
A ~
9
P C 总 线
3 1 0 H
译
码
> 1
A D 5 7 4 A
V
C C
V
E E
D G N D
A G N D
B I P O F F
R E F 出
+ 1 5 V
- 1 5 V
D B
7
R E F 入
1 0 V I N
2 0 V I N
E N B
3 1 2 H / 3 1 3 H
知 识 概 述
基本概念,D/A转换器的性能参数,A/D转换器的性能参
数，采样，保持，
重点,D/A转换器编程应用，应用采样保持器的条件，
A/D转换器的编程应用。
难点,D/A,A/D转换器的硬件连接。
退 出
（ 6学时）
退 出
第一节 D/A转换（ 2学时）
?知 识 概 述 ?
第二节 A/D转换（ 4学时）
第一节 D/A转换 （ 2学时）
D／ A转换器：指将数字量转换成模拟量的电
路。数字量输入的位数有 8位,12位和 16位，输
出的模拟量有电流和电压。
退 出
10.1.1 D/A转换器的性能参数
1,分辨率：指 D／ A转换器所能分辨的最小电压。
有时也用最小输出电压与最大输出电压之比的百分数表
示。
2,转换精度：指 D／ A转换器实际输出电压与理论
值之间的误差。一般采用数字量的最低有效单位
? LSB来衡量。
退 出
2
1
10.1.1
3,温度灵敏度
这个参数表明 D／ A转换器受温度变化影响的特性。
它是指数字输入不变的情况下，模拟出信号随温度的变化。
一般 D／ A转换器的温度灵敏度为 ?50PPM／ ° C,PPM百
万分之一。
4,建立时间
建立时间是指从数字输入端发生变化开始，到输出模
拟值稳定在额定值的 ?1／ 2LSB所需的时间，是 D/A转换速
率快慢的 — 个重要参数。
5,输出电平
不同型号的 D／ A转换器件的输出电平相差较大，一
般为 5V~10V。
退 出
10.1.2 D/A芯片介绍
但是，不管 DAC芯片种类有多少，从与 CPU接
口的角度看，无非有这样几类：
片内有无输入缓存器：有无输入缓冲器的 DAC，
也有片内具有单级输入缓冲器或双级输入缓冲器
DAC。
分辨率不同：有 8位的 DAC，也有高于 8位的
DAC，如 10位,12位等。
数据格式的不同：有并行输入的 DAC，串行输
入的 DAC，也有串 /并输入。
退 出
10.1.2
一,8位 D/A转换芯片
DAC 0832是常用的 8位数／模转换芯片，数据输
入方法可以是双缓冲、单缓冲或直接输入。特别适用
于要求几个模拟量同时输出的场合，与微处理机的接
口方便。 DAC 0832具有以下主要特性：
满足 TTL电平规范的逻辑输入；
分辨率为 8位；
建立时间为 1μs；
功耗 20mw；
电流输出型 D／ A转换器。
退 出
10.1.2
1,DAC 0832的内部结构
DAC 0832的结构框图和引脚如 图 10.1所示。 DAC
0832具有双缓冲功能，就是输入数据可分别经过两个寄存
器保存。第一个寄存器称为 8位输入寄存器，寄存从数据
线输入的数据，第二个寄存器称为 8位 DAC寄存器,8位的
D/A转换器是把该 DAC寄存器锁存的数据转换成相应的模
拟电流。
2,DAC 0832的外部引脚
（ 1）与 CPU相连的引脚
D0~D7,8位数据输入端。
ILE：锁存允许信号，输入、高电平有效。是第一级 8
位输入寄存器的锁存的控制信号之一。
退 出
10.1.2
：片选信号，输入、低电平有效。它与 ILE信号结
合起来用以控制是否起作用。
：写信号 1，输入、低电平有效。在 ILE和 CS有
效时，用它将数据锁存于输入寄存器中。
：写信号 2，输入、低电平有效。在有效的条件
下，用它将输入寄存器中的数据传送到 8位 DAC寄存器中。
：传送控制信号，输入、低电平有效。它和一
起控制 8位 DAC寄存器的锁存。
（ 2）与外设相连的引脚
IOUT1,DAC电流输出 1。它是逻辑电平为 l的各位输
出电流之和。
IOUT2,DAC电流输出 2。它是逻辑电平为 0的各位输
出电流之和。
退 出
CS
1WR
2WR
XFER
10.1.2
Rfb：反馈电阻。该电阻被制作在芯片内，用作运算
放大器的反馈电阻。
（ 3）其它
VREF：基准电压输入端。一般在 -10V~+10V范围内，
由外电路提供。
VCC：逻辑电源。在 +5V~+15V范围，最佳 +15V。
AGND：模拟地。为芯片模拟电路接地点。
DGND：数字地。为芯片片数字电路接地点。
退 出
10.1.2
3,DAC 0832的三种工作方式
DAC 0832的工作过程如下：首先在 ILE,及 三个控制信号
都有效时，把数据线上的 8位数据锁入输入寄存器中，同时数据送到 8
位 DAC寄存器的输入端。在, 都有效的情况下,8位数据
再次被锁存到 8位 DAC寄存器，同时数据送到 8位 D／ A转换器的输入
端，这时开始把 8位数据转换为相对应的模拟电流从 IOUT1和 IOUT2
输出。针对两个寄存器锁存信号的控制方法形成 DAC 0832的三种工
作方式。
1）双缓冲方式
即数据通过两个寄存器锁存后再送入 D／ A转换电路，执行两次写
操作才能完成一次 D／ A转换。
2）单缓冲方式
此时两个寄存器之一处于直通状态，输入数据只经过一级缓冲送
入 D／ A转换电路。
3）直通方式
此时两个寄存器都处于直通状态。
退 出
CS 1WR
2WR XFER
10.1.2
4,DAC 0832应用实例
例 10-1利用 图 10.2提供的接口，通过 DAC 0832输
出产生三角波，三角波最高电压 5V，最低电压 0V。
二,12位 D/A转换芯片
DAC l210的主要特性如下：
分辨率 12位；
具有双寄存器结构，可对输入数据进行双重缓冲；
输出电流稳定时间 1μs；
外接 ?10V的基准电压，工作电源 +5V~+15V；
功耗低，约 200mw；
电流输出型 D／ A转换器。
退 出
10.1.2
1,DAC 1210的内部结构及引脚
DAC 12l0的内部结构及引脚如 图 10.3所示。
DAC l210的内部结构与 DAC 0832非常相似，也
具有双缓冲输入寄存器，不同的是 DAC l210的双缓冲
和 D／ A转换均为 12位。 DAC l210的内部由一个 8位
锁存器、一个 4位锁存器、一个 12位 DAC锁存器及 12
位 D／ A转换器组成。
2,DAC 1210的引脚功能
（ 1）与 CPU相连的引脚
DI0~DI11,12位数据输入端。
退 出
10.1.2
：片选信号，输入、低电平有效。
：写信号 1，输入、低电平有效。在 有效时，用它
将数字锁存于第一级锁存器中。
BYTE1/, 12位／ 4位输入选择，输入。高电平时，
高 8位和低 4位输入锁存；低电平时，低 4位输入锁存。
：传送控制信号，输入、低电平有效。
：写信号 2，输入、低电平有效。在 有效的条
件下，第一级锁存器中的数据传送到第二级的 12位 DAC寄存器
中。
（ 2）与外设相连的引脚
IOUT1,DAC电流输出 1。它是逻辑电平为 l的各位输出电流
之和。
IOUT2,DAC电流输出 2。它是逻辑电平为 0的各位输出电
流之和。
Rfb：反馈电阻。该电阻被制作在芯片内，用作运算放大器
的反馈电阻。
退 出
CS
1WR CS
2BYTE
XFER
2WR XFER
10.1.2
（ 3）其它
VREF：基准电压输入端。
VCC：逻辑电源。
AGND：模拟地。
DGND：数字地。
3,DAC 1210的应用实例
由于 DAC1210具有两级缓冲，所以可与 CPU的
数据线直接相连,PC机总线与 DAC 1210连接如 图
10.4所示。
退 出
10.1.2
一个数据的转换的过程是：当译码输出 =0，且 =0时，
使引脚 BYTE1/ 为高电平，则向 DAC 1210写入高 8位数
据；当 =0，且 =0时，使引脚 BYTE1/ 为低电平，
则向 DAC 1210写入低 4位；当 =0，且 =0时，则 12位数
据一起写入 DAC 1210的第二级 DAC寄存器，进行 D/A转换，避
免 12位数据不是一次送入 DAC转换器而使输出产生瞬间毛刺。
这个转换过程可用下列程序段完成。
MOV DX,340H
MOV AL,DataH
OUT DX,AL
INC DX
MOV AL,DataL
OUT DX,AL
INC DX
OUT DX,AL
退 出
0Y IOW
2BYTE
1Y IOW 2BYTE
IOW2Y
第二节 A/D转换（ 4学时）
A／ D转换器是指通过一定的电路将模拟量转变为数
字量。 A／ D转换后，输出的数字信号有 8位,l0位,12位
和 14位。
退 出
10.2.1 A/D转换器的主要性能参数
1,分辨率
分辨率是指 A／ D转换器能分辨的最小模拟输入量。
通常用能转换成的数字量的位数来表示，如 8位,10位、
12位,15位等。
2,转换时间
转换时间是 A／ D完成一次转换所需的时间。
3,量程
量程是指所能转换的输入电压范围。
4,精度
A／ D转换精度分为绝对精度和相对精度两种。
退 出
10.2.1
（ 1）绝对精度：是指对应于 — 个给定量,A／ D转换器的
误差，其误差大小由实际模拟量输入值与理论值之差来度
量。
（ 2）相对精度：由相对误差决定。相对误差是指绝对误
差与满刻度值之比,— 般用百分数表示。例如，对于 — 个
8位 0~5V的 A／ D转换器，如果其绝对误差为：
?5=19.5mV
则其相对误差为 0.39%。
退 出
256
1
一、采样保持电路
1,采样：说是把一个时间上连续变化的模拟量转换为
一个脉冲串，脉冲的幅度取决于输入模拟量。
2,保持：是将采样得到的模拟量值保持下来，使之等
于采样控制脉冲存在的最后瞬间的采样值。
3,最基本的采样保持电路如 图 10.5所示。
其采样、保持的示意图如 图 10.6所示。
4,采样定理：理论和实践都证明，只要满足下列条件，
采样保持得到的输出信号在经过信号处理后便可还原成原
来的模拟输入信号：
退 出
10.2.2 A/D转换的辅助电路
ima xs 2ff ?
10.2.2
其中,为采样频率,为输入信号 ?I的最高次谐波
分量的频率。这就是采样定理。在实际中一般取 为
的 4~5倍。
二、多路转换开关
在实际应用时，要解决多个回路和 A／ D,D/A转换器
之间的切换问题。一般采用两种方法：
1,一种方法是用独立的多路转换模拟开关轮流切换各
回路和 A／ D,D／ A之间的通路，对于 A／ D转换来说，要
用到多路输入一路输出的模拟开关电路，对于 D／ A转换
来说，要用到一路输入，多路输出的模拟开关电路。
2,另一种方法是选择带有转换开关的 A／ D,D／ A转
换器，比如 A／ D 0809就是带有 8路模拟信号输入端一路
输出切换开关的 A／ D转换器。
退 出
sf imaxf
sf imaxf
10.2.2
三、三态门
A/D转换器的数据输出是否能直接与 CPU数
据总线相连，要看数据输出端是否具有可控的
三态输出门。
退 出
10.2.3 A/D芯片介绍
一,8位 A/D转换芯片
ADC 0809是 CMOS单片型逐次逼近式 A／ D转换器，
内部结构和引脚图如 图 10.7所示。
1,ADC 0809的内部特性
1) 通道选择开关
2) 通道地址锁存和译码
3) 逐次逼近 A／ D转换器
4) 8位锁存器和三态门
退 出
10.2.3
2,ADC 0809引脚功能
1)与 CPU相连的引脚
2-1,2-2,…, 2-8,8位数字量输出端。
START,A／ D转换启动信号，输入，高电平有效。
ADDA,ADDB,ADDC：地址输入线，用于选通 8路
模拟输入中的一路。它们与模拟信号的关系如 表 10.1所示。
ALE：地址锁存允许信号，输入、高电平有效。
OE：输出允许信号，输出、高电平有效。
EOC,A／ D转换结束信号，输出、高电平有效。
2)与外设相连的引脚
IN0 ~IN7,8路模拟信号输入端。
退 出
10.2.3
3)其它引脚
CLK：时钟脉冲输入端。
REF(+),REF(-)：基准电压。 — 般与微机接口时,REF(-)为 0或 -
5V,REF(+)为 +5V或 0。
ADC 0809的工作过程如下：首先确定 ADDA,ADDB,ADC三位
地址选择哪一路模拟信号，然后使 ALE＝ 1，使该路模拟信号经选择
开关到达比较器的输入端。启动 START,START的上升沿将逐次逼
近寄存器复位，下降沿启功 A／ D转换。这时 EOC输出信号变低，指
示转换正在进行。
A／ D转换结束,EOC变为高电平，指示 A／ D转换结束。此时，
数据已保存到 8位锁存器。 EOC信号可作为中断申请信号，通知 CPU
转换结束，可以输入数据。中断服务程序所要做的事情是使 OE信号
变为高电平，打开三态输出，由 ADC 0809输出的数字量传送到 CPU。
也可以采用查询方式,CPU执行输入指令，查询 EOC端是否变化高电
平状态。若为低电平，则等待；若为高电平，则给 OE端输入一个高
电平信号，打开三态门读入数据。
退 出
10.2.3
3,ADC 0809应用实例
ADC 0809典型的连接电路如 图 10.9所示。
下面的 程序 是采用软件延时方法（延时时间应大于
128μs），分别对 8路模拟信号轮流采样一次，并依次将
转换结果转存到数据存储区的 Data开始的内存中。
上面程序实际上采用的是无条件的输入 /输出方式，如
果我们将 EOC连接到 8259的 IRQ7端，设 8259的端口地址
为 20H,21H,IRQ7的中断类型号为 0FH，则采用中断方
式的 A/D转换 程序 。
退 出
10.2.3
四,12位 A/D转换芯片
AD574A是 12位的 A/D转换器，其主要特性：
12位逐次逼近型快速 A／ D转换器；
转换时间为 25μs；
输入电压可以是单极性 0~+100V或 0~20V，也可以是
双极性 -5V~+5V,-10V~+10V；
可由外部控制进行 12位或 8位转换。
12位数据输出分为三段,A段为高 4位,B段为中 4位，
C段为低 4位。三态分别经三态门控制输出；
内部具有三态输出缓冲器，可直接与 8位或 16位的
CPU数据总线相连；
功耗 390mW。
1,内部功能
其内部结构与引脚如 图 10.10所示。
退 出
10.2.3
内部结构主要包括逐次逼近寄存器 SAR,D／ A转换
器、比较器、时钟以及控制逻辑电路等。
2,外部引脚
（ 1）与 CPU相连的引脚
12/,输出数据方式选择控制信号，输入。当接高电
平时，输出数据是 12位字长；当接低电平时，将转换输出
的数变成两个 8位字输出。
A0：转换数据长度选择控制信号，输入。当 A0为高
电平时，启动转换，进行 8位转换；当 A0为低电平时，启
动转换，进行 12位转换。
：片选信号，输入、低电平有效。
R/,读出或转换控制选择信号，输入。当为低电平
时，启动转换；当为高电平时，可将转换后的数据读出。
退 出
8
CS
C
10.2.3
CE：芯片允许信号，输入、高电平有效。该信号与
CS信号一起有效时,AD574才可以进行转换或从 AD574
输出转换后的数据。
AD574A的逻辑真值表如 表 10.2所示。
DB0~DB11,12位数字量输出端、三态。
STS：转换状态信号，输出、低电平有效。在 A/D转
换期间为高电平，转换结束为低电平。
从转换被启动并使 STS变高电平一直到转换周期完成
这一段时间内,AD574A对再来的启动信号不予理睬，转
换进行期间也不能从输出数据缓冲器读取数据。
退 出
10.2.3
（ 2）与外设相连的引脚
10VIN：单极性 0~+10V范围输入端，双极性 ?5V范围
输入端。
20V IN：单极性 0~+20V范围输入端，双极性 ?10V范
围输入端。
（ 3）其它：
VCC：正电源，其范围为 0~+16.5V。
REF入：参考电压输入。
REF出,+10V参考电压输出
AC：模拟地。
DC：数字地。
VEE：负电源，可选 -11.4~-16.5V之间的电压。
BIP OFF：双极性偏移，在使用中用于偏移值的调整。
无须调整时，单极性输入时接模拟地（ AC），双极性输
入时接 REF出。
退 出
10.2.3
3,AD 574A应用实例
AD 574A有单极性和双极性两种模拟输入方式。
1）单极性输入的接线和校准
单极性输入的接线如 图 10.11(a)所示。
2）双极性输入的接线和校准
双极性输入的接线如 图 10.11(b)所示。
作为一个实例,图 10.12给出了 12位分辨率的 AD
574A与 8位 PC总线的查询式接口电路。。图中的状态口
地址为 310H，高 8位口地址为 312H，低 4位口地址为
313H。
以图 10.12的硬件接口电路为基础，我们可以编制采
集 100个数据的软件驱动 程序 。
退 出
图 10.1DAC0832的结构图及引脚图
退 出
8 位
输 入
寄 存 器
8 位
D A C
寄 存 器
8 位
D / A
转 换 器
9
1 2
1 1
9
3
2 0
1 0
A G N D
D G N D
V
C C
I
O U T 1
R
f b
I
O U T 2
V
R E F
图 1 0, 1 D A C 0 8 3 2 的 结 构 图 及 引 脚 图
1 9
1
2
1 8
1 7
I L E
C S
X F E R
W R
1
W R
2
D
7 ~
D
0
&
0
0
0
≥ 1
≥ 1
图 10.2 PC机总线与 DAC0832的连接
退 出
V
O U T
图 1 0, 2 P C 机 总 线 与 D A C 0 8 3 2 的 连 接
&
P C 总 线
D A C 0 8 3 2
D B
7
A
0
A
1
A
3
A
2
A
4
A
5
A
6
A
7
A
8
A
9
D B
0
D B
1
D B
2
D B
3
D B
4
D B
5
D B
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
I E L
V
C C
X F E R
C S
D G N D
A G N D
W R
2
W R
1
V r c f
R
f b
I
O U T 1
I
O U T 2
_
+
+ 5 V
+ 5 V
I O W
A E N
2 F 7 H
图 10.3 DAC1210的内部结构及引脚图
退 出
图 1 0, 3 D A C 1 2 1 0 的 内 部 结 构 及 引 脚 图
8
位
输
入
锁
存
器
1 2
位
D A C
寄
存
器
1 2 位
D A C
4 位
输 入
锁 存 器
D I
4
D I
1 1
~
B Y T E
1
/ B Y T E
2
C S
W R
1
X F E R
W R
2
V
C C
D G N D
A G N D
D I
0
D I
5
~
V
R E F
I
O U T 2
I
O U T 1
R
f b
≥ 1
≥ 1
&
0
0
0
图 10.4 PC总线与 12位 DAC的连接
退 出
D B
7
D B
0
P C
扩 展 槽
I O W
A E N
A
0 ~ 9
D I
1 1
D I
0
B Y T E
1
/
B Y T E
2
X F E R
W R
1
W R
2
R
f b
I
0 1
I
0 2
A G N D
D A C 1 2 1 0
V
c c
V
R E F
D G N D
C S
地 址
译 码
电 路
&
0
0
0
+
-
A
1
+
-
A
2
Y
1
Y
2
Y
0
+ 1 2 V
+ 5 V
1 0 K Ω
1 0 K Ω
5 K Ω
V o u t
4, 7 μ F
~
~
图 1 0, 4 P C 总 线 与 1 2 位 D A C 的 连 接
退 出
图 10.5 采样保持电路原理图
v
1
T
S
( t )
+
-
v
0
C
n
v
c
A
0
图 1 0, 5 采 样 保 持 电 路 原 理 图
图 10.6 采样，保持示意图
退 出
S ( t )
υ
I
( t )
υ
S H
( t )
T
1
T
2
T
3
T
4
T
5
T
6
T
7
T
8
t
t
t
O
O
O
（ a ） 采 样 脉 冲
（ b ） 输 入 电 压
（ c ） 采 样 保 持
图 1 0, 6 采 样, 保 持 示 意 图
图 10.7 ADC0809的内部结构及引脚
退 出
图 1 0, 7 A D C 0 8 0 9 的 内 部 结 构 及 引 脚
通 道
选 择
开 关
通 道 地 址
锁 存 和
译 码
定 时 和 控 制
逐 次 逼 近
积 存 器 ( S A R )
开 关 树 型 D / A
比 较 器
_
+
8 位
锁 存 和
三 态 门
R E F ( + ) R E F ( - )
C L K S T A R T
I N
0
I N
7
I N
1
模 拟
输 入
E O C
O U T P U T
E N A B L E
D
0
数 字
输 出
A D D A
A D D B
A D D C
A L E
D
1
D
7
表 10.1 地址输入线与模拟输入端的关系 退 出
ADDC ADDB ADDA 模拟信号通道
0 0 0 IN0
0 0 1 IN1
0 1 0 IN2
0 1 1 IN3
1 0 0 IN4
1 0 1 IN5
1 1 0 IN6
1 1 1 IN7
退 出
图 10.9 ADC0809与 PC总线的连接
图 1 0, 9 A D C 0 8 0 9 与 P C 总 线 的 连 接
P C 总 线
A D C 0 8 0 9
D B
7
A
1
A
2
A
4
A
3
A
5
A
6
A
7
A
8
A
9
2
- 8
2
- 7
2
- 6
2
- 5
2
- 4
2
- 3
2
- 2
V R E F ( + )
V
C C
A D D C
O E
A L E
S T A R T
A D D B
A D D A
+ 5 V
I O W
I O R
2 F 7 H
A
0
A E N
- 1
2
+ 5, 0 0 0 V
I N
7
I N
0
I N
1
I N
2
I N
3
I N
4
I N
5
I N
6
E O C
G N D
V R E F ( - )
C L K
5 0 0 k H z
I R Q
n
≥ 1
≥ 1
D B
6
D B
5
D B
4
D B
3
D B
2
D B
1
D B
0
图 10.10 AD574的内部结构及引线图
退 出
V
图 1 0, 1 0 A D 5 7 4 的 内 部 结 构 及 引 脚
输
出
缓
冲
器
控 制 逻 辑
D / A
S A R
时 钟
C
基
准
电
压
输 入
量 程
变 换
启 / 停
转
换
结
束
复
位
比 较 器
+
_
+ 5 V
C S
1 2 / 8
A
R / C
V
C E
R E F 出
A G N D
1 0 V I N
2 0 V I N
R E F 入
B I P O F F
0
E E
C C
D B
1 1
S T S
D B
D G N D
9
D B
1 0
D B
8
D B
7
D B
6
D B
4
D B
5
D B
2
D B
3
D B
1
D B
0
1 2
1 2
表 10.2 AD574A的逻辑真值表
退 出
表 10.2 AD574A的逻辑真值表
CS C 8R/ 12/
功能 CE A0
启动 12位转换 1 0 0 ? 0
启动 8位转换 1 0 0 ? 1
12位并行输出有效 1 0 1 +5V
高 8位并行输出有效 1 0 1 DGND 0
低 4位并行输出有效（尾随 4个 0） 1 0 1 DGND 1
禁止 0 ? ? ? ?
禁止 ? 1 ? ? ?
图 10.11 AD574输入连线图
退 出
图 1 0, 1 1 A D 5 7 4 输 入 接 线 图
B I P O F F
A G N D
2 0 V I N
1 0 V I N
R E F 出
R E F 入
低 4 位
D G N D
中 4 位
高 4 位
数
字
输
出
模 拟 输 入
0 ~ + 1 0 V
0 ~ + 2 0 V
1 0 0 Ω
1 0 0 Ω
1 0 0 K Ω
+ 1 5 V- 1 5 V
1 0 0 K Ω
R
1
R
2
A D 5 7 4
低 4 位
D G N D
中 4 位
高 4 位
数
字
输
出
模 拟 输 入
+ 5 V
+ 1 0 V
1 0 0 Ω
R
1
R
2
A D 5 7 4
1 0 0 Ω
( a ) 单 极 性 输 入 ( b ) 双 级 性 输 入
B I P O F F
A G N D
2 0 V I N
1 0 V I N
R E F 出
R E F 入
图 10.12 AD574与 8位 PC总线的接口
退 出
图 1 0, 1 2 A D 5 7 4 与 8 位 P C 总 线 的 接 口
D B
0
D
1 1
D
4
D
3
D
0
S T S
C S
A
0
R / C
C E
1 2 / 8
A E N
A
0
I O W
I O R
A
1
A ~
9
P C 总 线
3 1 0 H
译
码
> 1
A D 5 7 4 A
V
C C
V
E E
D G N D
A G N D
B I P O F F
R E F 出
+ 1 5 V
- 1 5 V
D B
7
R E F 入
1 0 V I N
2 0 V I N
E N B
3 1 2 H / 3 1 3 H
知 识 概 述
基本概念,D/A转换器的性能参数,A/D转换器的性能参
数，采样，保持，
重点,D/A转换器编程应用，应用采样保持器的条件，
A/D转换器的编程应用。
难点,D/A,A/D转换器的硬件连接。
退 出
