第一章 基本知识
1,5 把下列不同进制数写成按权展开形式
⑵ 10110.01012 = 1× 24 + 0× 23 + 1× 22 + 1× 21 + 0× 20
+ 0× 2-1 + 1× 2-2 + 0× 2-3 + 1× 2-4
⑷ 785,4AF16 = 7× 162 + 8× 161 + 5× 160
+ 4× 16-1 + 10× 16-2 + 15× 16-3
1,6 将下列二进制数转换成十进制、八进制和十六进制数
⑶ 10111.012 = 23.2510
10 111.0102 = 27.28
1 0111.01002 = 17.416
1,7 将下列十进制数转换成二进制、八
进制和十六进制数，二进制保留 4 位小数。
⑶ 33.3310= 100001.01012= 41.248=
21.516
2 33
2 16 1
2 8 0
2 4 0
2 2 0
2 1 0
2 0 1
0,33
× 2
0,66
× 2
1,32
× 2
0,64
× 2
1,28
1,9 写出下列各数的原码、反码和补码
⑴ 0.1011 [ x ]原 = 0.1011,[ x ]反 = 0.1011,[ x ]补 = 0.1011，
⑵ - 0.1011 [ x ]原 = 1.1011,[ x ]反 = 1.0100,[ x ]补 = 1.0101，
⑶ 10110 [ x ]原 = 0 10110,[ x ]反 = 0 10110,[ x ]补 = 0 10110
⑷ - 10110 [ x ]原 = 1 10110,[ x ]反 = 1 01001,[ x ]补 = 1 01010
1,10 已知 [ N ]补 = 1.0110，求 [ N ]原, [ N ]反, N
N = - 0.1010,[ N ]原 = 1.1010,[ N ]反 = 1.0101
第二章 逻辑代数基础
2,4 求下列函数的反函数和对偶函数
⑴ 某个函数的反函数
和对偶函数相等仅
仅是一个巧合。大
⑷ 多数情况并不相等
2,6 用逻辑代数的公理、定理和规则将下列逻辑函数化简为最简
“与 – 或” 表达式。
⑴
⑶
BAABF ??
BABABABABAF ??????? ))((
BABABABABAF ??????? ))((’
])([ GEDCBAF ???
CAABA BCBCACBAA BCCAB ???????
BCAACBACCABBCCBAABF )()( ????????
))()(( CBABACBAF ??????
BBCA BCBCACBBABCBABACABAB ???????????
GBB D EECBAGEDCBAF ???????? ])[(
GBEDBECBAGEDCBAF ???????? ][ ）（’
2,8 用卡诺图化简法求下列函数的最简,与 – 或” 和最简,或 –
与” 表达式。
⑴
做出卡挪图，从图中可见,卡诺圈分别被 和 卡诺圈所包
含，属于多余选项，可去除。化简后可得 函数最简,与 – 或” 表达式：
或 。
由卡诺图可知,为, 0” 的最小 项组成反函数，,由
此可得 函数的最简,或 – 与” 表达式：
CBACDCABADCBAF ????),,,(
1 1 1 0
1 1 1 0
1 0 1 1
1 0 1 1
AB F
CD
00
01
11
10
DCA BA CB
DCA
CBACBAF ??? CBABCAF ???
BCACBAF ??
))(( CBACBABCACBAF ??????? 00 01 11 10
求,或 – 与” 表达式方法,
由卡诺图获得反函数表达式
（与 – 或项），再求反即可得
“或 – 与” 表达式 。
⑵
将该函数展开成普通, 与或, 表达式：
做出卡挪图，从 图中可见,卡诺圈和 BC卡诺圈包含在 B卡挪圈
中，可用 B 替换这两个选项。化简后可得函数最简,与 – 或” 表达式：
由卡诺图可知,为, 0” 的最小 项组成反函数，,由此可得
函数的最简,或 – 与” 表达式。
))((),,,( BADCBDDBCDCBAF ?????
DCB
DBDCBAF ??),,,(
0 1 1 0
1 1 1 1
1 1 1 1
0 1 1 0
AB F
CD
00
01
11
10
DCB
BC
B
00 01 11 10
DCBDBCDCBAF ???),,,(
DBF ?
DBDBF ???
AB F
CD
00
01
11
10
2,9 用卡诺图判别函数 F ( A,B,C,D ) 和 G ( A,B,C,D ) 有何关系。
⑴
解：两个函数式对应的卡诺图为：
由卡诺图可化简函数：
两个函数的关系为,或 。
DACDCDADBDCBAF ????),,,(
A B DDCACDDBDCBAG ????),,,(
1 1 1 1
0 0 0 0
0 0 0 0
1 1 1 1
00 01 11 10
0 0 0 0
1 1 1 1
1 1 1 1
0 0 0 0
AB F
CD
00
01
11
10
00 01 11 10
GF? FG?
DDCBAGDDCBAF ?? ),,,(),,,(,
⑵
解：
展开后两个函数各与项相同,因此 F = G。
若按原题，,则展开可得：
CBABACBABADCBAF )()(),,,( ????
A B CCBAACBCABDCBAG ?????? )()(),,,(
CBABACBABADCBAF )()(),,,( ????
CBABACBACBA ))(( ?????
A B CCBACBACBA ????
A B CCBAACBCABDCBAG ?????? )()(),,,(
A B CCBACACBBA ??????? ))()()((
A B CCBACBCABA ?????? ))((
A B CCBACBACBA ????
CBABACBABADCBAF )()(),,,( ????
CBABACBABADCBAF ?????? ))(()(),,,(
CBABA ???? ))((
CABBA ???
两个函数式对应的卡诺图为：
从可诺图可见,G 为 F 的子集,G 的所有最小项全部包含在 F 的最
小项中。
AB G
CD
00
01
11
10
0 1 0 1
0 1 0 1
1 0 1 0
1 0 1 0
00 01 11 10
1 1 1 1
1 1 1 1
1 0 1 0
1 0 1 0
AB F
CD
00
01
11
10
00 01 11 10
第三章 集成电路与触发器
3,11 试指出下列五种逻辑门哪几种可以并联使用
⑴ TTL 集电极开路门
⑵ 具有推拉式输出的 TTL 与非门
⑶ TTL 三态输出门
⑷ 普通 CMOS 门
⑸ CMOS 三态输出门
答,⑴、⑶、⑸ 三种逻辑门可以并联使用。 TTL 集电极开路门采
用,线与” 方式将各门输出并联连接； TTL 三态输出门和 CMOS 三态
输出门带有高阻输出，可以直接连接。
3,14 已知输入信号 A 和 B 的波形如图所示，画出两个触发器 Q
端输出波形，设触发器初态为 0。
3,15 设 J – K 触发器初态为 00，输入信号及 CP 端波形如图所示，
画出 Q1,Q2 波形图。
t0 t1 t2 t3 t4 t5 t6 t7
CP
A
B
D
Q
T
Q
D = A⊕ B。 t0 时刻 D = 0,p1
使 Q = 0； t1 时刻 D = 1,p2 使 Q
= 1； p3 保持 Q = 1； t4 时刻 D = 0，
p4 使 Q = 0； p5 保持 Q = 0； t7 时
刻 D = 1。
。 t0 时刻 T = 0,p1
保持 Q = 0； t1 时刻 T = 1,p2 使
Q = 1,p3 使 Q = 0,p4 使 Q = 1；
t6 时刻 T = 0,p5 保持 Q =1；
p1 p2 p3 p4 p5
BAT ??
J1,K1 悬空，当高电平处理,J1 = K1 =1,A 输入信号的每一个下降
沿使 F1 翻转。 K2 悬空，当高电平处理,K2 =1。当 J2 = 0 时 CP 脉冲的
下降沿使 F2 置 0,J2 = 1 时 CP 脉冲的下降沿使 F2 翻转。
电路初态为 Q1= Q2= 0。 t0 时刻 F1 翻转,Q1 = 1,J2 = 1； t1 时刻 F2
翻转,Q2= 1，,置 0 F1,Q1 = 0,J2 = 0。 t2 时刻和 t3 时刻置 0 F2,
Q2= 0。 t4 时刻 F1 翻转,Q1 = 1,J2 = 1； t5 时刻 F2 翻转,Q2 = 1，,
置 0 F1,Q1 = 0,J2 = 0。 t6 时刻和 t7 时刻置 0 F2,Q2 = 0。
CP
A
Q1
Q2
p1 p2 p3 p4 p5 p6
0Q2 ?
0Q2 ?
t0 t1 t2 t3 t4 t5 t6
t7
第四章 组合逻辑电路
4,2 分析下列逻辑
电路，并解决以下问题。
⑴ 指出在哪些输入
取值下，输出 F 值为 1
⑵ 用异或门实现电
路功能
解：分析电路，求
出各个门电路的输出为：
BABABGGBABAAGGBABAG 13121 ?????????????,，
CBACBACBABACGGG 324 ????????????
CBACBACBABAGGGG 4325 ?????????????? )()(
CBACBACCBACGG 46 ???????????? )(
CBACBACBAGGG 657 ??????????? )()(
由简化的逻辑表达式可知，当 A,B,C 中 1 的个数为奇数时 F = 0，
为偶数时 F = 1。该电路为,判偶, 电路。
用三个异或门可实现电路功能。
4,11 在输入不提供反变量的情况下，用与非门实现下列函数。
⑴
解：第一种解题法：
在函数中增加冗余项
CBACGGBAG 121 ???????,
CBCABAF ???
)()()( BACCABCBA ??????
ABCACBBCA ??????
)()()( ABCACBBCA ??????
FCBAG1GG 223 ???????
CBCABAF ???
CACBBACACBBA ??????
该函数式用 6个双输入与非门和 1 个三输入与非门实现，需 3 个芯片。
第二种解题法：
该函数式用 6个双输入与非门和 1 个三输入与非门实现，需 3 个芯片。
第三种解题法：
该函数式无反变量，用 3 个双输入与非门和 2 个三输入与非门实现，
仅需 2 个芯片。使用器件数较少，是一种较好的方法。
BBCBCCCAAABACBCABAF ?????????
CCBBAACABACBCBCABACBCABAF ????????????
)()()( CBACCBABCBAA ?????????
ACCBCBABACACCBBBAA ???????????? )()()(
ACCBCBABA ??????
A B CCA B CBA B CAA B CCA B CBA B CA ???????????
⑵
该函数式去除了反变量，可用与非门实现。
CDBDCADBCCBAF ????
))(()()( DBDBCBDCADBDBCDBCA ?????????
)()( CDBCCABDBDCDBCBDCA ???????
)()( CDBCACABDCDBCCAAABD ???????
)()()( BDCDBDBCBDACABDCDBDBCBDACA ??????????
4,4 设计一个组合电路，该电路输入端接
收两个二进制数 X = x2x1,Y = y2y1。当 X > Y
时输出 F = 1，否则 F = 0。
解：根据要求，列出真值表和卡诺图。
根据卡诺图化简，可得输出函数表达式为：
由此可画出对应的电路图。
数据 A 数据 B 输出
x2 x1 y2 y1 F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
x2 x1 F
y2 y1
00
01
11
10
0 1 1 1
0 0 1 1
0 0 0 0
0 0 1 0
00 01 11 10
11222121 yxxyxyyxF ???
11222121 yxxyxyyx ???
4,12 下列函数描述的电路是否可能发生竞争？竞争结果是否会产
生险象？若产生险象，试用增加冗余项的方法消除。
⑴
⑵
⑶
答：竞争现象随时随地出现，因此上述电路都将产生竞争。
F1 中所有变量只以原变量或反变量形式出现，竞争结果不产生险象。
F2 中变量 A 即以原变量形式出现，又以反变量形式出现，可能产生
险象。但 BC 与项已包含 BCD 冗余项，因此不会产生险象。
F3 中变量 A 即以原变量形式出现，又以反变量形式出现，可能产生
险象。当 B = C = 1 时，,表明会产生险象。
增加冗余项,可消除险象。
当 B = C = 1 时，,因此可杜
绝出现 形式，不产生险象。
DCCAABF 1 ???
BCCDAABF 2 ???
))(( CABAF 3 ???
AAF3 ??
)( CB?
00AACBCABAF 3 ???????? ))()((
AA?
第五章 同步时序逻辑电路
5,4 分析下图所示逻辑
电路，假定电路初始状态为
00，说明该电路逻辑功能。
解：输出 Z 是输入和状
态的函数，属于 Mealy 型电
路。输出函数和激励函数表
达式为：
现态 次态 y2(n+1) y1(n+1)/Z
y2 y1 x = 0 x = 1
0
0
1
1
0
1
0
1
00 / 0
00 / 0
00 / 0
00 / 0
01 / 0
11 / 0
11 / 0
11 / 1
0/0
00 01
x/Z 0/0
11 10
1/1
1/0
0/0
1/0
0/0
1/0
列出状态表、
状态图及次态真
值表。
状态表
12 yxyZ ?
xKK 12 ??
12 yxJ ??
xJ1?
从状态表和状态图中可
看出,x = 0 时，触发器次态
不变； x = 1 时，若 y2,y1 不
全为 1，输出 Z = 0，若 y2、
y1 均为 1，则 Z = 1。
结论：此电路为,输入、
状态全 1” 检测判别电路。
5,10 化简下列不完全
确定原始状态表
输入 现态 激励函数 次态
x y2 y1 J2 K2 J1 K1 y2(n+1) y1(n+1)
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
1
1
1
1
现态 次态 / 输出 Zx = 0 x = 1
A
B
C
D
E
D / d
A / 1
d / d
A / 0
B / 1
C / 0
E / d
E / 1
C / 0
C / d
解,⑴ 作隐含表，寻找相容状态对
B
C × √
D √ × ×
E BD √
×
A B C D
AD CE
ABCE
B √
C × √
D √ × ×
E / √ √
×
A B C D
在隐含表中，先做顺序比较，可知 ( A,D ),( B,C ),( C,E ) 为相容
状态对,( A,B ),( A,E ),( B,E ) 为待定状态对 。再做关联比较，可知
( A,B ),( B,E ) 为相容状态对。 A
E B
D C
最大相容类 覆盖 闭合A B C D E x = 0 x = 1
BCE
AB
AD
A
A
B
B
C
D
E AB
AD
AD
CE
CE
C
⑵ 作出状态合并图，找出最大相容类
根据相容状态对作出状态合并图，得到最
大相容类 (B,C,E),(A,B),( A,D )。
⑶ 作出闭覆盖表，求最小闭覆盖
根据最小闭覆盖的三个条件可知，该问题
的最小闭覆盖可由最大相容类 (B,C,E),(A,B),( A,D ) 组成。
现态 次态 / 输出x = 0 x = 1
a
b
c
b / 1
c / 1
c / 0
a / 1
a / 0
a / 0
闭覆盖表 最小化状态表
⑷ 状态合并，作出最简状态表
将最小闭覆盖中的相容类 (B,C,E) 用状态 a 表示，相容类 (A,B) 用状
态 b 表示，相容类 ( A,D ) 用状态 c 表示，将原始状态表中的相应状态
用新的状态代替，可得最简状态表。
5,11 按照相邻编码原则对下列状态表进行状态编码
解：根据相邻法原则，四个状态的相邻关系为：
现态 次态 / 输出 Zx = 0 x = 1
A
B
C
D
A / 0
C / 0
D / 1
B / 1
B / 0
B / 0
C / 0
A / 0
由原则①可知,x = 1 时状态 A,B 的次态相
同，故 A,B 相邻。
由原则②可知，在相邻输入条件下,A 的次
态为 A,B,B 的次态为 B,C,C 的次态为的次
态为 C,D,D 的次态 A,B，故状态 A,B,B、
C,C,D 相邻。
由原则③可知，状态 A,B 输出相同，故 A,B 相邻；状态 C,D
输出相同，故 C,D 相邻。
为此可画出状态分配方案，并将状态表中的状态按各自的编码代替，
得到该状态表的二进制状态表。
A B
D C
y2
y1
0
1
0 1 现态
次态 y2(n+1) y1(n+1) / 输
出
y2 y1 x = 0 x = 1
0
0
1
1
0
1
0
1
00 / 0
10 / 1
11 / 0
01 / 1
10 / 0
00 / 0
10 / 0
11 / 0
二进制状态表
状态分配方案
5,15 用 T 触发器，设计一
个 8421 码十进制计数器。
解,设电路工作受 x 信号控
制,x = 0 计数器状态不变,x = 1
进行加 1 计数 。计数器输出为 Z，
产生进位时 Z = 1，否则 Z = 0。
① 作出原始状态图和状态表
1/0 1/0 1/0
1/1 x/Z 1/0
1/0 1/0
1/0 1/0 1/0
0000 0001 0010 0011
1001 0100
1000 0111 0110 0101
① 作出原始状态图和状态表
用 8421 码表示十进制数需 4 位二进制数。若仅考虑 x = 1 情况，则
根据 T 触发器激励表和状态图，可将状态表与真值表合并列表如下：
② 确定输出函数和激励函数并化简
现态 激励函数 次态 y4(n+1)y3(n+1) y2(n+1) y1(n+1) 输出
y4 y3 y2 y1 T4 T3 T2 T1 x = 1 Z
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
1
y4 y3 Z
y2 y1
00
01
11
10
0 0 d 0
0 0 d 1
0 0 d d
0 0 d d
00 01 11 10
y4 y3 T4
y2 y1
00
01
11
10
0 0 d 0
0 0 d 1
0 1 d d
0 0 d d
00 01 11 10
y4 y3 T3
y2 y1
00
01
11
10
0 0 d 0
0 0 d 0
1 1 d d
0 0 d d
00 01 11 10
y4 y3 T2
y2 y1
00
01
11
10
0 0 d 0
1 1 d 0
1 1 d d
0 0 d d
00 01 11 10
xT1?123 yxyT ?
14 yxyZ ? )( 141234 yyyyyxT ??
142 yyxT ?
画卡诺图时，可加入无关条件。 8421 码不可能出现 1010 ~ 1111 输
入，可作为无关条件加以利用。
③ 画出逻辑电路图
第六章 异步时序逻辑电路
6,2 分析下图所示脉冲
异步时序逻辑电路
⑴ 求出激励函数表达式
⑵ 列出电路次态真值表
1JKKK 1123 ????
32233 QJQQJ ??,
CPCQCC 1123 ???,
输入 现态 激励函数 次态
CP Q3 Q2 Q1 J3 K3 C3 J2 K2 C2 J1 K1 C1 Q3 (n+1) Q2 (n+1) Q1 (n+1)
1
1
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
⑶ 作出状态表和状态图
现态 次态 Q3 (n+1) Q2 (n+1) Q1 (n+1)
Q3 Q2 Q1 CP = 1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
0 0 0
000 001
101 010
100 011
CP
1
1 1
1 1
1
CP
Q1 0 1 0 1 0 1 0
Q2 0 0 1 1 0 0 0
Q3 0 0 0 0 1 1 0
⑷ 画出时间图
并说明电路功能
该电路为模 6
计数器。每个 CP
脉冲到来后进行加
1 计数，计数到 5
后归零。
6,6 用 T 出发器作为存储元件，设计一个脉冲时序逻辑电路。电
路有两个输入端 x1,x2，一个输出 Z。当输入序列为 x1—x1—x2 时，在
输出端产生一个脉冲，平时 Z 输出为 0。
解：该序列检测器输出仅与状态相关，属于 Moore 型电路。
⑴ 作出原始状态图和原始状态表
设初始状态为 A，根据题意可作出原始状态图和原始状态表
⑵ 状态化简
用隐含表法检查原始状态表，可知该状态表中状态均不等效，即已
为最简状态表。
现态 次态 输出x
1 x2 Z
A
B
C
D
B
C
C
B
A
A
D
A
0
0
0
1
x2 x1
A/0 B/0
x2
x2 x1 x1
D/1 x2 C/0 x1
原始状态表
⑶ 状态编码
最简状态表有 4 个状态，用两位二进制代码表示。设状态变量为 y2、
y1，根据相邻编码法原则，采用以下编码方案及对应的二进制状态表。
⑷ 确定激励函数和输出函数
假定次态与现态相同时,T 端为 0，时钟取值任意；次态与现态不
同时,T 端为 1，时钟端取值为 1。
据此可列出激励函数和输出函数真值表：
状态 编码y
2 y1
A
B
C
D
0
1
1
0
0
0
1
1
现态 次态 y2(n+1) y1(n+1) 输出
y2 y1 x1 =1 x2 =1 Z
0
0
1
1
0
1
0
1
10
10
11
11
00
00
00
01
0
1
0
0
A B
D C
y2
y1
0
1
0 1
输入 现态 激励函数 次态 输出
x2 x1 y2 y1 C2 T2 C1 T1 y2(n+1) y1(n+1) Z
0 1 0
0
1
1
0
1
0
1
1
1
d
d
1
1
0
0
d
1
1
d
0
1
1
0
1
1
1
1
0
0
1
1
0
1
0
0
1 0 0
0
1
1
0
1
0
1
d
d
1
1
0
0
1
1
d
1
d
d
0
1
0
0
0
0
0
0
0
0
0
1
0
1
0
0
根据真值表画出输出函数及激励函数卡挪图，由此可得输出函数及
激励函数表达式：
0 0 d 0
0 1 d 1
0 0 d 0
0 0 d 0
x2x1 Z
y2y1
00
01
11
10
00 01 11 10
0 1 d d
0 1 d d
0 d d 1
0 d d 1
x2x1 C2
y2y1
00
01
11
10
00 01 11 10
0 1 d 0
0 1 d
0 0 d 1
0 0 d 1
x2x1 T2
y2y1
00
01
11
10
00 01 11 10
0 d d d
0 1 d 1
0 1 d d
0 d d d
x2x1 C1
y2y1
00
01
11
10
00 01 11 10
0 0 d 0
0 1 d 1
0 0 d 0
0 1 d 0
x2x1 T1
y2y1
00
01
11
10
00 01 11 10
1212 yyxxZ ??? )( 212 xxC ?? 22212 yxyxT ??
211 xxC ?? 12112211 yyxyyxxT ???? )(
⑸ 画出逻辑电路图
⑹ 假定输入序列为 x1,x2,x1
x1,x2, x1，画出对应的时间图。
x1
x2
C
T2
T1
y2
y1
Z
6,9 分析下图所示电平异步时序逻辑电路，作出流程表和总态图，
说明该电路的逻辑功能。
解：该电路有两个输入 x1,x2,一个输出 Z，输出与输入无关，属
于 Moore 型电路。
1212 yyyyZ ??
112212 yxxyxx ??
1121 yxxY ??
112 yxx ??
二次状态 激励状态 Y2 Y1 输出
y2 y1 x2x1=00 x2x1=01 x2x1=11 x2x1=10 Z
0
0
1
1
0
1
1
0
00
00
00
00
10
01
01
10
01
01
11
11
01
01
01
01
0
0
1
0
⑴ 写出输出函数和激励函
数表达式
⑵ 作出流程表
1122122 yxxyxxY ??
⑶ 作出总态图 ( 00,00 ) / 0 ( 01,10 ) / 0 ( 11,11 ) / 1
⑷ 说明电路功能 ( 10,01 ) / 0 ( 11,01 ) / 0 ( 01,01 ) / 0
当电路输入序列为, 00 → 01 → 11” 时，产生高电平输出，其他情
况均输出低电平。因此该电路为, 00 → 01 → 11” 序列检测器。
6,13 右图为某电平异步时序逻
辑电路的结构框图。图中：
试问该电路是否存在竞争？若存
在，请说明竞争类型。
11221222 yxxyxyxY ???
121212121 yyxyxxxxY ???
12 yyZ ?
x1 Z1
x2 组合电路 Z2
y2 y1 Δ t1 Y1 Y2
:
Δ t2
延迟
延迟
解：由输出函数和激励函数表达式作出流程表
根据竞争的定义，当输入信号变化导致电路中两个状态发生变化时
会出现竞争。
分析流程表，可知仅当电路处于稳态 ( 11,01 )，输入 x2,x1 由 11 →
10 时，电路经过非稳态 ( 10,01 ) 到达稳态 ( 10,10 ),激励状态由 01 →
10，即两个状态均发生变化。当电路中两条反馈回路延迟时间 Δ t1,Δ t2
不相等时可能产生竞争。
二次状态 激励状态 Y2 Y1 输出
y2 y1 x2x1=00 x2x1=01 x2x1=11 x2x1=10 Z
0
0
1
1
0
1
1
0
00
00
11
11
00
00
00
01
01
01
11
11
00
10
10
10
0
0
1
0
稳态过渡时，若 Δ t2 < Δ t1,则响应过程为,( 11,01 ) → ( 10,01 )
→ ( 10,11 ) → ( 10,10 ),可正常到达预定稳态 ( 10,10 ),本次竞争属于
非临界竞争。
稳态过渡时，若 Δ t2 > Δ t1,则响应过程为,( 11,01 ) → ( 10,01 )
→ ( 10,00 ) 。由于 ( 10,00 ) 是一个稳态，电路会停留在该稳态，因此本
次竞争属于临界竞争。
当电路处于稳态 ( 11,11 )，输入 x2,x1 由 11 → 01 时，电路经过非
稳态 ( 01,11 ) 到达稳态 ( 01,00 ),激励状态由 11 → 00，即两个状态均
发生变化，将产生竞争。由于 x2x1=01 列仅有一个稳态，因此竞争属于
非临界竞争。
当电路处于稳态 ( 00,11 )，输入 x2,x1 由 11 → 01 时，电路经过非
稳态 ( 01,11 ) 到达稳态 ( 01,00 ),激励状态由 11 → 00，即两个状态均
发生变化，将产生竞争。由于 x2x1=01 列仅有一个稳态，因此竞争属于
非临界竞争。
1,5 把下列不同进制数写成按权展开形式
⑵ 10110.01012 = 1× 24 + 0× 23 + 1× 22 + 1× 21 + 0× 20
+ 0× 2-1 + 1× 2-2 + 0× 2-3 + 1× 2-4
⑷ 785,4AF16 = 7× 162 + 8× 161 + 5× 160
+ 4× 16-1 + 10× 16-2 + 15× 16-3
1,6 将下列二进制数转换成十进制、八进制和十六进制数
⑶ 10111.012 = 23.2510
10 111.0102 = 27.28
1 0111.01002 = 17.416
1,7 将下列十进制数转换成二进制、八
进制和十六进制数，二进制保留 4 位小数。
⑶ 33.3310= 100001.01012= 41.248=
21.516
2 33
2 16 1
2 8 0
2 4 0
2 2 0
2 1 0
2 0 1
0,33
× 2
0,66
× 2
1,32
× 2
0,64
× 2
1,28
1,9 写出下列各数的原码、反码和补码
⑴ 0.1011 [ x ]原 = 0.1011,[ x ]反 = 0.1011,[ x ]补 = 0.1011，
⑵ - 0.1011 [ x ]原 = 1.1011,[ x ]反 = 1.0100,[ x ]补 = 1.0101，
⑶ 10110 [ x ]原 = 0 10110,[ x ]反 = 0 10110,[ x ]补 = 0 10110
⑷ - 10110 [ x ]原 = 1 10110,[ x ]反 = 1 01001,[ x ]补 = 1 01010
1,10 已知 [ N ]补 = 1.0110，求 [ N ]原, [ N ]反, N
N = - 0.1010,[ N ]原 = 1.1010,[ N ]反 = 1.0101
第二章 逻辑代数基础
2,4 求下列函数的反函数和对偶函数
⑴ 某个函数的反函数
和对偶函数相等仅
仅是一个巧合。大
⑷ 多数情况并不相等
2,6 用逻辑代数的公理、定理和规则将下列逻辑函数化简为最简
“与 – 或” 表达式。
⑴
⑶
BAABF ??
BABABABABAF ??????? ))((
BABABABABAF ??????? ))((’
])([ GEDCBAF ???
CAABA BCBCACBAA BCCAB ???????
BCAACBACCABBCCBAABF )()( ????????
))()(( CBABACBAF ??????
BBCA BCBCACBBABCBABACABAB ???????????
GBB D EECBAGEDCBAF ???????? ])[(
GBEDBECBAGEDCBAF ???????? ][ ）（’
2,8 用卡诺图化简法求下列函数的最简,与 – 或” 和最简,或 –
与” 表达式。
⑴
做出卡挪图，从图中可见,卡诺圈分别被 和 卡诺圈所包
含，属于多余选项，可去除。化简后可得 函数最简,与 – 或” 表达式：
或 。
由卡诺图可知,为, 0” 的最小 项组成反函数，,由
此可得 函数的最简,或 – 与” 表达式：
CBACDCABADCBAF ????),,,(
1 1 1 0
1 1 1 0
1 0 1 1
1 0 1 1
AB F
CD
00
01
11
10
DCA BA CB
DCA
CBACBAF ??? CBABCAF ???
BCACBAF ??
))(( CBACBABCACBAF ??????? 00 01 11 10
求,或 – 与” 表达式方法,
由卡诺图获得反函数表达式
（与 – 或项），再求反即可得
“或 – 与” 表达式 。
⑵
将该函数展开成普通, 与或, 表达式：
做出卡挪图，从 图中可见,卡诺圈和 BC卡诺圈包含在 B卡挪圈
中，可用 B 替换这两个选项。化简后可得函数最简,与 – 或” 表达式：
由卡诺图可知,为, 0” 的最小 项组成反函数，,由此可得
函数的最简,或 – 与” 表达式。
))((),,,( BADCBDDBCDCBAF ?????
DCB
DBDCBAF ??),,,(
0 1 1 0
1 1 1 1
1 1 1 1
0 1 1 0
AB F
CD
00
01
11
10
DCB
BC
B
00 01 11 10
DCBDBCDCBAF ???),,,(
DBF ?
DBDBF ???
AB F
CD
00
01
11
10
2,9 用卡诺图判别函数 F ( A,B,C,D ) 和 G ( A,B,C,D ) 有何关系。
⑴
解：两个函数式对应的卡诺图为：
由卡诺图可化简函数：
两个函数的关系为,或 。
DACDCDADBDCBAF ????),,,(
A B DDCACDDBDCBAG ????),,,(
1 1 1 1
0 0 0 0
0 0 0 0
1 1 1 1
00 01 11 10
0 0 0 0
1 1 1 1
1 1 1 1
0 0 0 0
AB F
CD
00
01
11
10
00 01 11 10
GF? FG?
DDCBAGDDCBAF ?? ),,,(),,,(,
⑵
解：
展开后两个函数各与项相同,因此 F = G。
若按原题，,则展开可得：
CBABACBABADCBAF )()(),,,( ????
A B CCBAACBCABDCBAG ?????? )()(),,,(
CBABACBABADCBAF )()(),,,( ????
CBABACBACBA ))(( ?????
A B CCBACBACBA ????
A B CCBAACBCABDCBAG ?????? )()(),,,(
A B CCBACACBBA ??????? ))()()((
A B CCBACBCABA ?????? ))((
A B CCBACBACBA ????
CBABACBABADCBAF )()(),,,( ????
CBABACBABADCBAF ?????? ))(()(),,,(
CBABA ???? ))((
CABBA ???
两个函数式对应的卡诺图为：
从可诺图可见,G 为 F 的子集,G 的所有最小项全部包含在 F 的最
小项中。
AB G
CD
00
01
11
10
0 1 0 1
0 1 0 1
1 0 1 0
1 0 1 0
00 01 11 10
1 1 1 1
1 1 1 1
1 0 1 0
1 0 1 0
AB F
CD
00
01
11
10
00 01 11 10
第三章 集成电路与触发器
3,11 试指出下列五种逻辑门哪几种可以并联使用
⑴ TTL 集电极开路门
⑵ 具有推拉式输出的 TTL 与非门
⑶ TTL 三态输出门
⑷ 普通 CMOS 门
⑸ CMOS 三态输出门
答,⑴、⑶、⑸ 三种逻辑门可以并联使用。 TTL 集电极开路门采
用,线与” 方式将各门输出并联连接； TTL 三态输出门和 CMOS 三态
输出门带有高阻输出，可以直接连接。
3,14 已知输入信号 A 和 B 的波形如图所示，画出两个触发器 Q
端输出波形，设触发器初态为 0。
3,15 设 J – K 触发器初态为 00，输入信号及 CP 端波形如图所示，
画出 Q1,Q2 波形图。
t0 t1 t2 t3 t4 t5 t6 t7
CP
A
B
D
Q
T
Q
D = A⊕ B。 t0 时刻 D = 0,p1
使 Q = 0； t1 时刻 D = 1,p2 使 Q
= 1； p3 保持 Q = 1； t4 时刻 D = 0，
p4 使 Q = 0； p5 保持 Q = 0； t7 时
刻 D = 1。
。 t0 时刻 T = 0,p1
保持 Q = 0； t1 时刻 T = 1,p2 使
Q = 1,p3 使 Q = 0,p4 使 Q = 1；
t6 时刻 T = 0,p5 保持 Q =1；
p1 p2 p3 p4 p5
BAT ??
J1,K1 悬空，当高电平处理,J1 = K1 =1,A 输入信号的每一个下降
沿使 F1 翻转。 K2 悬空，当高电平处理,K2 =1。当 J2 = 0 时 CP 脉冲的
下降沿使 F2 置 0,J2 = 1 时 CP 脉冲的下降沿使 F2 翻转。
电路初态为 Q1= Q2= 0。 t0 时刻 F1 翻转,Q1 = 1,J2 = 1； t1 时刻 F2
翻转,Q2= 1，,置 0 F1,Q1 = 0,J2 = 0。 t2 时刻和 t3 时刻置 0 F2,
Q2= 0。 t4 时刻 F1 翻转,Q1 = 1,J2 = 1； t5 时刻 F2 翻转,Q2 = 1，,
置 0 F1,Q1 = 0,J2 = 0。 t6 时刻和 t7 时刻置 0 F2,Q2 = 0。
CP
A
Q1
Q2
p1 p2 p3 p4 p5 p6
0Q2 ?
0Q2 ?
t0 t1 t2 t3 t4 t5 t6
t7
第四章 组合逻辑电路
4,2 分析下列逻辑
电路，并解决以下问题。
⑴ 指出在哪些输入
取值下，输出 F 值为 1
⑵ 用异或门实现电
路功能
解：分析电路，求
出各个门电路的输出为：
BABABGGBABAAGGBABAG 13121 ?????????????,，
CBACBACBABACGGG 324 ????????????
CBACBACBABAGGGG 4325 ?????????????? )()(
CBACBACCBACGG 46 ???????????? )(
CBACBACBAGGG 657 ??????????? )()(
由简化的逻辑表达式可知，当 A,B,C 中 1 的个数为奇数时 F = 0，
为偶数时 F = 1。该电路为,判偶, 电路。
用三个异或门可实现电路功能。
4,11 在输入不提供反变量的情况下，用与非门实现下列函数。
⑴
解：第一种解题法：
在函数中增加冗余项
CBACGGBAG 121 ???????,
CBCABAF ???
)()()( BACCABCBA ??????
ABCACBBCA ??????
)()()( ABCACBBCA ??????
FCBAG1GG 223 ???????
CBCABAF ???
CACBBACACBBA ??????
该函数式用 6个双输入与非门和 1 个三输入与非门实现，需 3 个芯片。
第二种解题法：
该函数式用 6个双输入与非门和 1 个三输入与非门实现，需 3 个芯片。
第三种解题法：
该函数式无反变量，用 3 个双输入与非门和 2 个三输入与非门实现，
仅需 2 个芯片。使用器件数较少，是一种较好的方法。
BBCBCCCAAABACBCABAF ?????????
CCBBAACABACBCBCABACBCABAF ????????????
)()()( CBACCBABCBAA ?????????
ACCBCBABACACCBBBAA ???????????? )()()(
ACCBCBABA ??????
A B CCA B CBA B CAA B CCA B CBA B CA ???????????
⑵
该函数式去除了反变量，可用与非门实现。
CDBDCADBCCBAF ????
))(()()( DBDBCBDCADBDBCDBCA ?????????
)()( CDBCCABDBDCDBCBDCA ???????
)()( CDBCACABDCDBCCAAABD ???????
)()()( BDCDBDBCBDACABDCDBDBCBDACA ??????????
4,4 设计一个组合电路，该电路输入端接
收两个二进制数 X = x2x1,Y = y2y1。当 X > Y
时输出 F = 1，否则 F = 0。
解：根据要求，列出真值表和卡诺图。
根据卡诺图化简，可得输出函数表达式为：
由此可画出对应的电路图。
数据 A 数据 B 输出
x2 x1 y2 y1 F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
x2 x1 F
y2 y1
00
01
11
10
0 1 1 1
0 0 1 1
0 0 0 0
0 0 1 0
00 01 11 10
11222121 yxxyxyyxF ???
11222121 yxxyxyyx ???
4,12 下列函数描述的电路是否可能发生竞争？竞争结果是否会产
生险象？若产生险象，试用增加冗余项的方法消除。
⑴
⑵
⑶
答：竞争现象随时随地出现，因此上述电路都将产生竞争。
F1 中所有变量只以原变量或反变量形式出现，竞争结果不产生险象。
F2 中变量 A 即以原变量形式出现，又以反变量形式出现，可能产生
险象。但 BC 与项已包含 BCD 冗余项，因此不会产生险象。
F3 中变量 A 即以原变量形式出现，又以反变量形式出现，可能产生
险象。当 B = C = 1 时，,表明会产生险象。
增加冗余项,可消除险象。
当 B = C = 1 时，,因此可杜
绝出现 形式，不产生险象。
DCCAABF 1 ???
BCCDAABF 2 ???
))(( CABAF 3 ???
AAF3 ??
)( CB?
00AACBCABAF 3 ???????? ))()((
AA?
第五章 同步时序逻辑电路
5,4 分析下图所示逻辑
电路，假定电路初始状态为
00，说明该电路逻辑功能。
解：输出 Z 是输入和状
态的函数，属于 Mealy 型电
路。输出函数和激励函数表
达式为：
现态 次态 y2(n+1) y1(n+1)/Z
y2 y1 x = 0 x = 1
0
0
1
1
0
1
0
1
00 / 0
00 / 0
00 / 0
00 / 0
01 / 0
11 / 0
11 / 0
11 / 1
0/0
00 01
x/Z 0/0
11 10
1/1
1/0
0/0
1/0
0/0
1/0
列出状态表、
状态图及次态真
值表。
状态表
12 yxyZ ?
xKK 12 ??
12 yxJ ??
xJ1?
从状态表和状态图中可
看出,x = 0 时，触发器次态
不变； x = 1 时，若 y2,y1 不
全为 1，输出 Z = 0，若 y2、
y1 均为 1，则 Z = 1。
结论：此电路为,输入、
状态全 1” 检测判别电路。
5,10 化简下列不完全
确定原始状态表
输入 现态 激励函数 次态
x y2 y1 J2 K2 J1 K1 y2(n+1) y1(n+1)
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
1
1
1
1
现态 次态 / 输出 Zx = 0 x = 1
A
B
C
D
E
D / d
A / 1
d / d
A / 0
B / 1
C / 0
E / d
E / 1
C / 0
C / d
解,⑴ 作隐含表，寻找相容状态对
B
C × √
D √ × ×
E BD √
×
A B C D
AD CE
ABCE
B √
C × √
D √ × ×
E / √ √
×
A B C D
在隐含表中，先做顺序比较，可知 ( A,D ),( B,C ),( C,E ) 为相容
状态对,( A,B ),( A,E ),( B,E ) 为待定状态对 。再做关联比较，可知
( A,B ),( B,E ) 为相容状态对。 A
E B
D C
最大相容类 覆盖 闭合A B C D E x = 0 x = 1
BCE
AB
AD
A
A
B
B
C
D
E AB
AD
AD
CE
CE
C
⑵ 作出状态合并图，找出最大相容类
根据相容状态对作出状态合并图，得到最
大相容类 (B,C,E),(A,B),( A,D )。
⑶ 作出闭覆盖表，求最小闭覆盖
根据最小闭覆盖的三个条件可知，该问题
的最小闭覆盖可由最大相容类 (B,C,E),(A,B),( A,D ) 组成。
现态 次态 / 输出x = 0 x = 1
a
b
c
b / 1
c / 1
c / 0
a / 1
a / 0
a / 0
闭覆盖表 最小化状态表
⑷ 状态合并，作出最简状态表
将最小闭覆盖中的相容类 (B,C,E) 用状态 a 表示，相容类 (A,B) 用状
态 b 表示，相容类 ( A,D ) 用状态 c 表示，将原始状态表中的相应状态
用新的状态代替，可得最简状态表。
5,11 按照相邻编码原则对下列状态表进行状态编码
解：根据相邻法原则，四个状态的相邻关系为：
现态 次态 / 输出 Zx = 0 x = 1
A
B
C
D
A / 0
C / 0
D / 1
B / 1
B / 0
B / 0
C / 0
A / 0
由原则①可知,x = 1 时状态 A,B 的次态相
同，故 A,B 相邻。
由原则②可知，在相邻输入条件下,A 的次
态为 A,B,B 的次态为 B,C,C 的次态为的次
态为 C,D,D 的次态 A,B，故状态 A,B,B、
C,C,D 相邻。
由原则③可知，状态 A,B 输出相同，故 A,B 相邻；状态 C,D
输出相同，故 C,D 相邻。
为此可画出状态分配方案，并将状态表中的状态按各自的编码代替，
得到该状态表的二进制状态表。
A B
D C
y2
y1
0
1
0 1 现态
次态 y2(n+1) y1(n+1) / 输
出
y2 y1 x = 0 x = 1
0
0
1
1
0
1
0
1
00 / 0
10 / 1
11 / 0
01 / 1
10 / 0
00 / 0
10 / 0
11 / 0
二进制状态表
状态分配方案
5,15 用 T 触发器，设计一
个 8421 码十进制计数器。
解,设电路工作受 x 信号控
制,x = 0 计数器状态不变,x = 1
进行加 1 计数 。计数器输出为 Z，
产生进位时 Z = 1，否则 Z = 0。
① 作出原始状态图和状态表
1/0 1/0 1/0
1/1 x/Z 1/0
1/0 1/0
1/0 1/0 1/0
0000 0001 0010 0011
1001 0100
1000 0111 0110 0101
① 作出原始状态图和状态表
用 8421 码表示十进制数需 4 位二进制数。若仅考虑 x = 1 情况，则
根据 T 触发器激励表和状态图，可将状态表与真值表合并列表如下：
② 确定输出函数和激励函数并化简
现态 激励函数 次态 y4(n+1)y3(n+1) y2(n+1) y1(n+1) 输出
y4 y3 y2 y1 T4 T3 T2 T1 x = 1 Z
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
1
y4 y3 Z
y2 y1
00
01
11
10
0 0 d 0
0 0 d 1
0 0 d d
0 0 d d
00 01 11 10
y4 y3 T4
y2 y1
00
01
11
10
0 0 d 0
0 0 d 1
0 1 d d
0 0 d d
00 01 11 10
y4 y3 T3
y2 y1
00
01
11
10
0 0 d 0
0 0 d 0
1 1 d d
0 0 d d
00 01 11 10
y4 y3 T2
y2 y1
00
01
11
10
0 0 d 0
1 1 d 0
1 1 d d
0 0 d d
00 01 11 10
xT1?123 yxyT ?
14 yxyZ ? )( 141234 yyyyyxT ??
142 yyxT ?
画卡诺图时，可加入无关条件。 8421 码不可能出现 1010 ~ 1111 输
入，可作为无关条件加以利用。
③ 画出逻辑电路图
第六章 异步时序逻辑电路
6,2 分析下图所示脉冲
异步时序逻辑电路
⑴ 求出激励函数表达式
⑵ 列出电路次态真值表
1JKKK 1123 ????
32233 QJQQJ ??,
CPCQCC 1123 ???,
输入 现态 激励函数 次态
CP Q3 Q2 Q1 J3 K3 C3 J2 K2 C2 J1 K1 C1 Q3 (n+1) Q2 (n+1) Q1 (n+1)
1
1
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
⑶ 作出状态表和状态图
现态 次态 Q3 (n+1) Q2 (n+1) Q1 (n+1)
Q3 Q2 Q1 CP = 1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
0 0 0
000 001
101 010
100 011
CP
1
1 1
1 1
1
CP
Q1 0 1 0 1 0 1 0
Q2 0 0 1 1 0 0 0
Q3 0 0 0 0 1 1 0
⑷ 画出时间图
并说明电路功能
该电路为模 6
计数器。每个 CP
脉冲到来后进行加
1 计数，计数到 5
后归零。
6,6 用 T 出发器作为存储元件，设计一个脉冲时序逻辑电路。电
路有两个输入端 x1,x2，一个输出 Z。当输入序列为 x1—x1—x2 时，在
输出端产生一个脉冲，平时 Z 输出为 0。
解：该序列检测器输出仅与状态相关，属于 Moore 型电路。
⑴ 作出原始状态图和原始状态表
设初始状态为 A，根据题意可作出原始状态图和原始状态表
⑵ 状态化简
用隐含表法检查原始状态表，可知该状态表中状态均不等效，即已
为最简状态表。
现态 次态 输出x
1 x2 Z
A
B
C
D
B
C
C
B
A
A
D
A
0
0
0
1
x2 x1
A/0 B/0
x2
x2 x1 x1
D/1 x2 C/0 x1
原始状态表
⑶ 状态编码
最简状态表有 4 个状态，用两位二进制代码表示。设状态变量为 y2、
y1，根据相邻编码法原则，采用以下编码方案及对应的二进制状态表。
⑷ 确定激励函数和输出函数
假定次态与现态相同时,T 端为 0，时钟取值任意；次态与现态不
同时,T 端为 1，时钟端取值为 1。
据此可列出激励函数和输出函数真值表：
状态 编码y
2 y1
A
B
C
D
0
1
1
0
0
0
1
1
现态 次态 y2(n+1) y1(n+1) 输出
y2 y1 x1 =1 x2 =1 Z
0
0
1
1
0
1
0
1
10
10
11
11
00
00
00
01
0
1
0
0
A B
D C
y2
y1
0
1
0 1
输入 现态 激励函数 次态 输出
x2 x1 y2 y1 C2 T2 C1 T1 y2(n+1) y1(n+1) Z
0 1 0
0
1
1
0
1
0
1
1
1
d
d
1
1
0
0
d
1
1
d
0
1
1
0
1
1
1
1
0
0
1
1
0
1
0
0
1 0 0
0
1
1
0
1
0
1
d
d
1
1
0
0
1
1
d
1
d
d
0
1
0
0
0
0
0
0
0
0
0
1
0
1
0
0
根据真值表画出输出函数及激励函数卡挪图，由此可得输出函数及
激励函数表达式：
0 0 d 0
0 1 d 1
0 0 d 0
0 0 d 0
x2x1 Z
y2y1
00
01
11
10
00 01 11 10
0 1 d d
0 1 d d
0 d d 1
0 d d 1
x2x1 C2
y2y1
00
01
11
10
00 01 11 10
0 1 d 0
0 1 d
0 0 d 1
0 0 d 1
x2x1 T2
y2y1
00
01
11
10
00 01 11 10
0 d d d
0 1 d 1
0 1 d d
0 d d d
x2x1 C1
y2y1
00
01
11
10
00 01 11 10
0 0 d 0
0 1 d 1
0 0 d 0
0 1 d 0
x2x1 T1
y2y1
00
01
11
10
00 01 11 10
1212 yyxxZ ??? )( 212 xxC ?? 22212 yxyxT ??
211 xxC ?? 12112211 yyxyyxxT ???? )(
⑸ 画出逻辑电路图
⑹ 假定输入序列为 x1,x2,x1
x1,x2, x1，画出对应的时间图。
x1
x2
C
T2
T1
y2
y1
Z
6,9 分析下图所示电平异步时序逻辑电路，作出流程表和总态图，
说明该电路的逻辑功能。
解：该电路有两个输入 x1,x2,一个输出 Z，输出与输入无关，属
于 Moore 型电路。
1212 yyyyZ ??
112212 yxxyxx ??
1121 yxxY ??
112 yxx ??
二次状态 激励状态 Y2 Y1 输出
y2 y1 x2x1=00 x2x1=01 x2x1=11 x2x1=10 Z
0
0
1
1
0
1
1
0
00
00
00
00
10
01
01
10
01
01
11
11
01
01
01
01
0
0
1
0
⑴ 写出输出函数和激励函
数表达式
⑵ 作出流程表
1122122 yxxyxxY ??
⑶ 作出总态图 ( 00,00 ) / 0 ( 01,10 ) / 0 ( 11,11 ) / 1
⑷ 说明电路功能 ( 10,01 ) / 0 ( 11,01 ) / 0 ( 01,01 ) / 0
当电路输入序列为, 00 → 01 → 11” 时，产生高电平输出，其他情
况均输出低电平。因此该电路为, 00 → 01 → 11” 序列检测器。
6,13 右图为某电平异步时序逻
辑电路的结构框图。图中：
试问该电路是否存在竞争？若存
在，请说明竞争类型。
11221222 yxxyxyxY ???
121212121 yyxyxxxxY ???
12 yyZ ?
x1 Z1
x2 组合电路 Z2
y2 y1 Δ t1 Y1 Y2
:
Δ t2
延迟
延迟
解：由输出函数和激励函数表达式作出流程表
根据竞争的定义，当输入信号变化导致电路中两个状态发生变化时
会出现竞争。
分析流程表，可知仅当电路处于稳态 ( 11,01 )，输入 x2,x1 由 11 →
10 时，电路经过非稳态 ( 10,01 ) 到达稳态 ( 10,10 ),激励状态由 01 →
10，即两个状态均发生变化。当电路中两条反馈回路延迟时间 Δ t1,Δ t2
不相等时可能产生竞争。
二次状态 激励状态 Y2 Y1 输出
y2 y1 x2x1=00 x2x1=01 x2x1=11 x2x1=10 Z
0
0
1
1
0
1
1
0
00
00
11
11
00
00
00
01
01
01
11
11
00
10
10
10
0
0
1
0
稳态过渡时，若 Δ t2 < Δ t1,则响应过程为,( 11,01 ) → ( 10,01 )
→ ( 10,11 ) → ( 10,10 ),可正常到达预定稳态 ( 10,10 ),本次竞争属于
非临界竞争。
稳态过渡时，若 Δ t2 > Δ t1,则响应过程为,( 11,01 ) → ( 10,01 )
→ ( 10,00 ) 。由于 ( 10,00 ) 是一个稳态，电路会停留在该稳态，因此本
次竞争属于临界竞争。
当电路处于稳态 ( 11,11 )，输入 x2,x1 由 11 → 01 时，电路经过非
稳态 ( 01,11 ) 到达稳态 ( 01,00 ),激励状态由 11 → 00，即两个状态均
发生变化，将产生竞争。由于 x2x1=01 列仅有一个稳态，因此竞争属于
非临界竞争。
当电路处于稳态 ( 00,11 )，输入 x2,x1 由 11 → 01 时，电路经过非
稳态 ( 01,11 ) 到达稳态 ( 01,00 ),激励状态由 11 → 00，即两个状态均
发生变化，将产生竞争。由于 x2x1=01 列仅有一个稳态，因此竞争属于
非临界竞争。
