第二章 基本运算电路
§ 2.1 基本逻辑门电路
§ 2.4 集成运放运算电路
§ 2.2 TTL逻辑门电路
§ 2.3 CMOS逻辑门电路
§ 2.1基本逻辑门电路
2.1.1 基本逻辑运算
2.1.4 DTL与非门
2.1.2 二极管与门及或门电路
2.1.3 非门电路
(1-3)
§ 2.1.1 基本逻辑运算数字电路,又称开关电路，其电子器件工作在,导通,和,截止,两种状态。在逻辑代数中以
,0”和,1”表示。
逻辑运算,按一定的逻辑规律进行运算。基本运算分为与、或、非三种。
(1-4)
§ 2.1.1 基本逻辑运算一、与运算决定某一事件的所有条件都具备时,该事件才发生灭断断亮合合灭断合灭合断灯 Y开关 B开关 A
开关 A,B 都闭合时，
灯 Y 才亮。
(1-5)
§ 2.1.1 基本逻辑运算
11 1
YA B
00 0
00 1
01 0
逻辑表达式若有 0 出 0；若全 1 出 1
逻辑符号
Y = A · B 或 Y = AB
真值表
(1-6)
§ 2.1.1 基本逻辑运算二、或运算决定某一事件的诸条件中,只要有一个或一个以上具备时,该事件就发生 。
灭断断亮合合亮断合亮合断灯 Y开关 B开关 A
开关 A 或 B 闭合或两者都闭合时，灯 Y 才亮。
(1-7)
§ 2.1.1 基本逻辑运算逻辑表达式逻辑符号真值表
Y = A + B
00 0
11 1
YA B
10 1
11 0
若有 1 出 1，若全 0 出 0
(1-8)
§ 2.1.1 基本逻辑运算三、非运算决定某一事件的条件满足时,事件不发生；反之事件发生 。
开关闭合时灯灭，
开关断开时灯亮。
(1-9)
§ 2.1.1 基本逻辑运算逻辑表达式逻辑符号真值表
Y = A
A Y
0 1
1 0
(1-10)
§ 2.1.2 二极管与门及或门电路一、二极管与门
3K
R
+VCC(+5V)
VD1
VD2
VD3
A
B
C
(a)电路图
A
B
C
L&
(b)逻辑符号
L=A.B.C
(c)逻辑表达式
(1-11)
§ 2.1.2 二极管与门及或门电路二、二极管或门
A
B
C
L≥1
(b)逻辑符号
(a)电路图
3K
R
VD1
VD2
VD3
A
B
C
L
L=A+B+C
(c)逻辑表达式
(1-12)
§ 2.1.3 非门电路
(a)电路图
VT
RC
RBA
L
+VCC
L=A.B.C
(c)逻辑表达式
A L1
(b)逻辑符号
(1-13)
§ 2.1.4 DTL与非门
★ 由 二极管与门和三极管非门串联而成，称为二极管 —三极管逻辑门（ Diode-Transistor-Logic），简称为 DTL与非门。
(a)电路图
VT
RC LR1
+VCC(+5V)
VD1
VD2
VD3
A
B
C R2
VD4 VD5
P
b
(1-14)
§ 2.1.4 DTL与非门
A
B
C
L&
(b)逻辑符号
L=A.B.C
(c)逻辑表达式工作原理：
① 当 A,B和 C端都接高电平
（ +5V）时,VD1,VD2和 VD3截止，
而 VD4,VD5和 VT导通。选合理的 R1、
R2和三极管参数，使三极管工作在饱和区，则 UL=UCES=0.3V，既为低电平。
② 当 A,B和 C端中有一为低电平（ <0.3V）时，对应的输入二极管导通,P <0.3V，使 VD4,VD5和
VT截止。三极管工作在截止区，
则 UL=+VCC=5V，既为高电平。
(1-15)
§ 2.2 TTL逻辑门电路
2.2.1 TTL与非门电路
2.2.2 其他形式的 TTL门电路
(1-16)
§ 2.2.1 TTL与非门电路
★ （ Transistor-Transistor-Logic） 三 极管 —三极管逻辑门电路，简称为 TTL逻辑门。
一,TTL与非门的基本电路
A
BC V1 V2
V3
V4
V5
V6VD1VD2VD3
R1 R2 R4
R5
RB RC
B1
C1
C2
E2 Y
250
k8.2
k5.3
900?50
500
VCC
+5V
输入级 中间倒相级 输出级
STTL系列与非门电路逻辑符号除 V4外,采用了抗饱和三极管,用以提高门电路工作速度 。
V4不会工作于饱和状态,因此用普通三极管 。
输入级主要由多发射极管 V1 和基极电阻 R1 组成，用以实现输入变量 A、
B,C 的与运算。
VD1 ~ VD3 为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时,VD1 ~ VD3不工作，当输入的负极性干扰电压大于二极管导通电压时，
二极管导通，输入端负电压被钳在 -0.7
V上，这不但抑制了输入端的负极性干扰，对 V1 还有保护作用。
中间级起倒相放大作用,V2 集电极 C2 和发射极
E2 同时输出两个逻辑电平相反的信号，分别驱动 V3
和 V5。
RB,RC 和 V6 构成有源泄放电路，用以减小 V5
管开关时间，从而提高门电路工作速度。
输出级由 V3,V4、
R4,R5和 V5
组成。其中
V3 和 V4 构成复合管，
与 V5 构成推拉式输出结构，提高了负载能力。
(1-17)
§ 2.2.1 TTL与非门电路二,TTL与非门电路工作原理
C
E
B
SBD
B
C
E
1,抗饱和三极管简介在普通三极管的基极和集电极之间并接一个肖特基势垒二极管 (简称 SBD ) 。
抗饱和三极管的开关速度高
① 没有电荷存储效应
② SBD 的导通电压只有 0.4 V 而非 0.7 V，
因此 UBC = 0.4 V时,SBD 便导通，使
UBC 钳在 0.4 V 上，降低了饱和深度。
(1-18)
§ 2.2.1 TTL与非门电路因为抗饱和三极管 V1
的集电结导通电压为 0.4 V，
而 V2,V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2,V5 发射结导通，
必须 uB1 ≥ 1.8 V。
2,TTL与非门的工作原理由于正常信号输入时，
VD1～ VD3不工作； RB,RC
和 V6构成的有源泄放电路只在输入发生跃变后工作，当输入为高电平或低电平时也不工作。因此下面的分析中不考虑它们。
0.3 V
3.6 V
3.6 V
输入端中有低电平时,
输入低电平端对应的发射结导通,uB1= 0.7 V + 0.3 V = 1 V
V1管其他发射结因反偏而截止。
1 V
这时 V2,V5 截止。
V2 截止使 V1 集电极等效电阻很大，因此 V1 深度饱和。
V2 截止使 uC2 ≈ VCC = 5V，
5 V
可见,输入有低电平时，输出为高电平。
截止截止深度饱和
V3 微饱和,V4 放大工作。
uY = 5V- 0.7 V- 0.7 V = 3.6 V
电路输出为高电平。
微饱和放大
(1-19)
§ 2.2.1 TTL与非门电路综上所述,该电路实现了与非逻辑功能,即 A B CY?
3.6 V
3.6 V
3.6 V
因此,V1 发射结反偏而集电极正偏，称 处于倒置放大状态。
1.8 V
这时 V2,V5 饱和。
uC2 = UCE2(sat) + uBE5
= 0.3 V + 0.7 V = 1 V
使 V3 导通，而 V4 截止。
1 V
uY = UCE5(sat) ≈ 0.3 V
输出为低电平可见,输入均为高电平时，输出为低电平。
0.3 V
V4 截止使 V5 的等效集电极电阻很大，因此 V5 深度饱和。
倒置放大饱和饱和截止导通
TTL 电路输入端悬空时相当于输入高电平。
输入都为高电平时
VCC 经 R1 使 V1 集电结和 V2、
V5 发射结导通，使 uB1 = 1.8 V。
深注意
2,TTL与非门的工作原理
(1-20)
§ 2.2.1 TTL与非门电路电压传输特性测试电路
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
STTL与非门 电压传输特性曲线三,TTL 与非门的外特性及主要参数
1,电压传输特性和噪声容限输出电压随输入电压变化的特性
uI 较小时工作于
AB 段，这时 V2,V5 截止,V3,V4 导通，输出恒为高电平,UOH ≈
3.6V，称与非门工作在截止区或处于关门状态。
uI 较大时工作于 BC
段，这时 V2,V5 工作于放大区,uI 的微小增大引起 uO 急剧下降，称与非门工作在转折区。
uI 很大时工作于 CD 段，
这时 V2,V5 饱和，输出恒为低电平,UOL ≈0.3V，称与非门工作在饱和区或处于开门状态。电压传输特性测试电路 电压传输特性曲线饱和区：与非门处于开门状态 。
截止区：与非门处于关门状态 。
转折区
(1-21)
§ 2.2.1 TTL与非门电路有关参数
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
电压传输特性曲线标准高电平 USH
当 uO ≥ USH 时，则认为输出高电平，通常取 USH = 3 V。
标准低电平 USL
当 uO ≤ USL 时，则认为输出低电平，通常取 USL = 0.3 V。
关门电平 UOFF
保证输出 不小于 标准高电平 USH
时,允许输入低电平的最大值 。
开门电平 UON
保证输出 不高于 标准低电平 USL
时,允许输入高电平的最小值 。
阈值电压 UTH
转折区中点对应的输入电压,
又称门槛电平 。
USH = 3V
USL= 0.3V
UOFFUONUTH
近似分析时认为：
uI > UTH，则与非门开通，
输出低电平 UOL；
uI < UTH，则与非门关闭，
输出高电平 UOH。
(1-22)
§ 2.2.1 TTL与非门电路噪声容限越大，抗干扰能力越强。
输入低电平时,允许的最大正向噪声电压 。
UNL = UOFF– UIL
输入高电平时，允许的最大负向噪声电压。
UNH = UIH – UON
输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为 噪声容限 。
输入高电平噪声容限 UNH
输入低电平噪声容限 UNL
(1-23)
§ 2.2.1 TTL与非门电路输入负载特性测试电路 输入负载特性 曲线
0
uI /V
R1/kΩ
UOFF1.1 F
N
ROFF RON
2,输入负载特性
ROFF 称关门电阻。 RI < ROFF 时，相应输入端相当于输入低电平。对 STTL 系列,ROFF ≈ 700Ω。
RON 称开门电阻 。 RI > RON 时,相应输入端相当于输入高电平 。 对 STTL 系列,RON≈ 2.1 kΩ。
(1-24)
不管是灌电流负载还是拉电流负载,负载电流都不能超过其最大允许电流,否则将导致电路不能正常工作,甚至烧坏门电路 。
§ 2.2.1 TTL与非门电路
3,负载能力 负载电流流入与非门的输出端。
负载电流从与非门的输出端流向外负载。
输入均为高电平输入有低电平输出为低电平输出为高电平灌电流负载通常按照负载电流的流向将与非门负载分为灌电流负载拉电流负载负载电流流入驱动门
IOL
负载电流流出驱动门
IOH
实用中常用 扇出系数 NOL 表示电路负载能力。
门电路输出低电平时允许带同类门电路的个数 。
拉电流负载
(1-25)
§ 2.2.1 TTL与非门电路由于三极管存在开关时间,元,器件及连线存在一定的寄生电容,因此输入矩形脉冲时,输出脉冲将延迟一定时间 。
输入信号
UOm0.5 UOm
0.5 UIm UIm
输出信号
4,传输延迟时间输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5
Uom处间隔的时间称 截止延迟时间 tPLH。
输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5
Uom处间隔的时间称 导通延迟时间 tPHL。
平均传输延迟时间 tpd
2 P L HP H Lpd
ttt
tPHL tPLH
tpd 越小，则门电路开关速度越高，
工作频率越高。
(1-26)
§ 2.2.2 其他形式的 TTL门电路常用的有集电极开路门电路,三态门等 。 它们都是在上述与非门基础上发展出来的,TTL与非门的上述特性对这些门电路大多适用 。
一、集电极开路与非门即 Open collector gate,简称 OC 门。
使用时需 外接上拉电阻 RL
VC 可以等于 VCC
也可不等于 VCC?
1,电路、逻辑符号和工作原理输入都为高电平时，
V2 和 V5 饱和导通，输出为低电平 UOL ≈ 0.3 V 。
输入有低电平时,V2
和 V5 截止，输出为高电平
UOH ≈ VC 。
因此具有与非功能。
工作原理
OC门
(1-27)
2,应用
(1) 实现线与,两个或多个 OC 门的输出端直接相，
相当于将这些输出信号相与，称为线与。
相当于与门作用。
因为 Y1,Y2 中有低电平时,Y 为低电平；只有
Y1,Y2 均为高电平时,Y
才为高电平，故 Y = Y1 · Y2。
Y
CDABCDABY
只有 OC 门才能实现线与。普通 TTL
门输出端不能并联，否则可能损坏器件。注意
§ 2.2.2 其他形式的 TTL门电路
(1-28)
(2) 驱动显示器和继电器等
[例 ] 下图为用 OC 门驱动发光二极管 LED 的显示电路。
已知 LED 的正向导通压降 UF = 2V，正向工作电流
IF = 10mA，为保证电路正常工作，试确定 RC 的值。
解,为保证电路正常工作，应满足 F
C
OLFV5
C IR
UUI
R?
mA10V3.0V2V5
C
R即因此 RC = 270 Ω
分析：
该电路只有在 A,B 均为高电平，使输出 uO 为低电平时，
LED 才可能导通发光；否则
LED 中无电流流通，不发光。
要使 LED 发光，应满足
Irc ≈ IF = 10 mA。
§ 2.2.2 其他形式的 TTL门电路
(1-29)
§ 2.2.2 其他形式的 TTL门电路
TTL CMOS
RL
VDD+5V
(3) 实现电平转换
TTL 与非门有时需要驱动其它种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。
OC 门的 UOL ≈ 0.3V,UOH ≈ VDD，正好符合 CMOS 电路 UIH ≈ VDD,UIL ≈ 0的要求。
(1-30)
§ 2.2.2 其他形式的 TTL门电路即 Three-State Logic 门，
简称 TSL 门。其输出有高电平态、
低电平态和高阻态三种状态。
三态输出与非门电路
EN = 1时,P = 0,uP = 0.3V
0
1
1
0.3V
1V
导通截止截止 另一方面,V1 导通,uB1 =
0.3V + 0.7V = 1V,V2,V5 截止。
这时，从输出端 Y看进去，
对地和对电源 VCC 都相当于开路,输出端呈现高阻态,相当于输出端开路。
Y=AB
1V
导通截止截止
Z
EN = 0 时,P = 1,VD 截止，
电路等效为一个输入为 A,B、
1 的 TTL 与非门。 Y = AB
这时 VD 导通，使 uC2 = 0.3V +
0.7V = 1V，使 V4 截止。
二、三态输出门
1,电路、逻辑符号和工作原理 工作原理
(1-31)
§ 2.2.2 其他形式的 TTL门电路二、三态输出门
1,电路、逻辑符号和工作原理当 EN = 0 时,Y = AB，
三态门处于工作态；
当 EN = 1 时，三态门输出呈现高阻态，又 称 禁止态。
只有当使能信号 EN = 0 时才允许三态门工作，故称 EN 低电平有效 。
EN 称使能信号或控制信号，
A,B 称数据信号。
(1-32)
§ 2.2.2 其他形式的 TTL门电路功能表
Z0
AB1
YEN
使能端的两种控制方式使能端低电平有效 使能端高电平有效功能表
Z1
AB0
YEN
EN 即 Enable
(1-33)
§ 2.2.2 其他形式的 TTL门电路
2,应用任何时刻 EN1,EN2、
EN3 中只能有一个为有效电平,使相应三态门工作，
而其它三态输出门处于高阻状态，从而实现了总线的复用。
总线
(1) 构成单向总线
(1-34)
§ 2.2.2 其他形式的 TTL门电路
DI
DO/DI
DO
0
0
高阻态工作
DI
EN = 0 时，
总线上的数据 DI
经反相后在 G2 输出端输出。
(2) 构成双向总线
DI
DO/DI
DO
1
1
工作
DO
高阻态
EN = 1 时，
数据 DO 经 G1
反相后传送到总线上。
经反相后传送到
(1-35)
§ 2.3 CMOS逻辑门电路是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL，其突出优点为：微功耗、抗干扰能力强。
主要要求：
掌握 CMOS 反相器的电路,工作原理和主要外特性 。
了解 CMOS 与非门,或非门,开路门,
三态门和传输门的电路和逻辑功能 。
(1-36)
§ 2.3 CMOS逻辑门电路
A
uI
Y
uO
VDDS
G
D
D
G
S
B
VP
VN
B 增强型 NMOS 管
（驱动管）
增强型 PMOS 管
（负载管）
构成互补对称结构一,CMOS 反相器
（一）电路基本结构要求 VDD > UGS(th)N +｜ UGS(th)P｜且 UGS(th)N =｜ UGS(th)P｜
增强型 NMOS 管开启电压
NMOS 管的衬底接电路最低电位,PMOS
管的衬底接最高电位，
从而 保证衬底与漏源间的 PN 结始终反偏。,
uGSN
+
-
增强型 PMOS 管开启电压
uGSP
+
-
uGSN > UGS(th)N 时，增强型 NMOS 管导通
uGSN < UGS(th)N 时，增强型 NMOS 管截止
O
iD
uGSUGS(th)N
增强型 NMOS 管转移特性
uGSP < UGS(th)P 时，增强型 PMOS 管导通
uGSP > UGS(th)P 时，增强型 PMOS 管截止
O
iD
uGSUGS(th)P
增强型 PMOS 管转移特性
（一）电路基本结构
UIL = 0 V,UIH = VDD
(1-37)
§ 2.3 CMOS逻辑门电路
（二）工作原理
A
uI
Y
uO
VDDS
G
D
D
G
S
VP
衬底 B
VN
衬底 B
◎ 输入为低电平,UIL = 0V时，
uGSN = 0V < UGS(th)N，
UIL = 0V
截止
uGSN
+
-
VN 截止，
VP 导通，导通
uGSP
+
-
uGSP = uGP-uSP = 0V-VDD <UGS(th)P
ROFFN
RONP
uO
+VDD
S
D
D
S
导通电阻 RON << 截止电阻 ROFF
uO≈VDD 为高电平。衬底衬底
◎ 输入为高电平,UIH = VDD 时，
uGSN = VDD > UGS(th)N,VN 导通，
uGSP = VDD-VDD = 0V > UGS(th)P，
VP 截止，
IH = VDD
截止
uGSP
+
-
导通
uGSN
+
- uO≈0V 为低电平。
ONN
OFFP
可见该电路构成 CMOS 非门，又称 CMOS 反相器。
无论输入高低,VN,VP 中总有一管截止，使静态漏极电流 iD ≈ 0。因此 CMOS 反相器静态功耗极微小。
(1-38)
§ 2.3 CMOS逻辑门电路二、其它功能的 CMOS 门电路
（一） CMOS 与非门和或非门
1,CMOS
A
B
VDD
VPB VPA
VNA
VNB
Y
与非门结构特点：
驱动管相串联,
负载管相并联 。
每个输入端对应一对 NMOS 管和 PMOS 管。
NMOS 管为驱动管，
PMOS 管为负载管。输入端与它们的栅极相连。
(1-39)
§ 2.3 CMOS逻辑门电路
A
B
VDD
VPB VPA
VNA
VNB
Y
CMOS 与非门工作原理
1
1
导通导通截止 截止
0
驱动管均导通，
负载管均截止，
输出为低电平。
◆ 当输入均为高电平时：
低电平输入端相对应的驱动管截止，负载管导通，
输出为高电平。
◆ 当输入中有低电平时：0
截止导通
1
因此 Y = AB
(1-40)
§ 2.3 CMOS逻辑门电路
2,CMOS 或非门
A
B
VDD
VPB
VPA
VNA VNB
Y
或非门结构特点：
驱动管相并联,
负载管相串联 。
(1-41)
§ 2.3 CMOS逻辑门电路
Y
A
B
uO
uI
VDD1
漏极开路的 CMOS与非 门电路
（二）漏极开路的 CMOS 门 简称 OD 门与 OC 门相似，常用作驱动器、电平转换器和实现线与等。
Y= AB构成与门构成输出端开路的非门需外接上拉电阻 RD
(1-42)
C,C 为互补控制信号由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。
PMOS
C
uI/uO
VDD
CMOS传输 门电路结构
uO/uI
VP
C
NMOS
VN
（三） CMOS 传输门工作原理
MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。
当 C = 0V,uI = 0 ~ VDD 时,VN、
VP 均截止，输出与输入之间呈现高电阻，相当于开关断开。
uI 不能传输到输出端，称传输门关闭。
当 C = VDD,uI = 0 ~ VDD 时,VN、
VP 中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。
uO = uI，称传输门开通。
C = 1,C = 0 时，传输门开通,uO = uI；
C = 0,C = 1 时，传输门关闭，信号不能传输。
§ 2.3 CMOS逻辑门电路
(1-43)
PMOS
C
uI/uO
VDD
CMOS传输 门电路结构
uO/uI
VP
C
NMOS
VN
传输门是一个理想的 双向开关,
可传输模拟信号,也可传输 数字信号 。
TGuI/uO uO/uI
C
C
传输门逻辑符号
TG 即 Transmission Gate 的缩写
（三） CMOS 传输门
§ 2.3 CMOS逻辑门电路
(1-44)
在反相器基础上串接了 PMOS 管 VP2 和 NMOS
管 VN2，它们的栅极分别受 EN 和 EN 控制。
（四） CMOS 三态输出门
A
EN
VDD
Y
VP2
VP1
VN1
VN2
低电平使能的 CMOS 三态输出门工作原理
0
0
1
导通导通
Y=A
1
1
0
截止截止
Z
EN = 1 时,VP2,VN2
均截止，输出端 Y 呈现高阻态。
因此构成使能端低电平有效的三态门。
EN = 0 时,VP2 和 VN2
导通，呈现低电阻，不影响 CMOS 反相器工作。
Y=A
§ 2.3 CMOS逻辑门电路
(1-45)
§ 2.4 集成运放运算电路由于运放的开环放大倍数很大，输入电阻高，
输出电阻小，在分析时常将其理想化，称其所谓的理想运放 。
理想运放的条件
oA
ir
0?or
)uu(Au oo 虚短路
uu
0?iI
放大倍数与负载无关。分析多个运放级联组合的线性电路时可以分别对每个运放进行。
虚断路运放工作在线性区的特点
★ 在分析信号运算电路时对运放的处理
(1-46)
§ 2.4 集成运放运算电路一、比例运算电路作用,将信号按比例放大。
类型,同相比例放大和反相比例放大。
方法,引入深度电压并联负反馈或电压串联负反馈。这样输出电压与运放的开环放大倍数无关，与输入电压和反馈系数有关。
(1-47)
为提高精度,一般取
f12 // RRR?
v I
v O
-
+
R f
R 1
A
v N
v P
R 2
电压并联负反馈由第 5章可知该电路为负反馈电路 。
0PN vv
即电路处于深度负反馈条件下,虚短 和 虚断 成立 。
（ 1） 反相比例运算电路利用虚短和虚断得
f
ON
1
NI
R
vv
R
vv
I
1
f
O vR
Rv
运算放大器输入端无共模信号
运算电路输入电阻较小
510?A?
由于运放的增益一般有,
。 11 FA
所以输出与输入反相
§ 2.4 集成运放运算电路
(1-48)
§ 2.4 集成运放运算电路
v I
v O
-
+
R f
R 1
A
v N
v P
电压串联负反馈
IPN vvv
（ 2） 同相比例运算电路利用虚短和虚断得
f
ON
1
N0
R
vv
R
v
I
1
f
O )1( vR
Rv
运算放大器输入端有共模信号
运算电路输入电阻很大输出与输入同相
v I
v O
-
+
A
v N
v P
电压跟随器
IO vv?
(1-49)
§ 2.4 集成运放运算电路二、加减运算电路
1
NS1 -
R
vv
f
ON -
R
vv?
由 虚短,虚断 和 N点 KCL得：
2S
2
f
1S
1
f
O- vR
Rv
R
Rv f21 RRR若
0PN vv
2
NS2 -
R
vv?
R 2 R f
R 1
v S 2
v S 1
i I
v O
N
P
+
–
则有
2S1SO- vvv
（ 加法运算 ）输出再接一级反相电路
R 2 R f
R 1
v S 2
v S 1
i I
v O 1
N
P
+
–
R
R
v O
+
–
2S1SO vvv
可得
（ 1） 加法运算电路
(1-50)
§ 2.4 集成运放运算电路
（ 2） 减法运算电路
O1v
S1
1
1f v
R
R?
第一级反相比例第二级反相加法
Ov
S2
2
2f v
R
R?
O1
2
2f v
R
R?
1,利用反相信号求和以实现减法运算
Ov
即
S1
1
1f
2
2f v
R
R
R
R?
S2
2
2f v
R
R? 当 时 22f11f RRRR,
得
2S1SO vvv
（ 减法运算 ）
(1-51)
§ 2.4 集成运放运算电路从结构上看,它是反相输入和同相输入相结合的放大电路 。
f
ON
1
NS1
R
vv
R
vv
2,利用差分式电路以实现减法运算
3
P
2
PS2 0
R
v
R
vv
S1
1
f
S2
32
3
1
f1
O ))(( vR
Rv
RR
R
R
RRv?
当
,
2
3
1
f
R
R
R
R? 则 )(
S1S2
1
f
O vvR
Rv
若继续有,
1f RR?
则
S1S2O vvv
根据 虚短,虚断 和 N,P
点的 KCL得：
PN vv?
(1-52)
§ 2.4 集成运放运算电路
3,由三个集成运放构成的高性能放大电路 —仪器放大器
uo2
+
A
–
A
R
R
RW
ui1
ui2
uo1
a
b
+
R1
R1
–
A
R2
R2
uo
+
-
(1-53)
§ 2.4 集成运放运算电路
uo2
+
A
–
A
R
R
RW
ui1
ui2
uo1
a
b
+
-
1ia uu? 2ib uu?
W
ba
W
oo
R
uu
RR
uu
2
21
W
ii
R
uu 21
12 oo uu
)(2 12 ii
W
W uu
R
RR
虚短路：
虚断路：
(1-54)
§ 2.4 集成运放运算电路
uo2 R1
R1
–
A
R2
R2
uo
+
uo1
)( 12
1
2
ooo uuR
R
u
)(
2
12
1
2
ii
W
W
o uuR
RR
R
R
u?
三运放电路是差动放大器，放大倍数可变。
由于输入均在同相端，
此电路的输入电阻高。
(1-55)
式中,负号表示 vO与 vS在相位上是相反的 。
根据,虚短,,
得根据,虚断,,
得
0PN vv
0I?i
即 0
I?v
因此
R
vii S
12
电容器被充电,其充电电流为
2i
设电容器 C的初始电压为零,则
tRvCtiCvv d1d1 S2OI tvRCv d1 SO
（ 积分运算 ）
积分电路
§ 2.4 集成运放运算电路三,积分与微分电路
（ 1） 积分电路
(1-56)
10K
5000PF
§ 2.4 集成运放运算电路
[例 ] 设右图的积分电路中,vs的初始电压为零。当输入波形如右图时，试画出输出电压 v0的波形，
并标出幅值。
vs/V
t/μ st1 t240 1200
5
-10
v0/V
t/μ st1 t240 1200
8
解,
)V(t2.0)0(vdtvRC 1v 0t0 sO
当 0≤t≤40 μs
)V(8)40(v 0?
当 40<t≤120 μs
)t(vdtvRC1v 10tt sO
1
)V(0)1 2 0(v 0?
)V)(40t(1.08
(1-57)
§ 2.4 集成运放运算电路
(2) 微分电路同样可根据,虚短,,,虚断,,以及电容两端电压和电流的关系可得：
RiRiv 12O
td
vdCi S
1
td
vdRCv S
O
当输入阶跃波时,输出则为脉冲波 。
(1-58)
§ 2.4 集成运放运算电路四、对数与指数电路
（ 1） 对数电路其中,IES是发射结反向饱和电流,vO是 vS的对数运算 。
-----利用 PN结的指数特性实现
)1e( TBEESEC VvIii
BJT的发射结有
BEO vv
注意,vS必须大于零,电路的输出电压小于 0.7伏利用虚短和虚断,电路有
v S
T
i C
R
i
N
v O–
+P
当 时,V7.0
BET vV
TBEeESEC V
vIii
R
vii S
C
TBEeESEC V
vIii
EST
S
TO lnln IVR
vVv
(1-59)
§ 2.4 集成运放运算电路
vO是 vS的反对数运算 （ 指数运算 ）
BES vv?
利用虚短和虚断,电路有要求
V7.0BEST vvV
T
Se
ESO
VvIv
Riv FO
TBEeESEF V
vIii
v S
v O
R
i F
T
i E
–
+
以上两个电路温漂很严重,实际电路都有温度补偿电路
（ 2） 指数电路
-----利用 PN结的指数特性实现电子技术第二章结束模拟电路部分
§ 2.1 基本逻辑门电路
§ 2.4 集成运放运算电路
§ 2.2 TTL逻辑门电路
§ 2.3 CMOS逻辑门电路
§ 2.1基本逻辑门电路
2.1.1 基本逻辑运算
2.1.4 DTL与非门
2.1.2 二极管与门及或门电路
2.1.3 非门电路
(1-3)
§ 2.1.1 基本逻辑运算数字电路,又称开关电路，其电子器件工作在,导通,和,截止,两种状态。在逻辑代数中以
,0”和,1”表示。
逻辑运算,按一定的逻辑规律进行运算。基本运算分为与、或、非三种。
(1-4)
§ 2.1.1 基本逻辑运算一、与运算决定某一事件的所有条件都具备时,该事件才发生灭断断亮合合灭断合灭合断灯 Y开关 B开关 A
开关 A,B 都闭合时，
灯 Y 才亮。
(1-5)
§ 2.1.1 基本逻辑运算
11 1
YA B
00 0
00 1
01 0
逻辑表达式若有 0 出 0；若全 1 出 1
逻辑符号
Y = A · B 或 Y = AB
真值表
(1-6)
§ 2.1.1 基本逻辑运算二、或运算决定某一事件的诸条件中,只要有一个或一个以上具备时,该事件就发生 。
灭断断亮合合亮断合亮合断灯 Y开关 B开关 A
开关 A 或 B 闭合或两者都闭合时，灯 Y 才亮。
(1-7)
§ 2.1.1 基本逻辑运算逻辑表达式逻辑符号真值表
Y = A + B
00 0
11 1
YA B
10 1
11 0
若有 1 出 1，若全 0 出 0
(1-8)
§ 2.1.1 基本逻辑运算三、非运算决定某一事件的条件满足时,事件不发生；反之事件发生 。
开关闭合时灯灭，
开关断开时灯亮。
(1-9)
§ 2.1.1 基本逻辑运算逻辑表达式逻辑符号真值表
Y = A
A Y
0 1
1 0
(1-10)
§ 2.1.2 二极管与门及或门电路一、二极管与门
3K
R
+VCC(+5V)
VD1
VD2
VD3
A
B
C
(a)电路图
A
B
C
L&
(b)逻辑符号
L=A.B.C
(c)逻辑表达式
(1-11)
§ 2.1.2 二极管与门及或门电路二、二极管或门
A
B
C
L≥1
(b)逻辑符号
(a)电路图
3K
R
VD1
VD2
VD3
A
B
C
L
L=A+B+C
(c)逻辑表达式
(1-12)
§ 2.1.3 非门电路
(a)电路图
VT
RC
RBA
L
+VCC
L=A.B.C
(c)逻辑表达式
A L1
(b)逻辑符号
(1-13)
§ 2.1.4 DTL与非门
★ 由 二极管与门和三极管非门串联而成，称为二极管 —三极管逻辑门（ Diode-Transistor-Logic），简称为 DTL与非门。
(a)电路图
VT
RC LR1
+VCC(+5V)
VD1
VD2
VD3
A
B
C R2
VD4 VD5
P
b
(1-14)
§ 2.1.4 DTL与非门
A
B
C
L&
(b)逻辑符号
L=A.B.C
(c)逻辑表达式工作原理：
① 当 A,B和 C端都接高电平
（ +5V）时,VD1,VD2和 VD3截止，
而 VD4,VD5和 VT导通。选合理的 R1、
R2和三极管参数，使三极管工作在饱和区，则 UL=UCES=0.3V，既为低电平。
② 当 A,B和 C端中有一为低电平（ <0.3V）时，对应的输入二极管导通,P <0.3V，使 VD4,VD5和
VT截止。三极管工作在截止区，
则 UL=+VCC=5V，既为高电平。
(1-15)
§ 2.2 TTL逻辑门电路
2.2.1 TTL与非门电路
2.2.2 其他形式的 TTL门电路
(1-16)
§ 2.2.1 TTL与非门电路
★ （ Transistor-Transistor-Logic） 三 极管 —三极管逻辑门电路，简称为 TTL逻辑门。
一,TTL与非门的基本电路
A
BC V1 V2
V3
V4
V5
V6VD1VD2VD3
R1 R2 R4
R5
RB RC
B1
C1
C2
E2 Y
250
k8.2
k5.3
900?50
500
VCC
+5V
输入级 中间倒相级 输出级
STTL系列与非门电路逻辑符号除 V4外,采用了抗饱和三极管,用以提高门电路工作速度 。
V4不会工作于饱和状态,因此用普通三极管 。
输入级主要由多发射极管 V1 和基极电阻 R1 组成，用以实现输入变量 A、
B,C 的与运算。
VD1 ~ VD3 为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时,VD1 ~ VD3不工作，当输入的负极性干扰电压大于二极管导通电压时，
二极管导通，输入端负电压被钳在 -0.7
V上，这不但抑制了输入端的负极性干扰，对 V1 还有保护作用。
中间级起倒相放大作用,V2 集电极 C2 和发射极
E2 同时输出两个逻辑电平相反的信号，分别驱动 V3
和 V5。
RB,RC 和 V6 构成有源泄放电路，用以减小 V5
管开关时间，从而提高门电路工作速度。
输出级由 V3,V4、
R4,R5和 V5
组成。其中
V3 和 V4 构成复合管，
与 V5 构成推拉式输出结构，提高了负载能力。
(1-17)
§ 2.2.1 TTL与非门电路二,TTL与非门电路工作原理
C
E
B
SBD
B
C
E
1,抗饱和三极管简介在普通三极管的基极和集电极之间并接一个肖特基势垒二极管 (简称 SBD ) 。
抗饱和三极管的开关速度高
① 没有电荷存储效应
② SBD 的导通电压只有 0.4 V 而非 0.7 V，
因此 UBC = 0.4 V时,SBD 便导通，使
UBC 钳在 0.4 V 上，降低了饱和深度。
(1-18)
§ 2.2.1 TTL与非门电路因为抗饱和三极管 V1
的集电结导通电压为 0.4 V，
而 V2,V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2,V5 发射结导通，
必须 uB1 ≥ 1.8 V。
2,TTL与非门的工作原理由于正常信号输入时，
VD1～ VD3不工作； RB,RC
和 V6构成的有源泄放电路只在输入发生跃变后工作，当输入为高电平或低电平时也不工作。因此下面的分析中不考虑它们。
0.3 V
3.6 V
3.6 V
输入端中有低电平时,
输入低电平端对应的发射结导通,uB1= 0.7 V + 0.3 V = 1 V
V1管其他发射结因反偏而截止。
1 V
这时 V2,V5 截止。
V2 截止使 V1 集电极等效电阻很大，因此 V1 深度饱和。
V2 截止使 uC2 ≈ VCC = 5V，
5 V
可见,输入有低电平时，输出为高电平。
截止截止深度饱和
V3 微饱和,V4 放大工作。
uY = 5V- 0.7 V- 0.7 V = 3.6 V
电路输出为高电平。
微饱和放大
(1-19)
§ 2.2.1 TTL与非门电路综上所述,该电路实现了与非逻辑功能,即 A B CY?
3.6 V
3.6 V
3.6 V
因此,V1 发射结反偏而集电极正偏，称 处于倒置放大状态。
1.8 V
这时 V2,V5 饱和。
uC2 = UCE2(sat) + uBE5
= 0.3 V + 0.7 V = 1 V
使 V3 导通，而 V4 截止。
1 V
uY = UCE5(sat) ≈ 0.3 V
输出为低电平可见,输入均为高电平时，输出为低电平。
0.3 V
V4 截止使 V5 的等效集电极电阻很大，因此 V5 深度饱和。
倒置放大饱和饱和截止导通
TTL 电路输入端悬空时相当于输入高电平。
输入都为高电平时
VCC 经 R1 使 V1 集电结和 V2、
V5 发射结导通，使 uB1 = 1.8 V。
深注意
2,TTL与非门的工作原理
(1-20)
§ 2.2.1 TTL与非门电路电压传输特性测试电路
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
STTL与非门 电压传输特性曲线三,TTL 与非门的外特性及主要参数
1,电压传输特性和噪声容限输出电压随输入电压变化的特性
uI 较小时工作于
AB 段，这时 V2,V5 截止,V3,V4 导通，输出恒为高电平,UOH ≈
3.6V，称与非门工作在截止区或处于关门状态。
uI 较大时工作于 BC
段，这时 V2,V5 工作于放大区,uI 的微小增大引起 uO 急剧下降，称与非门工作在转折区。
uI 很大时工作于 CD 段，
这时 V2,V5 饱和，输出恒为低电平,UOL ≈0.3V，称与非门工作在饱和区或处于开门状态。电压传输特性测试电路 电压传输特性曲线饱和区：与非门处于开门状态 。
截止区：与非门处于关门状态 。
转折区
(1-21)
§ 2.2.1 TTL与非门电路有关参数
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
电压传输特性曲线标准高电平 USH
当 uO ≥ USH 时，则认为输出高电平，通常取 USH = 3 V。
标准低电平 USL
当 uO ≤ USL 时，则认为输出低电平，通常取 USL = 0.3 V。
关门电平 UOFF
保证输出 不小于 标准高电平 USH
时,允许输入低电平的最大值 。
开门电平 UON
保证输出 不高于 标准低电平 USL
时,允许输入高电平的最小值 。
阈值电压 UTH
转折区中点对应的输入电压,
又称门槛电平 。
USH = 3V
USL= 0.3V
UOFFUONUTH
近似分析时认为：
uI > UTH，则与非门开通，
输出低电平 UOL；
uI < UTH，则与非门关闭，
输出高电平 UOH。
(1-22)
§ 2.2.1 TTL与非门电路噪声容限越大，抗干扰能力越强。
输入低电平时,允许的最大正向噪声电压 。
UNL = UOFF– UIL
输入高电平时，允许的最大负向噪声电压。
UNH = UIH – UON
输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为 噪声容限 。
输入高电平噪声容限 UNH
输入低电平噪声容限 UNL
(1-23)
§ 2.2.1 TTL与非门电路输入负载特性测试电路 输入负载特性 曲线
0
uI /V
R1/kΩ
UOFF1.1 F
N
ROFF RON
2,输入负载特性
ROFF 称关门电阻。 RI < ROFF 时，相应输入端相当于输入低电平。对 STTL 系列,ROFF ≈ 700Ω。
RON 称开门电阻 。 RI > RON 时,相应输入端相当于输入高电平 。 对 STTL 系列,RON≈ 2.1 kΩ。
(1-24)
不管是灌电流负载还是拉电流负载,负载电流都不能超过其最大允许电流,否则将导致电路不能正常工作,甚至烧坏门电路 。
§ 2.2.1 TTL与非门电路
3,负载能力 负载电流流入与非门的输出端。
负载电流从与非门的输出端流向外负载。
输入均为高电平输入有低电平输出为低电平输出为高电平灌电流负载通常按照负载电流的流向将与非门负载分为灌电流负载拉电流负载负载电流流入驱动门
IOL
负载电流流出驱动门
IOH
实用中常用 扇出系数 NOL 表示电路负载能力。
门电路输出低电平时允许带同类门电路的个数 。
拉电流负载
(1-25)
§ 2.2.1 TTL与非门电路由于三极管存在开关时间,元,器件及连线存在一定的寄生电容,因此输入矩形脉冲时,输出脉冲将延迟一定时间 。
输入信号
UOm0.5 UOm
0.5 UIm UIm
输出信号
4,传输延迟时间输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5
Uom处间隔的时间称 截止延迟时间 tPLH。
输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5
Uom处间隔的时间称 导通延迟时间 tPHL。
平均传输延迟时间 tpd
2 P L HP H Lpd
ttt
tPHL tPLH
tpd 越小，则门电路开关速度越高，
工作频率越高。
(1-26)
§ 2.2.2 其他形式的 TTL门电路常用的有集电极开路门电路,三态门等 。 它们都是在上述与非门基础上发展出来的,TTL与非门的上述特性对这些门电路大多适用 。
一、集电极开路与非门即 Open collector gate,简称 OC 门。
使用时需 外接上拉电阻 RL
VC 可以等于 VCC
也可不等于 VCC?
1,电路、逻辑符号和工作原理输入都为高电平时，
V2 和 V5 饱和导通，输出为低电平 UOL ≈ 0.3 V 。
输入有低电平时,V2
和 V5 截止，输出为高电平
UOH ≈ VC 。
因此具有与非功能。
工作原理
OC门
(1-27)
2,应用
(1) 实现线与,两个或多个 OC 门的输出端直接相，
相当于将这些输出信号相与，称为线与。
相当于与门作用。
因为 Y1,Y2 中有低电平时,Y 为低电平；只有
Y1,Y2 均为高电平时,Y
才为高电平，故 Y = Y1 · Y2。
Y
CDABCDABY
只有 OC 门才能实现线与。普通 TTL
门输出端不能并联，否则可能损坏器件。注意
§ 2.2.2 其他形式的 TTL门电路
(1-28)
(2) 驱动显示器和继电器等
[例 ] 下图为用 OC 门驱动发光二极管 LED 的显示电路。
已知 LED 的正向导通压降 UF = 2V，正向工作电流
IF = 10mA，为保证电路正常工作，试确定 RC 的值。
解,为保证电路正常工作，应满足 F
C
OLFV5
C IR
UUI
R?
mA10V3.0V2V5
C
R即因此 RC = 270 Ω
分析：
该电路只有在 A,B 均为高电平，使输出 uO 为低电平时，
LED 才可能导通发光；否则
LED 中无电流流通，不发光。
要使 LED 发光，应满足
Irc ≈ IF = 10 mA。
§ 2.2.2 其他形式的 TTL门电路
(1-29)
§ 2.2.2 其他形式的 TTL门电路
TTL CMOS
RL
VDD+5V
(3) 实现电平转换
TTL 与非门有时需要驱动其它种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。
OC 门的 UOL ≈ 0.3V,UOH ≈ VDD，正好符合 CMOS 电路 UIH ≈ VDD,UIL ≈ 0的要求。
(1-30)
§ 2.2.2 其他形式的 TTL门电路即 Three-State Logic 门，
简称 TSL 门。其输出有高电平态、
低电平态和高阻态三种状态。
三态输出与非门电路
EN = 1时,P = 0,uP = 0.3V
0
1
1
0.3V
1V
导通截止截止 另一方面,V1 导通,uB1 =
0.3V + 0.7V = 1V,V2,V5 截止。
这时，从输出端 Y看进去，
对地和对电源 VCC 都相当于开路,输出端呈现高阻态,相当于输出端开路。
Y=AB
1V
导通截止截止
Z
EN = 0 时,P = 1,VD 截止，
电路等效为一个输入为 A,B、
1 的 TTL 与非门。 Y = AB
这时 VD 导通，使 uC2 = 0.3V +
0.7V = 1V，使 V4 截止。
二、三态输出门
1,电路、逻辑符号和工作原理 工作原理
(1-31)
§ 2.2.2 其他形式的 TTL门电路二、三态输出门
1,电路、逻辑符号和工作原理当 EN = 0 时,Y = AB，
三态门处于工作态；
当 EN = 1 时，三态门输出呈现高阻态，又 称 禁止态。
只有当使能信号 EN = 0 时才允许三态门工作，故称 EN 低电平有效 。
EN 称使能信号或控制信号，
A,B 称数据信号。
(1-32)
§ 2.2.2 其他形式的 TTL门电路功能表
Z0
AB1
YEN
使能端的两种控制方式使能端低电平有效 使能端高电平有效功能表
Z1
AB0
YEN
EN 即 Enable
(1-33)
§ 2.2.2 其他形式的 TTL门电路
2,应用任何时刻 EN1,EN2、
EN3 中只能有一个为有效电平,使相应三态门工作，
而其它三态输出门处于高阻状态，从而实现了总线的复用。
总线
(1) 构成单向总线
(1-34)
§ 2.2.2 其他形式的 TTL门电路
DI
DO/DI
DO
0
0
高阻态工作
DI
EN = 0 时，
总线上的数据 DI
经反相后在 G2 输出端输出。
(2) 构成双向总线
DI
DO/DI
DO
1
1
工作
DO
高阻态
EN = 1 时，
数据 DO 经 G1
反相后传送到总线上。
经反相后传送到
(1-35)
§ 2.3 CMOS逻辑门电路是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL，其突出优点为：微功耗、抗干扰能力强。
主要要求：
掌握 CMOS 反相器的电路,工作原理和主要外特性 。
了解 CMOS 与非门,或非门,开路门,
三态门和传输门的电路和逻辑功能 。
(1-36)
§ 2.3 CMOS逻辑门电路
A
uI
Y
uO
VDDS
G
D
D
G
S
B
VP
VN
B 增强型 NMOS 管
（驱动管）
增强型 PMOS 管
（负载管）
构成互补对称结构一,CMOS 反相器
（一）电路基本结构要求 VDD > UGS(th)N +｜ UGS(th)P｜且 UGS(th)N =｜ UGS(th)P｜
增强型 NMOS 管开启电压
NMOS 管的衬底接电路最低电位,PMOS
管的衬底接最高电位，
从而 保证衬底与漏源间的 PN 结始终反偏。,
uGSN
+
-
增强型 PMOS 管开启电压
uGSP
+
-
uGSN > UGS(th)N 时，增强型 NMOS 管导通
uGSN < UGS(th)N 时，增强型 NMOS 管截止
O
iD
uGSUGS(th)N
增强型 NMOS 管转移特性
uGSP < UGS(th)P 时，增强型 PMOS 管导通
uGSP > UGS(th)P 时，增强型 PMOS 管截止
O
iD
uGSUGS(th)P
增强型 PMOS 管转移特性
（一）电路基本结构
UIL = 0 V,UIH = VDD
(1-37)
§ 2.3 CMOS逻辑门电路
（二）工作原理
A
uI
Y
uO
VDDS
G
D
D
G
S
VP
衬底 B
VN
衬底 B
◎ 输入为低电平,UIL = 0V时，
uGSN = 0V < UGS(th)N，
UIL = 0V
截止
uGSN
+
-
VN 截止，
VP 导通，导通
uGSP
+
-
uGSP = uGP-uSP = 0V-VDD <UGS(th)P
ROFFN
RONP
uO
+VDD
S
D
D
S
导通电阻 RON << 截止电阻 ROFF
uO≈VDD 为高电平。衬底衬底
◎ 输入为高电平,UIH = VDD 时，
uGSN = VDD > UGS(th)N,VN 导通，
uGSP = VDD-VDD = 0V > UGS(th)P，
VP 截止，
IH = VDD
截止
uGSP
+
-
导通
uGSN
+
- uO≈0V 为低电平。
ONN
OFFP
可见该电路构成 CMOS 非门，又称 CMOS 反相器。
无论输入高低,VN,VP 中总有一管截止，使静态漏极电流 iD ≈ 0。因此 CMOS 反相器静态功耗极微小。
(1-38)
§ 2.3 CMOS逻辑门电路二、其它功能的 CMOS 门电路
（一） CMOS 与非门和或非门
1,CMOS
A
B
VDD
VPB VPA
VNA
VNB
Y
与非门结构特点：
驱动管相串联,
负载管相并联 。
每个输入端对应一对 NMOS 管和 PMOS 管。
NMOS 管为驱动管，
PMOS 管为负载管。输入端与它们的栅极相连。
(1-39)
§ 2.3 CMOS逻辑门电路
A
B
VDD
VPB VPA
VNA
VNB
Y
CMOS 与非门工作原理
1
1
导通导通截止 截止
0
驱动管均导通，
负载管均截止，
输出为低电平。
◆ 当输入均为高电平时：
低电平输入端相对应的驱动管截止，负载管导通，
输出为高电平。
◆ 当输入中有低电平时：0
截止导通
1
因此 Y = AB
(1-40)
§ 2.3 CMOS逻辑门电路
2,CMOS 或非门
A
B
VDD
VPB
VPA
VNA VNB
Y
或非门结构特点：
驱动管相并联,
负载管相串联 。
(1-41)
§ 2.3 CMOS逻辑门电路
Y
A
B
uO
uI
VDD1
漏极开路的 CMOS与非 门电路
（二）漏极开路的 CMOS 门 简称 OD 门与 OC 门相似，常用作驱动器、电平转换器和实现线与等。
Y= AB构成与门构成输出端开路的非门需外接上拉电阻 RD
(1-42)
C,C 为互补控制信号由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。
PMOS
C
uI/uO
VDD
CMOS传输 门电路结构
uO/uI
VP
C
NMOS
VN
（三） CMOS 传输门工作原理
MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。
当 C = 0V,uI = 0 ~ VDD 时,VN、
VP 均截止，输出与输入之间呈现高电阻，相当于开关断开。
uI 不能传输到输出端，称传输门关闭。
当 C = VDD,uI = 0 ~ VDD 时,VN、
VP 中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。
uO = uI，称传输门开通。
C = 1,C = 0 时，传输门开通,uO = uI；
C = 0,C = 1 时，传输门关闭，信号不能传输。
§ 2.3 CMOS逻辑门电路
(1-43)
PMOS
C
uI/uO
VDD
CMOS传输 门电路结构
uO/uI
VP
C
NMOS
VN
传输门是一个理想的 双向开关,
可传输模拟信号,也可传输 数字信号 。
TGuI/uO uO/uI
C
C
传输门逻辑符号
TG 即 Transmission Gate 的缩写
（三） CMOS 传输门
§ 2.3 CMOS逻辑门电路
(1-44)
在反相器基础上串接了 PMOS 管 VP2 和 NMOS
管 VN2，它们的栅极分别受 EN 和 EN 控制。
（四） CMOS 三态输出门
A
EN
VDD
Y
VP2
VP1
VN1
VN2
低电平使能的 CMOS 三态输出门工作原理
0
0
1
导通导通
Y=A
1
1
0
截止截止
Z
EN = 1 时,VP2,VN2
均截止，输出端 Y 呈现高阻态。
因此构成使能端低电平有效的三态门。
EN = 0 时,VP2 和 VN2
导通，呈现低电阻，不影响 CMOS 反相器工作。
Y=A
§ 2.3 CMOS逻辑门电路
(1-45)
§ 2.4 集成运放运算电路由于运放的开环放大倍数很大，输入电阻高，
输出电阻小，在分析时常将其理想化，称其所谓的理想运放 。
理想运放的条件
oA
ir
0?or
)uu(Au oo 虚短路
uu
0?iI
放大倍数与负载无关。分析多个运放级联组合的线性电路时可以分别对每个运放进行。
虚断路运放工作在线性区的特点
★ 在分析信号运算电路时对运放的处理
(1-46)
§ 2.4 集成运放运算电路一、比例运算电路作用,将信号按比例放大。
类型,同相比例放大和反相比例放大。
方法,引入深度电压并联负反馈或电压串联负反馈。这样输出电压与运放的开环放大倍数无关，与输入电压和反馈系数有关。
(1-47)
为提高精度,一般取
f12 // RRR?
v I
v O
-
+
R f
R 1
A
v N
v P
R 2
电压并联负反馈由第 5章可知该电路为负反馈电路 。
0PN vv
即电路处于深度负反馈条件下,虚短 和 虚断 成立 。
（ 1） 反相比例运算电路利用虚短和虚断得
f
ON
1
NI
R
vv
R
vv
I
1
f
O vR
Rv
运算放大器输入端无共模信号
运算电路输入电阻较小
510?A?
由于运放的增益一般有,
。 11 FA
所以输出与输入反相
§ 2.4 集成运放运算电路
(1-48)
§ 2.4 集成运放运算电路
v I
v O
-
+
R f
R 1
A
v N
v P
电压串联负反馈
IPN vvv
（ 2） 同相比例运算电路利用虚短和虚断得
f
ON
1
N0
R
vv
R
v
I
1
f
O )1( vR
Rv
运算放大器输入端有共模信号
运算电路输入电阻很大输出与输入同相
v I
v O
-
+
A
v N
v P
电压跟随器
IO vv?
(1-49)
§ 2.4 集成运放运算电路二、加减运算电路
1
NS1 -
R
vv
f
ON -
R
vv?
由 虚短,虚断 和 N点 KCL得：
2S
2
f
1S
1
f
O- vR
Rv
R
Rv f21 RRR若
0PN vv
2
NS2 -
R
vv?
R 2 R f
R 1
v S 2
v S 1
i I
v O
N
P
+
–
则有
2S1SO- vvv
（ 加法运算 ）输出再接一级反相电路
R 2 R f
R 1
v S 2
v S 1
i I
v O 1
N
P
+
–
R
R
v O
+
–
2S1SO vvv
可得
（ 1） 加法运算电路
(1-50)
§ 2.4 集成运放运算电路
（ 2） 减法运算电路
O1v
S1
1
1f v
R
R?
第一级反相比例第二级反相加法
Ov
S2
2
2f v
R
R?
O1
2
2f v
R
R?
1,利用反相信号求和以实现减法运算
Ov
即
S1
1
1f
2
2f v
R
R
R
R?
S2
2
2f v
R
R? 当 时 22f11f RRRR,
得
2S1SO vvv
（ 减法运算 ）
(1-51)
§ 2.4 集成运放运算电路从结构上看,它是反相输入和同相输入相结合的放大电路 。
f
ON
1
NS1
R
vv
R
vv
2,利用差分式电路以实现减法运算
3
P
2
PS2 0
R
v
R
vv
S1
1
f
S2
32
3
1
f1
O ))(( vR
Rv
RR
R
R
RRv?
当
,
2
3
1
f
R
R
R
R? 则 )(
S1S2
1
f
O vvR
Rv
若继续有,
1f RR?
则
S1S2O vvv
根据 虚短,虚断 和 N,P
点的 KCL得：
PN vv?
(1-52)
§ 2.4 集成运放运算电路
3,由三个集成运放构成的高性能放大电路 —仪器放大器
uo2
+
A
–
A
R
R
RW
ui1
ui2
uo1
a
b
+
R1
R1
–
A
R2
R2
uo
+
-
(1-53)
§ 2.4 集成运放运算电路
uo2
+
A
–
A
R
R
RW
ui1
ui2
uo1
a
b
+
-
1ia uu? 2ib uu?
W
ba
W
oo
R
uu
RR
uu
2
21
W
ii
R
uu 21
12 oo uu
)(2 12 ii
W
W uu
R
RR
虚短路：
虚断路：
(1-54)
§ 2.4 集成运放运算电路
uo2 R1
R1
–
A
R2
R2
uo
+
uo1
)( 12
1
2
ooo uuR
R
u
)(
2
12
1
2
ii
W
W
o uuR
RR
R
R
u?
三运放电路是差动放大器，放大倍数可变。
由于输入均在同相端，
此电路的输入电阻高。
(1-55)
式中,负号表示 vO与 vS在相位上是相反的 。
根据,虚短,,
得根据,虚断,,
得
0PN vv
0I?i
即 0
I?v
因此
R
vii S
12
电容器被充电,其充电电流为
2i
设电容器 C的初始电压为零,则
tRvCtiCvv d1d1 S2OI tvRCv d1 SO
（ 积分运算 ）
积分电路
§ 2.4 集成运放运算电路三,积分与微分电路
（ 1） 积分电路
(1-56)
10K
5000PF
§ 2.4 集成运放运算电路
[例 ] 设右图的积分电路中,vs的初始电压为零。当输入波形如右图时，试画出输出电压 v0的波形，
并标出幅值。
vs/V
t/μ st1 t240 1200
5
-10
v0/V
t/μ st1 t240 1200
8
解,
)V(t2.0)0(vdtvRC 1v 0t0 sO
当 0≤t≤40 μs
)V(8)40(v 0?
当 40<t≤120 μs
)t(vdtvRC1v 10tt sO
1
)V(0)1 2 0(v 0?
)V)(40t(1.08
(1-57)
§ 2.4 集成运放运算电路
(2) 微分电路同样可根据,虚短,,,虚断,,以及电容两端电压和电流的关系可得：
RiRiv 12O
td
vdCi S
1
td
vdRCv S
O
当输入阶跃波时,输出则为脉冲波 。
(1-58)
§ 2.4 集成运放运算电路四、对数与指数电路
（ 1） 对数电路其中,IES是发射结反向饱和电流,vO是 vS的对数运算 。
-----利用 PN结的指数特性实现
)1e( TBEESEC VvIii
BJT的发射结有
BEO vv
注意,vS必须大于零,电路的输出电压小于 0.7伏利用虚短和虚断,电路有
v S
T
i C
R
i
N
v O–
+P
当 时,V7.0
BET vV
TBEeESEC V
vIii
R
vii S
C
TBEeESEC V
vIii
EST
S
TO lnln IVR
vVv
(1-59)
§ 2.4 集成运放运算电路
vO是 vS的反对数运算 （ 指数运算 ）
BES vv?
利用虚短和虚断,电路有要求
V7.0BEST vvV
T
Se
ESO
VvIv
Riv FO
TBEeESEF V
vIii
v S
v O
R
i F
T
i E
–
+
以上两个电路温漂很严重,实际电路都有温度补偿电路
（ 2） 指数电路
-----利用 PN结的指数特性实现电子技术第二章结束模拟电路部分
