基本要求,
(1)掌握组合逻辑电路的分析方法与设计方法 。
(2)根据命题,设计合理的组合逻辑电路 。
(3)理解加法器,编码器和译码器的逻辑功能,
掌握其分析方法 。
10.1 组合逻辑电路分析和设计 10.3 编码器 与译码器10.2 加法器 10.4 选择器 与分配器
10.1 组合逻辑电路的分析与设计基本要求,
(1)根据已知逻辑电路写出逻辑表达式,运用逻辑代数进行变换和化简,列出真值表,总结逻辑关系 。
(2)根据命题,设计合理的组合逻辑电路 。
一组合逻辑电路分析 二组合逻辑电路设计一 组合逻辑电路的分析组合逻辑电路的分析是对已知的逻辑电路用逻辑代数的原理加以解析,以判断其逻辑功能或提出改进方案,分析一般分为以下步骤,
(1)从已知的逻辑电路写出逻辑表达式 。
(2)运用逻辑代数变换和化简 。
(3)列出真值表 。
(4)根据真值表进行逻辑分析与改进 。
下面通过实例具体说明分析过程：
例 1 分析右图的逻辑电路。
解：
1） 列出表达式
2）变换或化简
ABCCABCABCAF
3）真值表
F=A +ABC+C
= (A+C)+ABC
=A+C+ABC=A+C=
ABC ABC
ABC
CA?
A C F
0 0 0
0 1 1
1 0 1
1 1 1
A
C
F&
&
&
4）改进电路
A
B
C F
&
&
&
&
ABC
AABC
ABCC
电路实现对 A、
C的或运算。
例 2 分析右图中的逻辑电路
CACBBAF
B C
A 00 01 11 10
0
1
11 1
1 11
A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
真值表ABC ABC ABC
CBA CBA
CBA
变换化简
F=A +B +C
=A( )+B ( )
+C( )
= AB+AC+AB+BC+AC+BC
ABCCABCBABCA
解,
F=
A
B
C
F&
&
&
& ABCA
ABCC
& ABCB
从真值表可看出，电路的逻辑功能为：输入相同，输出为 0；输入相异，
输出为 1。
从逻辑表达式看，化简后为最简与或函数式，但不是最简单的与非逻辑函数式。
化简视实际情况而定。
二 组合逻辑电路的设计设计的一般步骤如下：
(1)按命题要求列真值表 ;
(2)根据真值表写出逻辑表达式,
(3)化简变换
⑷ 画出逻辑电路 。
例 3 设计一个有三个输入变量的奇偶校正电路 。 输入量 1的个数为奇数时,输出为 1；输入量 1的个数为偶数时,输出为 0。
解,1） 列真值表
A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
真值表
2） 写出表达式
ABCCBACBACBAF
3） 化简变换
CBABACABBAF )()(
ABBA
BABAABBAABBAABBA
))((
CBACBACBAF )(
A
B
C
1?
1? F
4） 画逻辑电路例 4 设三台电动机 A,B,C，要求 (1)A开机则 B也开机；
(2)B开机则 C也开机。如果不满足上述条件，即发生报警。试写出报警信号逻辑表达式，并用与非门实现。
CBBAF
B C
A 00 01 11 10
0 1
1 1 1 1
A B C F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
真值表
CABCBACBACBAF
解,设输出报警为 1，输入开机为 1。
CBBA
A
C
F
&
& &
&&B
集成门电路芯片 74LS00
芯片 74LS00含有四个独立的二输入与非门，引脚排列如下：多余输入端可接高电平和悬空。
74LS00
& &
& &
1 2 3 4 5 6 7
14 13 12 11 10 9 8
1A 1B 1Y 2A 2B 2Y GND
+5 4B 4B 4Y 3B 3A 3Y
课堂练习 1,下图为两地控制一盏灯的电路。 A,B为单刀双掷开关，装在两地。设 F=1为灯亮，开关向上，
A=1,B=1。试写出灯亮的逻辑式。
A B F
0 0 1
0 1 0
1 0 0
1 1 1
真值表
ABBAF
解,
0 0 0 0
0 0
ACDBCF
解,
× × × ×
× ×
课堂练习 2,设计一个 8421BCD码的检码电路，要求当输入量 DCBA≤ 2，或 >7时，电路输出 F为高电平，试用最少的 2输入与非门设计该电路。
D C B A F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
真值表
B A
DC 0 0 01 11 10
00 1 1 0 1
01 0 0 0 0
11
10 1 1
ACBCF
BACABC
A
C
F
&
&
B
&
&
课堂练习 3,举重比赛有三个裁判员 A,B,C，另外有一个主裁判 D。 A,B,C裁判认为合格时为一票,D裁判认为合格时为二票。多数通过时输出 F=1。试用与非门设计多数通过的表决电路。
CBADDADBDCF解,
D C B A F
1
1
1
1
真值表
1 1 × ×
1 × 1 ×
1 × × 1
0 1 1 1
DC
AB 00 01 11 10
00 1
01 1 1
11 1 1 1
10 1 1
F=DC+DB+DA+CBA
C B ADADBDCF
F
ABC D
&
& && &
10.2 加法器计算机运算电路中要用到加法器 。 常用的加法器有全加器和半加器两类 。 不考虑进位的加法器称为半加器 。 考虑进位的加法器称为全加器 。 本节按组合逻辑电路设计的步骤分别写出两种加法器的逻辑表达式及逻辑图 。
例 1 设计一个半加器 。 SCBA
1011
0101
0110
0000
真值表逻辑表达式进位 C：
和 S,S=AB
BABABAC
逻辑电路
HA
oC
Ai
Bi
Si
Ci
AB C1?
& S
ii1iii
ii1iiiii
1iii1iii
1iii1iiii
BACBA
BACBABA
CBACBA
CBACBAC
)(
)(
例 2 设计一个全加器。
Si逻辑关系与 9.1例 3相同
1iiii CBAS )(
11111
10011
10101
01001
10110
01010
01100
00000
iA iB iS iCCi-1
真值表
1?
1? 1?
1?&
&
iC
iSi
Bi
A
iC
AiBi
HA
HA 1?AiBi
Ci-1
iC
iS
)ii B(ACi-1?
Ci-1
Ai Bi
)( ii BA?
作业
10-1,10-4
10.3 编码器与译码器
基本要求
1） 理解编码和译码概念,理解编码器和译码器器的功能及特点 。
2） 理解高,低电平有效的概念,理解输入优先级概念 。
3） 学会利用功能表或真值表分析输入与输出的逻辑关系 。
4） 应用 138译码器设计组合逻辑电路一 编 码 器 二 译 码 器一 编码器定义：
将若干个 0和 1按一定规律编排成特定含义的代码,称为编码 。 完成编码工作的电路称为编码器 。
特点：
它是一种多输入多输出的组合电路 。 输入通常是电位,只允许 一个输入端有效 （ 有效输入端与其他输入端电位不同 ） 。 输入方式有键盘输入和电位输入 。 输出端为二进制代码 。 当输入有效信号时,输出端就得到所对应的二进制代码 。
1,键控编码器（ 8线 -3线二进制编码器）
AB
0S
1S
2S
3S
4S
5S
6S
7S
0I 0I
1I 1I
2I 2I
3I 3I
4I 4I
5I 5I
7I 7I
6I 6I
& &&
&
R′8
8
1?
SC逻辑电路输入低电位有效 7531 7531 IIII IIIIA
I1=0
0 0 1 输出高电位有效
7632 IIIIB?
7654 IIIIC?
逻辑表达式
+5V
111101111111
101110111111
110111011111
100111101111
111011110111
101011111011
110011111101
100011111110
000011111111
SABC0I 1I 2I 3I 4I 5I 6I 7I
输 入 输出功能表 (真值表 )
输出标志 S
当 S=1，表示有键按下，输出编码。 S=0时，输出非编码。
根据真值表也可得出上述逻辑表达式，并可看出，输出是高电平有效 的 三位二进制代码 。
三位二进制数共有 8种状态，故共有八个输入端，且低电平有效。
7531
7531
IIII
IIIIA
7632 IIIIB? 7654 IIIIC?
2,优先编码器上面电路中，若两个以上的键同时按下将造成逻辑紊乱，为保证工作可靠,电路必须采用优先编码器，这种编码器能按事先安排的输入端优先次序输出代码。
CT74148型 8线 3线优先编码器芯片输入信号 I0~I7，优先顺序为 I7~I0,当两个以上的输入信号同时产生时，芯片只对优先权高的输入信号编码，优先权低的信号被屏蔽。
芯片功能表是了解芯片工作原理和正确使用芯片的重要依据。
(1)输入低电平有效。
(2)输出低电平有效。
(3)优先权 I7~I0 递减。
100000xxxxxxx0
1010010xxxxxx0
10010110xxxxx0
101101110xxxx0
1000111110xxx0
10101111110xx0
100111111110x0
10111111111100
01111111111110
11111xxxxxxxx1
i E 0I 1I 2I 3I 4I 5I 6I 7I 2A 0A OE1A
8线 -3线优先编码器功能表输 入 输 出
S
输出编码的反码与有效输入编号对应称为 输出低电平有效工作原理：
1246346567
1246734675677
12345675677
12345673456756770
IIIIIIIIII
IIIIIIIIIIIII
IIIIIIIIIII
IIIIIIIIIIIIIIIIA
)(
45674567
45676745675676772
IIIIIIII
IIIIIIIIIIIIIIIIA
)(
2453456723456767
234567345676771
IIIIIIIIIIIIIIII
IIIIIIIIIIIIIIA
)(
(4) 输入 /输出信号逻辑关系,
EI称为输入使能信号或片选信号,低电平有效
,EI =0,允许编码； EI =1，禁止编码。
EO为输出使能信号，用于多个编码器的优先级连接，与低一级编码器的 EI端相连。当 I0~I7 全 1
时，即没有输入有效信号，则 EO =0，允许低一级编码器编码,否则,EO =1,禁止编码。
S为控制输出标志,与前面的作用相同。
(5)控制信号功能 ( EI,EO,S)：
0001234567
012345670
12463465670
245345671
45672
)(
)(
)(
EEEEIIIIIIIIEES
IIIIIIIIEE
IIIIIIIIIIEA
IIIIIIIIEA
IIIIEA
IIII
I
I
I
I
(6)完整的逻辑关系式
(7)逻辑电路
& &&&
&&
&& &&&&& &
≥1
1 1
1
11
11 11 111
0E S 0A 1A 2A
0I 1I 2I 3I 4I 5I 6I 7I 1E
≥1 ≥1
二,译码器
译码器是编码的逆过程，也就是将输入信号的原意翻译出来。完成此任务的组合逻辑电路称为编码器。
译码器的输入信号是 二进制代码,而输出信号通常有两种情况,一种是 一路控制信号,称单选通译码器,另一种是 多路控制信号,称为代码变换器或多选通译码器,下面分别如下介绍。
1.单选通输出译码器（ CT74138型）
0111111111101
1011111101101
1101111110101
1110111100101
1111011111001
1111101101001
1111110110001
1111111000001
11111111××××0
11111111×××1×
A0A1A2
输 出输 入
0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y1G 2G
功能表（ G2=G2A+G2B）
1 … 8
16 … 9
A2 A1 A0 G2AG2B G1 Y7 GND
+U Y0 Y1 Y2 Y3 Y4 Y5 Y6
引脚图
1),输入高电平有效，输出低电平有效 。
3),各输出的逻辑表达式为,
00120 mAAAY
10121 mAAAY
20122 mAAAY
30123 mAAAY
44 mY?
55 mY?
66 mY?
77 mY 用途,
单选通输出译码器常用于计算机中对存储器,
输入输出接口芯片等的地址译码，也可与相应的逻辑门构成各种组合逻辑电路。
工作原理：
0G,0G B2A22).使能端,G1=1,,同时满足,允许译码,否则禁止译码。
0Y 1Y 2Y 3Y 4Y 5Y 6Y
B2GA2G1G
G
A0 A1 A0
7Y
1
111
111
& &&&&&&&
&
CT74138逻辑电路
解：将原式转化为最小项表达式
C B AACBABCBACABCABC
)BB)(AA(C)CC)(AA(BF
765321
765321
mmmmmm
mmmmmm
例 1 试用 138译码器实现逻辑组合 F=B+C。
765321 YYYYYY
F
A2 A1 A0 G2AG2B G1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
&
C B A 1
解,Ai为被减数,Bi为减数,Ci-1为低位借位,Ci为本位借位，
Si为差。 7421
7421i
mmmm
mmmmS
例 2 试用 138译码器构成一位全减器。
7421 YYYY
Ai Bi Ci-1 1
11111
00011
00101
01001
10110
11010
11100
00000
真值表
Ai Bi Ci-1 Si Ci
最小项表达式
7321i YYYYC
A2 A1 A0 G2AG2B G1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
&
Si
&
Ci
在电子技术和计算机技术中,经过数字处理的信号,常要送到数字显示器件显示,而数字处理信号是二进制数,显示信号习惯用十进制数。
数字显示译码器的任务就是将输入的二进制代码翻译成数字显示代码，并输出至数字显示器显示。
数字显示译码器包含两个部分：
数字显示器件（工程上用得最多的是即发光二极管显示器 LED）。
代码变换器或多选通译码器。
2,数字显示译码器
(1) LED极管显示器
由七段发光二极管组成，有两种连接方式，即共阳极连接和共阴极连接。
a
b
c
d
e
f g
共阴极连接
Vcc?
a b c d e f g
a b c d e f g
共阳极连接
a
b
cde
f g? 若显示,对共阳极连接,abcdefg=1011011,
a
b
cde
f g? 若显示,对共阴极连接,abcdefg=0000110,
(2) LED显示译码器 (CT74LS48芯片 )
1
1
1
1
1
1
1
1
1
1
示显出输入输能功
91100111001x19
81111110001x18
70000111110x17
61111100110x16
51101101010x15
41100110010x14
31001111100x13
21011010100x12
10000111000x11
00111110000110
000000
1
1
1
0
1
0
1
1
0
1
00000001零灭
11111111xxxxx0灯试
00000000(输入 )xxxxxx灯灭形字gfedcbaBI/RBOABCDRBILT字数功能说明输出高电平有效，显示器有显示，译码器只能与共阴极的 LED显示器相配；
当输入为 0000,0010,0011,0101,0111,1000,1001时，
输出 a段为高电平,其表达式为：
ABCD
ABCDCBAD
ABCDBACD
ABCDABCDY a
正常译码（ LT=1,RBI=1,BI=1）
输入译码器
a
b
cde
f g
Ya Yb Yc Yd Ye Yf Yg?
D C B A
灭灯输入 （ BI作输入,且 BI=0）
输出全为低电平,显示器无显示 。
试灯输入（ LT=0）
输出全为高电平,显示器显示,8”。利用此端可检查显示器的好坏。
灭零输入 （ RBI=0,且输入 DCBA=0000）
所有输出均为低电平,显示器无显示 ;如果 DCBA不全为零此时,显示器正常显示 。
灭零输出 (RBO)
只要显示器无显示,RBO=0,否则 RBO=1。
该端主要用于多位显示时,多个译码器的连接,消去高位 0,使数字显示符合习惯 。
RBOBI /
RBI RBI RBI aaa
RBOBI / RBOBI /
g g g
DCBA LT DCBA LT DCBA LT
7 7 7
多位数字显示器连接示意图
0000 1 0100 1 0101 1
作业
10-6,10-10,10-12
10.4 数据选择器与数据分配器
在计算机系统中,常常需要将数据总线上的信号传送到不同的单元,或将个通道的信号传送的数据总线上,完成前一功能的电路称为 数据选择器,完成后一功能的电路称为 数据分配器,
基本要求
1） 理解 数据选择器与数据分配器 的功能及特点 。
2） 应用 4051选择器芯片 设计组合逻辑电路一 数据选择器数据选择器又称多路数据选择器 。其功能是在控制信号的作用下，选择多路信号中的某一路送入输出。
四选一选择器功能图输入
I0
I1
I2
I3 输出 Y
控制信号
S0S1
真值表输 入 控制 输出
I
0
I
1
I
2
I
3
S
1
S
0
Y
× × × × 0 0 I
0
× × × × 0 1 I
1
× × × × 1 0 I
2
× × × × 1 1 I
3
二 数据分配器数据分配器的功能与数据选择器相反,是在控制信号的作用下，将一路输入信号送入多个输出端中的某一个。
数据器选择与数据分配器可用多路开关实现。
CD4051八路模拟开关芯片真值表输 入
INH A B C
接通通道
F
1 × × × 均不接通
0 0 0 0 D
0
0 0 0 1 D
1
0 0 1 0 D
2
0 0 1 1 D
3
0 1 0 0 D
4
0 1 0 0 D
5
0 1 1 0 D
6
0 1 1 0 D
7
功能图
13
14
15
12 3
1
5
2
4
D0
D1
.
.
.
D7
11 10 9 6
A B C INH
F
输出 F=
7654
3210
A B C DDCABCDBADCBA
B C DADCBACDBADCBA
例 1 试写出图中实现的逻辑表达式。
电路图
D0
D1
.
.
.
D7
A B C
A B C
F
4051
INH ⊥
⊥
●
●
●
●
●
●
1
解：
∵ D0= D1= D5= D6= D7=0
D2= D3= D4=1
CBABCACBAF
例 2 试用 4051实现的逻辑表达式 F=AB+BC+AC。
解：
F=AB+BC+AC CBABCACABA B C
令 D7= D6 = D4 = D3=1
D5= D2 = D1 = D0=0
4051的输出与 F的表达式完全相同电路图
F
⊥
⊥
● ●
● ● ● 1
D0D1 … D7
4051INH A AB B
C C
(1)掌握组合逻辑电路的分析方法与设计方法 。
(2)根据命题,设计合理的组合逻辑电路 。
(3)理解加法器,编码器和译码器的逻辑功能,
掌握其分析方法 。
10.1 组合逻辑电路分析和设计 10.3 编码器 与译码器10.2 加法器 10.4 选择器 与分配器
10.1 组合逻辑电路的分析与设计基本要求,
(1)根据已知逻辑电路写出逻辑表达式,运用逻辑代数进行变换和化简,列出真值表,总结逻辑关系 。
(2)根据命题,设计合理的组合逻辑电路 。
一组合逻辑电路分析 二组合逻辑电路设计一 组合逻辑电路的分析组合逻辑电路的分析是对已知的逻辑电路用逻辑代数的原理加以解析,以判断其逻辑功能或提出改进方案,分析一般分为以下步骤,
(1)从已知的逻辑电路写出逻辑表达式 。
(2)运用逻辑代数变换和化简 。
(3)列出真值表 。
(4)根据真值表进行逻辑分析与改进 。
下面通过实例具体说明分析过程：
例 1 分析右图的逻辑电路。
解：
1） 列出表达式
2）变换或化简
ABCCABCABCAF
3）真值表
F=A +ABC+C
= (A+C)+ABC
=A+C+ABC=A+C=
ABC ABC
ABC
CA?
A C F
0 0 0
0 1 1
1 0 1
1 1 1
A
C
F&
&
&
4）改进电路
A
B
C F
&
&
&
&
ABC
AABC
ABCC
电路实现对 A、
C的或运算。
例 2 分析右图中的逻辑电路
CACBBAF
B C
A 00 01 11 10
0
1
11 1
1 11
A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
真值表ABC ABC ABC
CBA CBA
CBA
变换化简
F=A +B +C
=A( )+B ( )
+C( )
= AB+AC+AB+BC+AC+BC
ABCCABCBABCA
解,
F=
A
B
C
F&
&
&
& ABCA
ABCC
& ABCB
从真值表可看出，电路的逻辑功能为：输入相同，输出为 0；输入相异，
输出为 1。
从逻辑表达式看，化简后为最简与或函数式，但不是最简单的与非逻辑函数式。
化简视实际情况而定。
二 组合逻辑电路的设计设计的一般步骤如下：
(1)按命题要求列真值表 ;
(2)根据真值表写出逻辑表达式,
(3)化简变换
⑷ 画出逻辑电路 。
例 3 设计一个有三个输入变量的奇偶校正电路 。 输入量 1的个数为奇数时,输出为 1；输入量 1的个数为偶数时,输出为 0。
解,1） 列真值表
A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
真值表
2） 写出表达式
ABCCBACBACBAF
3） 化简变换
CBABACABBAF )()(
ABBA
BABAABBAABBAABBA
))((
CBACBACBAF )(
A
B
C
1?
1? F
4） 画逻辑电路例 4 设三台电动机 A,B,C，要求 (1)A开机则 B也开机；
(2)B开机则 C也开机。如果不满足上述条件，即发生报警。试写出报警信号逻辑表达式，并用与非门实现。
CBBAF
B C
A 00 01 11 10
0 1
1 1 1 1
A B C F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
真值表
CABCBACBACBAF
解,设输出报警为 1，输入开机为 1。
CBBA
A
C
F
&
& &
&&B
集成门电路芯片 74LS00
芯片 74LS00含有四个独立的二输入与非门，引脚排列如下：多余输入端可接高电平和悬空。
74LS00
& &
& &
1 2 3 4 5 6 7
14 13 12 11 10 9 8
1A 1B 1Y 2A 2B 2Y GND
+5 4B 4B 4Y 3B 3A 3Y
课堂练习 1,下图为两地控制一盏灯的电路。 A,B为单刀双掷开关，装在两地。设 F=1为灯亮，开关向上，
A=1,B=1。试写出灯亮的逻辑式。
A B F
0 0 1
0 1 0
1 0 0
1 1 1
真值表
ABBAF
解,
0 0 0 0
0 0
ACDBCF
解,
× × × ×
× ×
课堂练习 2,设计一个 8421BCD码的检码电路，要求当输入量 DCBA≤ 2，或 >7时，电路输出 F为高电平，试用最少的 2输入与非门设计该电路。
D C B A F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
真值表
B A
DC 0 0 01 11 10
00 1 1 0 1
01 0 0 0 0
11
10 1 1
ACBCF
BACABC
A
C
F
&
&
B
&
&
课堂练习 3,举重比赛有三个裁判员 A,B,C，另外有一个主裁判 D。 A,B,C裁判认为合格时为一票,D裁判认为合格时为二票。多数通过时输出 F=1。试用与非门设计多数通过的表决电路。
CBADDADBDCF解,
D C B A F
1
1
1
1
真值表
1 1 × ×
1 × 1 ×
1 × × 1
0 1 1 1
DC
AB 00 01 11 10
00 1
01 1 1
11 1 1 1
10 1 1
F=DC+DB+DA+CBA
C B ADADBDCF
F
ABC D
&
& && &
10.2 加法器计算机运算电路中要用到加法器 。 常用的加法器有全加器和半加器两类 。 不考虑进位的加法器称为半加器 。 考虑进位的加法器称为全加器 。 本节按组合逻辑电路设计的步骤分别写出两种加法器的逻辑表达式及逻辑图 。
例 1 设计一个半加器 。 SCBA
1011
0101
0110
0000
真值表逻辑表达式进位 C：
和 S,S=AB
BABABAC
逻辑电路
HA
oC
Ai
Bi
Si
Ci
AB C1?
& S
ii1iii
ii1iiiii
1iii1iii
1iii1iiii
BACBA
BACBABA
CBACBA
CBACBAC
)(
)(
例 2 设计一个全加器。
Si逻辑关系与 9.1例 3相同
1iiii CBAS )(
11111
10011
10101
01001
10110
01010
01100
00000
iA iB iS iCCi-1
真值表
1?
1? 1?
1?&
&
iC
iSi
Bi
A
iC
AiBi
HA
HA 1?AiBi
Ci-1
iC
iS
)ii B(ACi-1?
Ci-1
Ai Bi
)( ii BA?
作业
10-1,10-4
10.3 编码器与译码器
基本要求
1） 理解编码和译码概念,理解编码器和译码器器的功能及特点 。
2） 理解高,低电平有效的概念,理解输入优先级概念 。
3） 学会利用功能表或真值表分析输入与输出的逻辑关系 。
4） 应用 138译码器设计组合逻辑电路一 编 码 器 二 译 码 器一 编码器定义：
将若干个 0和 1按一定规律编排成特定含义的代码,称为编码 。 完成编码工作的电路称为编码器 。
特点：
它是一种多输入多输出的组合电路 。 输入通常是电位,只允许 一个输入端有效 （ 有效输入端与其他输入端电位不同 ） 。 输入方式有键盘输入和电位输入 。 输出端为二进制代码 。 当输入有效信号时,输出端就得到所对应的二进制代码 。
1,键控编码器（ 8线 -3线二进制编码器）
AB
0S
1S
2S
3S
4S
5S
6S
7S
0I 0I
1I 1I
2I 2I
3I 3I
4I 4I
5I 5I
7I 7I
6I 6I
& &&
&
R′8
8
1?
SC逻辑电路输入低电位有效 7531 7531 IIII IIIIA
I1=0
0 0 1 输出高电位有效
7632 IIIIB?
7654 IIIIC?
逻辑表达式
+5V
111101111111
101110111111
110111011111
100111101111
111011110111
101011111011
110011111101
100011111110
000011111111
SABC0I 1I 2I 3I 4I 5I 6I 7I
输 入 输出功能表 (真值表 )
输出标志 S
当 S=1，表示有键按下，输出编码。 S=0时，输出非编码。
根据真值表也可得出上述逻辑表达式，并可看出，输出是高电平有效 的 三位二进制代码 。
三位二进制数共有 8种状态，故共有八个输入端，且低电平有效。
7531
7531
IIII
IIIIA
7632 IIIIB? 7654 IIIIC?
2,优先编码器上面电路中，若两个以上的键同时按下将造成逻辑紊乱，为保证工作可靠,电路必须采用优先编码器，这种编码器能按事先安排的输入端优先次序输出代码。
CT74148型 8线 3线优先编码器芯片输入信号 I0~I7，优先顺序为 I7~I0,当两个以上的输入信号同时产生时，芯片只对优先权高的输入信号编码，优先权低的信号被屏蔽。
芯片功能表是了解芯片工作原理和正确使用芯片的重要依据。
(1)输入低电平有效。
(2)输出低电平有效。
(3)优先权 I7~I0 递减。
100000xxxxxxx0
1010010xxxxxx0
10010110xxxxx0
101101110xxxx0
1000111110xxx0
10101111110xx0
100111111110x0
10111111111100
01111111111110
11111xxxxxxxx1
i E 0I 1I 2I 3I 4I 5I 6I 7I 2A 0A OE1A
8线 -3线优先编码器功能表输 入 输 出
S
输出编码的反码与有效输入编号对应称为 输出低电平有效工作原理：
1246346567
1246734675677
12345675677
12345673456756770
IIIIIIIIII
IIIIIIIIIIIII
IIIIIIIIIII
IIIIIIIIIIIIIIIIA
)(
45674567
45676745675676772
IIIIIIII
IIIIIIIIIIIIIIIIA
)(
2453456723456767
234567345676771
IIIIIIIIIIIIIIII
IIIIIIIIIIIIIIA
)(
(4) 输入 /输出信号逻辑关系,
EI称为输入使能信号或片选信号,低电平有效
,EI =0,允许编码； EI =1，禁止编码。
EO为输出使能信号，用于多个编码器的优先级连接，与低一级编码器的 EI端相连。当 I0~I7 全 1
时，即没有输入有效信号，则 EO =0，允许低一级编码器编码,否则,EO =1,禁止编码。
S为控制输出标志,与前面的作用相同。
(5)控制信号功能 ( EI,EO,S)：
0001234567
012345670
12463465670
245345671
45672
)(
)(
)(
EEEEIIIIIIIIEES
IIIIIIIIEE
IIIIIIIIIIEA
IIIIIIIIEA
IIIIEA
IIII
I
I
I
I
(6)完整的逻辑关系式
(7)逻辑电路
& &&&
&&
&& &&&&& &
≥1
1 1
1
11
11 11 111
0E S 0A 1A 2A
0I 1I 2I 3I 4I 5I 6I 7I 1E
≥1 ≥1
二,译码器
译码器是编码的逆过程，也就是将输入信号的原意翻译出来。完成此任务的组合逻辑电路称为编码器。
译码器的输入信号是 二进制代码,而输出信号通常有两种情况,一种是 一路控制信号,称单选通译码器,另一种是 多路控制信号,称为代码变换器或多选通译码器,下面分别如下介绍。
1.单选通输出译码器（ CT74138型）
0111111111101
1011111101101
1101111110101
1110111100101
1111011111001
1111101101001
1111110110001
1111111000001
11111111××××0
11111111×××1×
A0A1A2
输 出输 入
0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y1G 2G
功能表（ G2=G2A+G2B）
1 … 8
16 … 9
A2 A1 A0 G2AG2B G1 Y7 GND
+U Y0 Y1 Y2 Y3 Y4 Y5 Y6
引脚图
1),输入高电平有效，输出低电平有效 。
3),各输出的逻辑表达式为,
00120 mAAAY
10121 mAAAY
20122 mAAAY
30123 mAAAY
44 mY?
55 mY?
66 mY?
77 mY 用途,
单选通输出译码器常用于计算机中对存储器,
输入输出接口芯片等的地址译码，也可与相应的逻辑门构成各种组合逻辑电路。
工作原理：
0G,0G B2A22).使能端,G1=1,,同时满足,允许译码,否则禁止译码。
0Y 1Y 2Y 3Y 4Y 5Y 6Y
B2GA2G1G
G
A0 A1 A0
7Y
1
111
111
& &&&&&&&
&
CT74138逻辑电路
解：将原式转化为最小项表达式
C B AACBABCBACABCABC
)BB)(AA(C)CC)(AA(BF
765321
765321
mmmmmm
mmmmmm
例 1 试用 138译码器实现逻辑组合 F=B+C。
765321 YYYYYY
F
A2 A1 A0 G2AG2B G1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
&
C B A 1
解,Ai为被减数,Bi为减数,Ci-1为低位借位,Ci为本位借位，
Si为差。 7421
7421i
mmmm
mmmmS
例 2 试用 138译码器构成一位全减器。
7421 YYYY
Ai Bi Ci-1 1
11111
00011
00101
01001
10110
11010
11100
00000
真值表
Ai Bi Ci-1 Si Ci
最小项表达式
7321i YYYYC
A2 A1 A0 G2AG2B G1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
&
Si
&
Ci
在电子技术和计算机技术中,经过数字处理的信号,常要送到数字显示器件显示,而数字处理信号是二进制数,显示信号习惯用十进制数。
数字显示译码器的任务就是将输入的二进制代码翻译成数字显示代码，并输出至数字显示器显示。
数字显示译码器包含两个部分：
数字显示器件（工程上用得最多的是即发光二极管显示器 LED）。
代码变换器或多选通译码器。
2,数字显示译码器
(1) LED极管显示器
由七段发光二极管组成，有两种连接方式，即共阳极连接和共阴极连接。
a
b
c
d
e
f g
共阴极连接
Vcc?
a b c d e f g
a b c d e f g
共阳极连接
a
b
cde
f g? 若显示,对共阳极连接,abcdefg=1011011,
a
b
cde
f g? 若显示,对共阴极连接,abcdefg=0000110,
(2) LED显示译码器 (CT74LS48芯片 )
1
1
1
1
1
1
1
1
1
1
示显出输入输能功
91100111001x19
81111110001x18
70000111110x17
61111100110x16
51101101010x15
41100110010x14
31001111100x13
21011010100x12
10000111000x11
00111110000110
000000
1
1
1
0
1
0
1
1
0
1
00000001零灭
11111111xxxxx0灯试
00000000(输入 )xxxxxx灯灭形字gfedcbaBI/RBOABCDRBILT字数功能说明输出高电平有效，显示器有显示，译码器只能与共阴极的 LED显示器相配；
当输入为 0000,0010,0011,0101,0111,1000,1001时，
输出 a段为高电平,其表达式为：
ABCD
ABCDCBAD
ABCDBACD
ABCDABCDY a
正常译码（ LT=1,RBI=1,BI=1）
输入译码器
a
b
cde
f g
Ya Yb Yc Yd Ye Yf Yg?
D C B A
灭灯输入 （ BI作输入,且 BI=0）
输出全为低电平,显示器无显示 。
试灯输入（ LT=0）
输出全为高电平,显示器显示,8”。利用此端可检查显示器的好坏。
灭零输入 （ RBI=0,且输入 DCBA=0000）
所有输出均为低电平,显示器无显示 ;如果 DCBA不全为零此时,显示器正常显示 。
灭零输出 (RBO)
只要显示器无显示,RBO=0,否则 RBO=1。
该端主要用于多位显示时,多个译码器的连接,消去高位 0,使数字显示符合习惯 。
RBOBI /
RBI RBI RBI aaa
RBOBI / RBOBI /
g g g
DCBA LT DCBA LT DCBA LT
7 7 7
多位数字显示器连接示意图
0000 1 0100 1 0101 1
作业
10-6,10-10,10-12
10.4 数据选择器与数据分配器
在计算机系统中,常常需要将数据总线上的信号传送到不同的单元,或将个通道的信号传送的数据总线上,完成前一功能的电路称为 数据选择器,完成后一功能的电路称为 数据分配器,
基本要求
1） 理解 数据选择器与数据分配器 的功能及特点 。
2） 应用 4051选择器芯片 设计组合逻辑电路一 数据选择器数据选择器又称多路数据选择器 。其功能是在控制信号的作用下，选择多路信号中的某一路送入输出。
四选一选择器功能图输入
I0
I1
I2
I3 输出 Y
控制信号
S0S1
真值表输 入 控制 输出
I
0
I
1
I
2
I
3
S
1
S
0
Y
× × × × 0 0 I
0
× × × × 0 1 I
1
× × × × 1 0 I
2
× × × × 1 1 I
3
二 数据分配器数据分配器的功能与数据选择器相反,是在控制信号的作用下，将一路输入信号送入多个输出端中的某一个。
数据器选择与数据分配器可用多路开关实现。
CD4051八路模拟开关芯片真值表输 入
INH A B C
接通通道
F
1 × × × 均不接通
0 0 0 0 D
0
0 0 0 1 D
1
0 0 1 0 D
2
0 0 1 1 D
3
0 1 0 0 D
4
0 1 0 0 D
5
0 1 1 0 D
6
0 1 1 0 D
7
功能图
13
14
15
12 3
1
5
2
4
D0
D1
.
.
.
D7
11 10 9 6
A B C INH
F
输出 F=
7654
3210
A B C DDCABCDBADCBA
B C DADCBACDBADCBA
例 1 试写出图中实现的逻辑表达式。
电路图
D0
D1
.
.
.
D7
A B C
A B C
F
4051
INH ⊥
⊥
●
●
●
●
●
●
1
解：
∵ D0= D1= D5= D6= D7=0
D2= D3= D4=1
CBABCACBAF
例 2 试用 4051实现的逻辑表达式 F=AB+BC+AC。
解：
F=AB+BC+AC CBABCACABA B C
令 D7= D6 = D4 = D3=1
D5= D2 = D1 = D0=0
4051的输出与 F的表达式完全相同电路图
F
⊥
⊥
● ●
● ● ● 1
D0D1 … D7
4051INH A AB B
C C
