6.7※ 数字锁相环路数字锁相环路（ Digital Phase-Locked Loop），
简记为 DPLL。
图 6.7.1 数字锁相环路的组成
6.7
数字锁相环路的方框图如图 6.7.1所示。
6.7.1 数字锁相环路的基本部件抽样相位检测器的种类很多，如触发器相位检测器、
奈奎斯特速率抽样相位检测器、零交叉相位检测器和超前 —— 滞后相位检测器等。
6.7.1
一、抽样相位检测器图 6.7.2（ a）所示为一种零交叉相位检测器的方框图。电路组成：带通滤波器 BPF和 A／ D转换器。
设输入信号为一单频率正弦信号
0( ) si ni im it V t
经带通滤波器滤除无用信号后．送给 A／ D转换器。在 A／
D转换器中，用数控振荡器输出的脉冲信号对输入信号抽样，并转换成二进制数字信号输出。图 6.7.2（ b）是这种电路的工作波形示意图。
的数字信号。
为了分析方便，将输入信号的相位变换成以输出信号相位
ot? 为参考点的形式，即
1( ) sin[ ( ) ]i im ot V t t
式中,10( ) ( )iott
6.7.1
()i t?
为输入信号，
0()o nT?
其中,为数控振荡器输出脉冲序列，
0()s nT?
为抽样信号，
0()DQ nT?
表示检测器输出这样，在每个抽样脉冲出现时，所取得的抽样值为
0 0 1 0
10
( ) s i n [ ( ) ]
s i n [ ( ) ]
s im o
im
n T V n T n T
V n T
因为假定抽样脉冲序列初相为零，
与输出信号之间的相差 0()nT?
表示，故抽样值可表示为
00( ) s in [ ( ) ]s imn T V n T
10()nT? 可以用 0nT 时刻输入信号所以相位检测器的鉴相特性在输入信号为正弦信号时为正弦鉴相特性。
A/D变换器在完成抽样过程后，再将抽样值用二进制数字信号表示。这个被量化后的输出信号用
0()DQ nT?
表示，即
00( ) s i n [ ( ) ]D Q imn T Q V n T
式中,Q 表示量化处理，
0()DQ nT?
以是出现在抽样时刻的已量化值，也可是由 M个码元组成的二进制码字。
6.7.1
数字滤波器实际上是一种数字信号处理电路，它能对数字信号进行加工，改变它的频谱使其符合预定的要求。
6.7.1
二、数字滤波器图 6.7.3 数字滤波器工作原理示意图数字滤波器的工作原理及其特性如图 6.7.3所示。
如果输入信号是如图 6.7.3（ c）所示的离散时间信号
()ISnT? 那么应该用一个什么样的电路来得到输出离散时
()OSnT?间信号从 图 6.7.3（ a） 不难得出，描述该电路输出、输入特性的微分方程为
() ( ) ( )O
OI
dtR C t t
dt
如果抽样周期 ST 足够小，上式可以近似为
[ ( 1 ) ] ( ) ( ) ( )O S O S O S I S
S
RC n T nT nT nT
T
整理后，可得
[ ( 1 ) ] ( 1 ) ( ) ( )SSO S O S I STTn T n T n TR C R C
6.7.1
这个方程是差分方程，可用图 7.7.4所示电路实现。
ST,× 表示乘因子,?
图中 D表示延时 表示相加。
图 6.7.4 一阶数字滤波器在电路中流通的信号是时间离散，但取值连续的信号，即抽样数据信号。利用 Z
变换．上式可变换为 z
域表示式
( ) ( 1 ) ( ) ( )SSo o iTTz z z zR C R C
其中,()o z? 和 ()i z? 分别为 ()OSnT? ()ISnT?和 的 Z变换。
6.7.1
图 6.7.4 一阶数字滤波器于是可得图
6.7.4所示滤波器的 Z域传递函数为
()
(1 )
S
S
T
RCHz
T
z
RC
这是一个一阶滤波器的表示式。为求其频率特性，令
SjTze
，代人上式中，整理后得
()
c o s ( 1 ) s in
S
S
SS
T
RCHj
T
T j T
RC
6.7.1
图 6.7.4 一阶数字滤波器在 ST 很小的情况下,co s 1ST,si n
SSTT
上式可简化为
1()
1Hj j R C
上式与图 6.7.3（ a）所示电路的频率特性完全相同。
可见，当输入信号为离散时间信号时，用图 6.7.4所示电路代替图 6.7.3（ a）所示电路，在
1ST? 的情况下，
差别很小。但当 1
ST?
的条件不满足时，两者频率特性将有差别。
6.7.1
图 6.7.5所示是一种数字锁相环路中使用的环路滤波器组成框图。这个滤波器的 Z域传递函数为
1
12
1() 1
A A zHz
z
图 6.7.5 数字比例积分滤波器同样可以得到该滤波器的频域传输函数为
1 2 2c os si n()
1 c os si n
SS
SS
A A T j A THj
T j T
若 1ST?,上式将近似为
12
2()
S
AAH j A
jT
显然，它与有源比例积分滤波器的频率特性类似。
6.7.1
用 SjTze 代入，
图 6.7.6 数字控制振荡器的方框图数字控制振荡器的输出信号是周期性脉冲序列，其周期受数字滤波器输出的控制信号控制。图 6.7.6所示是一种数字控制振荡器的方框图，它是一个受控分频器。
时钟产生器是一个稳定的振荡器。它的频率是抽样频率三、数字控制振荡器
01/T
的 m倍，即 cof mf?
6.7.1
数字控制振荡器的输出脉冲序列的周期可用下式表示
0
0( ) ( 1 )
TT n T b n
m
其中，
0T
是数字控制振荡器中心频率对应的周期,b(n-1)
抽样周期数字控制振荡器输出脉冲序列的周期。利用上述基本部件组成的一种数字锁相环路的总体方框图如图
6.7.7所示。
是（ n-1）个抽样周期环路滤波器的输出,()Tn 是第 n个图 6.7.7 数字锁相环路的总体方框图
6.7.1
6.7.2 数字锁相环路的工作过程以不含滤波器的一阶环路在相位阶跃输入时的跟踪过程为例，定性地说明数字锁相环路的工作过程。
( ) 0E t 时，中心频率为 0?,周期为 002/T 。
图 6.7.8 一阶数字锁相环路方框图一阶环路的方框图如图 6.7.8所示。相位检测器为零交叉相位检测器。数控时钟在误差信号数控时钟的特性可表示为
0( ) ( 1 )T j T C j
式中,()Tj 是第 j次抽样时数控时钟的周期,( 1)Cj?
是（ j－ 1）次抽样时相位检测器输出的误差信号引起时钟周期的变化量。
6.7.1
图 6.7.9 一阶数字锁相环路的工作过程若输入信号相位在 0t
时刻发生阶跃，其波形如图 6.7.9（ a）所示。
时刻的抽样值为零。
发生阶跃后，
如不发生阶跃,0t
00( ) sinEott
此即相位检测器输出的误差电压。
6.7.1
时刻的抽样值为0t
(0)C相应于此电压，数控时钟周期的改变量为 。
在 1t 时刻相位检测器输出的误差电压值是
11( ) si nEott
它相应于时钟周期的改变量为 (1)C,则下一个抽样时正零交叉点，如此类推。从而完成了环路对相位阶跃的跟踪过程。
6.7.1
则下一个抽样时刻将不是
1 0 0t T t
，而是
10 (1)t t T 0(1) ( 0 )T T C
环路的设计应使 1t 时刻较 0t 时刻更接近正零交叉点。
刻将出现在 21 (2 )t t T,而
0( 2 ) (1)T T C
，
2t
将比 1t 更接近若环路的输入信号为 ( ) sin[ ( ) ]
i im o it V t t
因为输入信号只在抽样时刻才进入环路，故输入环路设数控时钟的相角为
2 0 0 0( ) ( )oon T n T n T
6.7.1
1 0 0 0( ) ( )oin T n T n T
的相角为
6.7.3 数字锁相环路的基本方程及模型为了便于分析，这里的 0()i nT? 和 0()o nT? 均以时钟信号的中心频率所确定的相角 0onT? 为参考。这样，在第 n个抽样时刻，环路的相差为
0 1 0 2 0 0 0( ) ( ) ( ) ( ) ( )E i on T n T n T n T n T
相应的抽样值为
00( ) sin ( )E im EnT V nT
经量化后，用上标 Q表示量化值，即量化后的抽样
00( ) [ si n ( ) ]QE im EnT Q V nT
式中,Q 表示量化处理,0()QE nT? 经数字滤波器后，其输出信号仍用量化值表示，即
0 0 0( ) ( ) [ s i n ( ) ]QQP E i m En T D n T D Q V n T
值表示为表示数字滤波处理。式中,Q
6.7.1
性，在
0()QP nT? 的控制下，第 (n+1)次抽样的周期将发生
0 0()QPT nT
m?
的变化，它所对应的相位变化量为
0
00
2( ) ( )QQ
o P P
T n T n T
mm
6.7.1
按照式
0
0( ) ( 1 )
TT n T b n
m
所示数控振荡器的特将上式用相差表示，可得数字锁相环路的基本方程
0 0 0
00
2[ ( 1 ) ] ( ) [ si n ( ) ]
[ ( 1 ) ] ( )
E E im E
ii
n T nT D Q V nT
m
n T nT
6.7.1
由此可以得出，数控时钟在第 (n+1)次抽样时的输出相位（数字锁相环路的基本方程）为
0 0 0
0 0 0
2
[ ( 1 ) ] ( ) ( )
2
( ) [ sin( ( ) ( ) ) ]
Q
o o P
o im i o
n T n T n T
m
n T D Q V n T n T
m
图 6.7.10 数字锁相环路的相位模型由此得到图 6.7.10所示的数字锁相环的相位模型为上式的初始条件为
( 0 ) ( 0 ) ( 0 ) ( 0 ) ( 0 )E i o i o t
若取 (0) 0t?,则 (0 ) (0 )
Ei
简记为 DPLL。
图 6.7.1 数字锁相环路的组成
6.7
数字锁相环路的方框图如图 6.7.1所示。
6.7.1 数字锁相环路的基本部件抽样相位检测器的种类很多，如触发器相位检测器、
奈奎斯特速率抽样相位检测器、零交叉相位检测器和超前 —— 滞后相位检测器等。
6.7.1
一、抽样相位检测器图 6.7.2（ a）所示为一种零交叉相位检测器的方框图。电路组成：带通滤波器 BPF和 A／ D转换器。
设输入信号为一单频率正弦信号
0( ) si ni im it V t
经带通滤波器滤除无用信号后．送给 A／ D转换器。在 A／
D转换器中，用数控振荡器输出的脉冲信号对输入信号抽样，并转换成二进制数字信号输出。图 6.7.2（ b）是这种电路的工作波形示意图。
的数字信号。
为了分析方便，将输入信号的相位变换成以输出信号相位
ot? 为参考点的形式，即
1( ) sin[ ( ) ]i im ot V t t
式中,10( ) ( )iott
6.7.1
()i t?
为输入信号，
0()o nT?
其中,为数控振荡器输出脉冲序列，
0()s nT?
为抽样信号，
0()DQ nT?
表示检测器输出这样，在每个抽样脉冲出现时，所取得的抽样值为
0 0 1 0
10
( ) s i n [ ( ) ]
s i n [ ( ) ]
s im o
im
n T V n T n T
V n T
因为假定抽样脉冲序列初相为零，
与输出信号之间的相差 0()nT?
表示，故抽样值可表示为
00( ) s in [ ( ) ]s imn T V n T
10()nT? 可以用 0nT 时刻输入信号所以相位检测器的鉴相特性在输入信号为正弦信号时为正弦鉴相特性。
A/D变换器在完成抽样过程后，再将抽样值用二进制数字信号表示。这个被量化后的输出信号用
0()DQ nT?
表示，即
00( ) s i n [ ( ) ]D Q imn T Q V n T
式中,Q 表示量化处理，
0()DQ nT?
以是出现在抽样时刻的已量化值，也可是由 M个码元组成的二进制码字。
6.7.1
数字滤波器实际上是一种数字信号处理电路，它能对数字信号进行加工，改变它的频谱使其符合预定的要求。
6.7.1
二、数字滤波器图 6.7.3 数字滤波器工作原理示意图数字滤波器的工作原理及其特性如图 6.7.3所示。
如果输入信号是如图 6.7.3（ c）所示的离散时间信号
()ISnT? 那么应该用一个什么样的电路来得到输出离散时
()OSnT?间信号从 图 6.7.3（ a） 不难得出，描述该电路输出、输入特性的微分方程为
() ( ) ( )O
OI
dtR C t t
dt
如果抽样周期 ST 足够小，上式可以近似为
[ ( 1 ) ] ( ) ( ) ( )O S O S O S I S
S
RC n T nT nT nT
T
整理后，可得
[ ( 1 ) ] ( 1 ) ( ) ( )SSO S O S I STTn T n T n TR C R C
6.7.1
这个方程是差分方程，可用图 7.7.4所示电路实现。
ST,× 表示乘因子,?
图中 D表示延时 表示相加。
图 6.7.4 一阶数字滤波器在电路中流通的信号是时间离散，但取值连续的信号，即抽样数据信号。利用 Z
变换．上式可变换为 z
域表示式
( ) ( 1 ) ( ) ( )SSo o iTTz z z zR C R C
其中,()o z? 和 ()i z? 分别为 ()OSnT? ()ISnT?和 的 Z变换。
6.7.1
图 6.7.4 一阶数字滤波器于是可得图
6.7.4所示滤波器的 Z域传递函数为
()
(1 )
S
S
T
RCHz
T
z
RC
这是一个一阶滤波器的表示式。为求其频率特性，令
SjTze
，代人上式中，整理后得
()
c o s ( 1 ) s in
S
S
SS
T
RCHj
T
T j T
RC
6.7.1
图 6.7.4 一阶数字滤波器在 ST 很小的情况下,co s 1ST,si n
SSTT
上式可简化为
1()
1Hj j R C
上式与图 6.7.3（ a）所示电路的频率特性完全相同。
可见，当输入信号为离散时间信号时，用图 6.7.4所示电路代替图 6.7.3（ a）所示电路，在
1ST? 的情况下，
差别很小。但当 1
ST?
的条件不满足时，两者频率特性将有差别。
6.7.1
图 6.7.5所示是一种数字锁相环路中使用的环路滤波器组成框图。这个滤波器的 Z域传递函数为
1
12
1() 1
A A zHz
z
图 6.7.5 数字比例积分滤波器同样可以得到该滤波器的频域传输函数为
1 2 2c os si n()
1 c os si n
SS
SS
A A T j A THj
T j T
若 1ST?,上式将近似为
12
2()
S
AAH j A
jT
显然，它与有源比例积分滤波器的频率特性类似。
6.7.1
用 SjTze 代入，
图 6.7.6 数字控制振荡器的方框图数字控制振荡器的输出信号是周期性脉冲序列，其周期受数字滤波器输出的控制信号控制。图 6.7.6所示是一种数字控制振荡器的方框图，它是一个受控分频器。
时钟产生器是一个稳定的振荡器。它的频率是抽样频率三、数字控制振荡器
01/T
的 m倍，即 cof mf?
6.7.1
数字控制振荡器的输出脉冲序列的周期可用下式表示
0
0( ) ( 1 )
TT n T b n
m
其中，
0T
是数字控制振荡器中心频率对应的周期,b(n-1)
抽样周期数字控制振荡器输出脉冲序列的周期。利用上述基本部件组成的一种数字锁相环路的总体方框图如图
6.7.7所示。
是（ n-1）个抽样周期环路滤波器的输出,()Tn 是第 n个图 6.7.7 数字锁相环路的总体方框图
6.7.1
6.7.2 数字锁相环路的工作过程以不含滤波器的一阶环路在相位阶跃输入时的跟踪过程为例，定性地说明数字锁相环路的工作过程。
( ) 0E t 时，中心频率为 0?,周期为 002/T 。
图 6.7.8 一阶数字锁相环路方框图一阶环路的方框图如图 6.7.8所示。相位检测器为零交叉相位检测器。数控时钟在误差信号数控时钟的特性可表示为
0( ) ( 1 )T j T C j
式中,()Tj 是第 j次抽样时数控时钟的周期,( 1)Cj?
是（ j－ 1）次抽样时相位检测器输出的误差信号引起时钟周期的变化量。
6.7.1
图 6.7.9 一阶数字锁相环路的工作过程若输入信号相位在 0t
时刻发生阶跃，其波形如图 6.7.9（ a）所示。
时刻的抽样值为零。
发生阶跃后，
如不发生阶跃,0t
00( ) sinEott
此即相位检测器输出的误差电压。
6.7.1
时刻的抽样值为0t
(0)C相应于此电压，数控时钟周期的改变量为 。
在 1t 时刻相位检测器输出的误差电压值是
11( ) si nEott
它相应于时钟周期的改变量为 (1)C,则下一个抽样时正零交叉点，如此类推。从而完成了环路对相位阶跃的跟踪过程。
6.7.1
则下一个抽样时刻将不是
1 0 0t T t
，而是
10 (1)t t T 0(1) ( 0 )T T C
环路的设计应使 1t 时刻较 0t 时刻更接近正零交叉点。
刻将出现在 21 (2 )t t T,而
0( 2 ) (1)T T C
，
2t
将比 1t 更接近若环路的输入信号为 ( ) sin[ ( ) ]
i im o it V t t
因为输入信号只在抽样时刻才进入环路，故输入环路设数控时钟的相角为
2 0 0 0( ) ( )oon T n T n T
6.7.1
1 0 0 0( ) ( )oin T n T n T
的相角为
6.7.3 数字锁相环路的基本方程及模型为了便于分析，这里的 0()i nT? 和 0()o nT? 均以时钟信号的中心频率所确定的相角 0onT? 为参考。这样，在第 n个抽样时刻，环路的相差为
0 1 0 2 0 0 0( ) ( ) ( ) ( ) ( )E i on T n T n T n T n T
相应的抽样值为
00( ) sin ( )E im EnT V nT
经量化后，用上标 Q表示量化值，即量化后的抽样
00( ) [ si n ( ) ]QE im EnT Q V nT
式中,Q 表示量化处理,0()QE nT? 经数字滤波器后，其输出信号仍用量化值表示，即
0 0 0( ) ( ) [ s i n ( ) ]QQP E i m En T D n T D Q V n T
值表示为表示数字滤波处理。式中,Q
6.7.1
性，在
0()QP nT? 的控制下，第 (n+1)次抽样的周期将发生
0 0()QPT nT
m?
的变化，它所对应的相位变化量为
0
00
2( ) ( )QQ
o P P
T n T n T
mm
6.7.1
按照式
0
0( ) ( 1 )
TT n T b n
m
所示数控振荡器的特将上式用相差表示，可得数字锁相环路的基本方程
0 0 0
00
2[ ( 1 ) ] ( ) [ si n ( ) ]
[ ( 1 ) ] ( )
E E im E
ii
n T nT D Q V nT
m
n T nT
6.7.1
由此可以得出，数控时钟在第 (n+1)次抽样时的输出相位（数字锁相环路的基本方程）为
0 0 0
0 0 0
2
[ ( 1 ) ] ( ) ( )
2
( ) [ sin( ( ) ( ) ) ]
Q
o o P
o im i o
n T n T n T
m
n T D Q V n T n T
m
图 6.7.10 数字锁相环路的相位模型由此得到图 6.7.10所示的数字锁相环的相位模型为上式的初始条件为
( 0 ) ( 0 ) ( 0 ) ( 0 ) ( 0 )E i o i o t
若取 (0) 0t?,则 (0 ) (0 )
Ei
