(1),输入端悬空,VCC经 Rb1,T1的 C结向 T2,T3提供基流 ––
T2,T3饱和导通,而 T4,D截止,Vo=VCES3=VOL
(2),输入端接 >2V电源,设对应的 T1 e结导通,则 VB>2.7V
∴ ––––T2,T3饱和导通 ––––Vo=VOL
(3),输入端接同类与非门输出高电平 +3.6V––––+VCC经 Rb1、
T1的 C结向 T2,T3提供基流 ––––T2,T3饱和导通
2.4.2
(4),输入端接 10K电阻到地,若设对应的 e结导通,则
––––输入端相当于接 +3V高电平
Vkkk VVV BECCR 3.310104
2.4.6,由附录 C查出驱动门 （ 7401） 参数：
VOH=2.4V,IOH=0.4mA,VOL=0.4V,IOL=16 mA
负载门 （ 74LS系列 ） 参数：
VIH=2V,IIH=0.02mA,VIL=0.8V,IIL=0.4 mA
VOH(min)
VIH(min)
VIL(max)
VOL(max)
1
1
0 0
RP(max)= VCC- VOH(min)I
OH(total)+IIH(total)
RP(min)= VCC-VOL(max)I
OL(max)-IIL(total)
kmAmA vvVR p 13.202.014.03 4.25InI V-
IHOH
OHCC
m a x ‘
kmAmA vvVR p 295.04.016 4.05II V-
ILOL
OLCC
m i n
(VOL<VIL)
(VOH>VIH)
TN1,TP1：反相器
TN2,TP2：反相器
TN3,TP3：传输门
B
A
A
B
B
B
X
控制信号,BC?BC?
TP4,TP5串联,g极分别接
TN4 g极接,s极接
TN6,TP6：反相器
B A
A B
(1),A=B=0 ––– = =1––––传输门开通 ––––X= =1
同时 TP4,TP5止,TN4亦止 (∵ VGS=0) ∴ TN6导通,TP6止 –––L= = 0
ABA
X
(2),A=0,B=1–– =1,=0–––传输门禁止
∵ =1––––TP4止 (TP5亦截止 ),而 TN4导通 (VGS加正压 )–––X=0，
则 L= =1
A
BA
X
3,1,0 –– 0,=1–––传输门开通,X= =0 –––L= =1A B A X
此时,TP5截止 (TP4当然截止 ),TN4截止 (VGS加负压 )
4,1–– = 0 ––– 传输门禁止同时,TN4截止 (∵ VGS=0),而 TP4,P5导通 –––X=1–––L= =0
A B
X
即 L=A⊕ B
A
B
LVDD
VDD
TP1
TN1
TP2
TN2
TP3
TN3
TP4
TP5
TN4
TN6
TP6
2.6.3
CBACBA
BABAABCBABABABAAB
ACCBBACBAABC
DBADCDABDBA
⊙⊙
.4
)(.3
.2
.1
用基本公式和定理证明：
右边左边
DBADCABADDCDABA
DBBDCDABADBDCDADBBA
DBDABADABA
)1(
)(
左边右边
CBAA B C
CABCCABACACBBACACBBA ))(())()((
0)()(
)()()(
0)()()(
ABCBAAA B CBA
ABAA B CBABABAA B CBA
BABABABABABABAAB
右边
⊙左边右式⊙⊙
⊙⊙左式
CBA
CBACBACBACBA )()(
求下列函数的对偶式和反函数：
CBADDCBAF
DCBADCABF
2
1
.2
))((.1
DCBADCABF
DCABDACBF
1
'
1)1
)()(
)()()2
2
'
2
CBDADCBAF
CBDADCBAF
)13,4,3()15,14,5,1,0(),,,(.4
)15,9()8,6,2,0(),,,(.3
)15,14,13,12,11,10()9,8,7,6,5,3,2,0(),,,(.2
)12,11,10,8,6,2,1,0(),,,(.1
4
3
2
1
dmDCBAF
dmDCBAF
dmDCBAF
mDCBAF
用卡诺图化简：
11110
111
101
11100
10110100ABCD
xx1110
xxxx11
11101
11100
10110100ABCD
CBADCADCACBAF1 DBCBDAF2
ABCCAF
DCBDCAF
4
3
写出如下电路的逻辑功能：
倒相级的 T3,T4只要有一个导通，
就输出低电平； T3,T4导通的条件是其对应的输入级为高电平。
BCABF
比普通反相器多了一部分电路两个倒相级
Y=AB
F’=AB
A=B=1:输入级“倒置放大”,F’=0,F=1
A=0或 B=0:输入级“饱和”,F’=1,F=0
F’
F”
A=B=0;PMOS通,NMOS截止 F’=1
A=1或 B=1;PMOS止,NMOS通 F’=0
BAF'
F”=F’=A+B
C=F”=1;PMOS止,NMOS通,F=0
C=0或 F”=0;PMOS通,NMOS止,F=1
)('
"
BACFC
FCF
根据逻辑图写逻辑表达式与非门输入过小电阻接地：输入为 0，输出为 1。
与非门输入为 0，输出为 1
或门输入为 1，输出为 1
EFDF
F’ BA
BAAB
BAABF
'
CBA
CF
CFCFF
'
''
CDABFCDABFCDABF 321 ;; 能否正常工作？
(a)不能线与； (b)接地电阻太小，输出为 1； (c)输出恒为 0
分析逻辑功能：
)()()()(1 MCBAMCBAY
MACMABMBCY2
0 0
0 0
0 1
0 1
0 1
0 1
0 0
0 0
0 0
0 1
0 1
1 0
0 1
1 0
1 0
1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Y2 Y1Y2 Y1
M=1M=0A B C M=0:全加器
0;
:1
21
YBAY
M
图为逻辑选择器示意图，其中 A,B为数据输入端,S1,S2为功能选择端，根据 S1S2的不同取值组合，电路完成不同的逻辑运算。若选择器的功能表如表所示，试设计用与非门实现的电路。
AB
A+B
A⊙ B
0 0
0 1
1 0
1 1
FS2 S1
BA?
010110
101011
111001
010000
10110100S
2S1
AB
AB
A+B
A⊙ B
BA?
BASABSABSBASBASS
BASABSABSBASBASSF
121112
121112
根据波形图，设计实现它的逻辑函数
11000100111011111
11100110100010010
10110100
A
BCY1Y2Y3Y4
BCCBY1
ABY2
BABABAY3
CBCBY4
1 0 0 1
1 0 0 0
0 1 0 0
1 1 0 0
1 1 1 0
0 1 1 0
1 1 1 0
1 1 1 1
0 0 0
0 0 1
1 1 1
1 1 0
0 1 0
0 1 1
1 0 1
1 0 0
Y1 Y2 Y3 Y4A B C
用 8-3优先编码器构成 8421优先编码器 (10-4)优先编码器。
1)编码器串联
1)用编码器串联设计
2)用 1个编码器与附加门电路实现
2)编码器与门电路实现
8-3编码器可以实现 I0~I7的编码，输出 ABC,现增加 I8,I9输入,D输出考虑以 A B C I8 I9作为输入,A’ B’ C’ D作为输出。
而且,A,B,C?A’,B’,C’只是因为引入了 I8,I9,所以
A’=f(A,I8,I9); B’=f(B,I8,I9); C’=f(C,I8,I9); D=f(I8,I9)
以 A’为例列真值表：
0
1
0
0
0
1
0
1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A’A I8 I9
I9=0时,DCBA=0110 (1001)
I9=1,I8=0时,DCBA=0111(1000)
9898
989
)(
'
IIAIIA
IIAIA
98
98
98
'
'
IID
IICC
IIBB
A BC
考虑,I8=I9=1时,D=1,ABC输出与普通 8-3译码器相同
I8=0;I9=1时,D=0,A=B=C=1
I9=0时,D=0,A=0,B=C=1
可以利用 8-3编码器的使能端；
令其在 I8=I9=1时工作，此时 I8,I9不影响 ABC的输出否则不工作，不工作时的 ABCD四个输出全部由 I8,I9决定
I8 I9 EI D
0 0 1 0
0 1 1 0
1 0 1 0
1 1 0 1
EI=I8I9
D=I8I9
对 BC而言,I8,I9有输入时为 1，没有时与 8-3编码器相同，所以 EI端可以完全控制 BC,不需要另外的电路。
对 A而言,I9=0时,A=0，而此时编码器 EI端使 A=1
I9=1,I8=0时,A=1,此时编码器 EI端也使 A=1
其他时刻 A与 8-3编码器相同。
EI端不能完全控制 A,还需要 I9的控制,A’=f(I9,A)
A I9 A’
0 0 X
0 1 0
1 0 0
1 1 1
A B C
I8 I9
D
B’C’
不存在
A’=AI9A’
试用一片 3-8线译码器 (输出为低电平有效 )和一个与非门设计一个奇偶校验器，要求当输入信号为偶数个 1时，输出信号 F为 1，否则为 0。要求电路最简。
输入为偶数个 1对应的译码输出：
011,101,110? Y3,Y5,Y6
653653 YYYYYYF
直接将输出作与非：
试用一片三线 — 八线译码器 T330和与非门实现
CBAF
7421
7421
7421
,,,
YYYY
YYYY
YYYY
ABCCBACBACBAF
P122,3.3.4,3.3.7,3.4.2,
P173:4.2.1,4.2.2,4.2.3,4.2.9,4.3.6,4.4.3,4.5.1,4.5.6
T2,T3饱和导通,而 T4,D截止,Vo=VCES3=VOL
(2),输入端接 >2V电源,设对应的 T1 e结导通,则 VB>2.7V
∴ ––––T2,T3饱和导通 ––––Vo=VOL
(3),输入端接同类与非门输出高电平 +3.6V––––+VCC经 Rb1、
T1的 C结向 T2,T3提供基流 ––––T2,T3饱和导通
2.4.2
(4),输入端接 10K电阻到地,若设对应的 e结导通,则
––––输入端相当于接 +3V高电平
Vkkk VVV BECCR 3.310104
2.4.6,由附录 C查出驱动门 （ 7401） 参数：
VOH=2.4V,IOH=0.4mA,VOL=0.4V,IOL=16 mA
负载门 （ 74LS系列 ） 参数：
VIH=2V,IIH=0.02mA,VIL=0.8V,IIL=0.4 mA
VOH(min)
VIH(min)
VIL(max)
VOL(max)
1
1
0 0
RP(max)= VCC- VOH(min)I
OH(total)+IIH(total)
RP(min)= VCC-VOL(max)I
OL(max)-IIL(total)
kmAmA vvVR p 13.202.014.03 4.25InI V-
IHOH
OHCC
m a x ‘
kmAmA vvVR p 295.04.016 4.05II V-
ILOL
OLCC
m i n
(VOL<VIL)
(VOH>VIH)
TN1,TP1：反相器
TN2,TP2：反相器
TN3,TP3：传输门
B
A
A
B
B
B
X
控制信号,BC?BC?
TP4,TP5串联,g极分别接
TN4 g极接,s极接
TN6,TP6：反相器
B A
A B
(1),A=B=0 ––– = =1––––传输门开通 ––––X= =1
同时 TP4,TP5止,TN4亦止 (∵ VGS=0) ∴ TN6导通,TP6止 –––L= = 0
ABA
X
(2),A=0,B=1–– =1,=0–––传输门禁止
∵ =1––––TP4止 (TP5亦截止 ),而 TN4导通 (VGS加正压 )–––X=0，
则 L= =1
A
BA
X
3,1,0 –– 0,=1–––传输门开通,X= =0 –––L= =1A B A X
此时,TP5截止 (TP4当然截止 ),TN4截止 (VGS加负压 )
4,1–– = 0 ––– 传输门禁止同时,TN4截止 (∵ VGS=0),而 TP4,P5导通 –––X=1–––L= =0
A B
X
即 L=A⊕ B
A
B
LVDD
VDD
TP1
TN1
TP2
TN2
TP3
TN3
TP4
TP5
TN4
TN6
TP6
2.6.3
CBACBA
BABAABCBABABABAAB
ACCBBACBAABC
DBADCDABDBA
⊙⊙
.4
)(.3
.2
.1
用基本公式和定理证明：
右边左边
DBADCABADDCDABA
DBBDCDABADBDCDADBBA
DBDABADABA
)1(
)(
左边右边
CBAA B C
CABCCABACACBBACACBBA ))(())()((
0)()(
)()()(
0)()()(
ABCBAAA B CBA
ABAA B CBABABAA B CBA
BABABABABABABAAB
右边
⊙左边右式⊙⊙
⊙⊙左式
CBA
CBACBACBACBA )()(
求下列函数的对偶式和反函数：
CBADDCBAF
DCBADCABF
2
1
.2
))((.1
DCBADCABF
DCABDACBF
1
'
1)1
)()(
)()()2
2
'
2
CBDADCBAF
CBDADCBAF
)13,4,3()15,14,5,1,0(),,,(.4
)15,9()8,6,2,0(),,,(.3
)15,14,13,12,11,10()9,8,7,6,5,3,2,0(),,,(.2
)12,11,10,8,6,2,1,0(),,,(.1
4
3
2
1
dmDCBAF
dmDCBAF
dmDCBAF
mDCBAF
用卡诺图化简：
11110
111
101
11100
10110100ABCD
xx1110
xxxx11
11101
11100
10110100ABCD
CBADCADCACBAF1 DBCBDAF2
ABCCAF
DCBDCAF
4
3
写出如下电路的逻辑功能：
倒相级的 T3,T4只要有一个导通，
就输出低电平； T3,T4导通的条件是其对应的输入级为高电平。
BCABF
比普通反相器多了一部分电路两个倒相级
Y=AB
F’=AB
A=B=1:输入级“倒置放大”,F’=0,F=1
A=0或 B=0:输入级“饱和”,F’=1,F=0
F’
F”
A=B=0;PMOS通,NMOS截止 F’=1
A=1或 B=1;PMOS止,NMOS通 F’=0
BAF'
F”=F’=A+B
C=F”=1;PMOS止,NMOS通,F=0
C=0或 F”=0;PMOS通,NMOS止,F=1
)('
"
BACFC
FCF
根据逻辑图写逻辑表达式与非门输入过小电阻接地：输入为 0，输出为 1。
与非门输入为 0，输出为 1
或门输入为 1，输出为 1
EFDF
F’ BA
BAAB
BAABF
'
CBA
CF
CFCFF
'
''
CDABFCDABFCDABF 321 ;; 能否正常工作？
(a)不能线与； (b)接地电阻太小，输出为 1； (c)输出恒为 0
分析逻辑功能：
)()()()(1 MCBAMCBAY
MACMABMBCY2
0 0
0 0
0 1
0 1
0 1
0 1
0 0
0 0
0 0
0 1
0 1
1 0
0 1
1 0
1 0
1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Y2 Y1Y2 Y1
M=1M=0A B C M=0:全加器
0;
:1
21
YBAY
M
图为逻辑选择器示意图，其中 A,B为数据输入端,S1,S2为功能选择端，根据 S1S2的不同取值组合，电路完成不同的逻辑运算。若选择器的功能表如表所示，试设计用与非门实现的电路。
AB
A+B
A⊙ B
0 0
0 1
1 0
1 1
FS2 S1
BA?
010110
101011
111001
010000
10110100S
2S1
AB
AB
A+B
A⊙ B
BA?
BASABSABSBASBASS
BASABSABSBASBASSF
121112
121112
根据波形图，设计实现它的逻辑函数
11000100111011111
11100110100010010
10110100
A
BCY1Y2Y3Y4
BCCBY1
ABY2
BABABAY3
CBCBY4
1 0 0 1
1 0 0 0
0 1 0 0
1 1 0 0
1 1 1 0
0 1 1 0
1 1 1 0
1 1 1 1
0 0 0
0 0 1
1 1 1
1 1 0
0 1 0
0 1 1
1 0 1
1 0 0
Y1 Y2 Y3 Y4A B C
用 8-3优先编码器构成 8421优先编码器 (10-4)优先编码器。
1)编码器串联
1)用编码器串联设计
2)用 1个编码器与附加门电路实现
2)编码器与门电路实现
8-3编码器可以实现 I0~I7的编码，输出 ABC,现增加 I8,I9输入,D输出考虑以 A B C I8 I9作为输入,A’ B’ C’ D作为输出。
而且,A,B,C?A’,B’,C’只是因为引入了 I8,I9,所以
A’=f(A,I8,I9); B’=f(B,I8,I9); C’=f(C,I8,I9); D=f(I8,I9)
以 A’为例列真值表：
0
1
0
0
0
1
0
1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A’A I8 I9
I9=0时,DCBA=0110 (1001)
I9=1,I8=0时,DCBA=0111(1000)
9898
989
)(
'
IIAIIA
IIAIA
98
98
98
'
'
IID
IICC
IIBB
A BC
考虑,I8=I9=1时,D=1,ABC输出与普通 8-3译码器相同
I8=0;I9=1时,D=0,A=B=C=1
I9=0时,D=0,A=0,B=C=1
可以利用 8-3编码器的使能端；
令其在 I8=I9=1时工作，此时 I8,I9不影响 ABC的输出否则不工作，不工作时的 ABCD四个输出全部由 I8,I9决定
I8 I9 EI D
0 0 1 0
0 1 1 0
1 0 1 0
1 1 0 1
EI=I8I9
D=I8I9
对 BC而言,I8,I9有输入时为 1，没有时与 8-3编码器相同，所以 EI端可以完全控制 BC,不需要另外的电路。
对 A而言,I9=0时,A=0，而此时编码器 EI端使 A=1
I9=1,I8=0时,A=1,此时编码器 EI端也使 A=1
其他时刻 A与 8-3编码器相同。
EI端不能完全控制 A,还需要 I9的控制,A’=f(I9,A)
A I9 A’
0 0 X
0 1 0
1 0 0
1 1 1
A B C
I8 I9
D
B’C’
不存在
A’=AI9A’
试用一片 3-8线译码器 (输出为低电平有效 )和一个与非门设计一个奇偶校验器，要求当输入信号为偶数个 1时，输出信号 F为 1，否则为 0。要求电路最简。
输入为偶数个 1对应的译码输出：
011,101,110? Y3,Y5,Y6
653653 YYYYYYF
直接将输出作与非：
试用一片三线 — 八线译码器 T330和与非门实现
CBAF
7421
7421
7421
,,,
YYYY
YYYY
YYYY
ABCCBACBACBAF
P122,3.3.4,3.3.7,3.4.2,
P173:4.2.1,4.2.2,4.2.3,4.2.9,4.3.6,4.4.3,4.5.1,4.5.6
