2.4.6 其他 TTL门电路其他逻辑功能的 TTL逻辑门电路,
1,或非门：
BAY
T2的输出并联
2,与或非门：
CDABY
与非门输入或非门输出
3,异或门：
ABBA
BA
BAY
⊙
AB
BABA
ABBA?
2.4.7 改进型 TTL门电路1,抗饱和逻辑门 STTL(74S系列）
使用肖特基势垒二极管 SBD作钳位形成。有比 TTL门高得多的传输速度。
SBD的导通阈值电压比较低，比普通 PN结低 0.2V； SBD的电荷存储效应小。
c
b
e
cb
e
SBD使基极电流受限，三极管不会进入深度饱和，
管内的存储电荷效应的影响减弱，三极管开关速度提高。
全部使用抗饱和二极管有源泄放回路
T2截止?导通瞬间,T5先于 T6导通,T2的发射极电流全部流入 T5基极，加速了 T5的转换。 稳态下可以对 T5基极分流，
防止 T5过度饱和。 T2导通?截止瞬间，对 T5的基极提供低内阻泄放回路，使 T5迅速截止。
T2,T5必须同时导通。改善了输出特性，消除了线性区原来不饱和
2,高速 TTL系列 (74H系列）
1）减小了电阻值，
2）采用了复合管结构，减少了输出电阻。
提高了速度，但是电流加大
，功耗上升。
3,低功耗肖基特系列（ 74LS系列）电阻值加大，使用 SBD作输入极，
另加两个 SBD，提供更多的泄放回路，加快各管的状态转换功耗降低，而仍有 74系列的速度，延时 -功耗积是 74
系列的 1/5,74S系列的 1/3
4,74AS系列和 74ALS系列
74AS系列，类似于 74LS系列的电路结构，但是使用了很低的电阻值，有较高的速度但功耗大于 74S系列。
74ALS系列，增加了阻值，减少了芯片面积，
既减少了功耗又增加了速度，延时 -功耗积是
TTL系列最小的一种。
5,54系列及对应的改进系列
54/54H/54S/54LS等系列，电源电压范围更大，工作温度范围更宽，其他特性与 74系列相同。
2.5 其他门电路
2.5.1 射极耦合逻辑门电路（ ECL） —— 工作速度高，
带负载能力强，噪声低；但功耗大、制造工艺要求高、抗干扰能力差；
VCC 输出高电平的 TTL反相器输出低电平的 TTL反相器形成低阻通路，产生很大电流，可能导致器件损坏。
输出？
不能形成线与
VOL被抬高
2,负载电阻 RL和电源 UCC可以根据情况选择
&
J
+30V
220V
J
如 RL用继电器线圈（ J）替代，可以实现对其它电路的控制。
1,如何确定上拉电阻 RL?（ RL(max) RL(min)）
参考：阎石,数字电子技术基础,P80
2,一般的 TTL与非门 能否 线与？
参考：杨福生,电子技术,P320
2.5.2 集成注入逻辑门电路（ I2L） —— 结构简单功耗小，集成度高；抗干扰能力差，开关速度慢。
5,三态与非门 (TSL)
L
VCC
T1 T2
T4
T3
vIB
A
CS
VCC
T5 T6
T7
三态指除了输出的高低电平状态以外还有一个 高阻态在普通 TTL门电路上加一个三态钳位电路构成
L
VCC
T1 T2
T4
T3
vIB
A
CS
VCC
T5 T6
T7
CS=1时,T5倒置放大,T6
饱和导通,T7截止，处于集电极开路状态，三态钳位电路对原 TTL电路没有影响。
CS=0时,T5饱和,T6截止,T7饱和导通,T4截止；
同时原 TTL电路应该输出高电平,T3也截止。
T3,T4都截止,L处于第三工作状态高电平使能
CS控制了门电路的工作
L=1·AB=AB
L
实际的三态门为加工方便也可以采取如上形式，
把两个 TTL门串接。注意此时 C=1时，门电路的输出为三态。 低电平使能
3、“异或”门 由三个 CMOS反相器和一个 CMOS传输门组成传输门的控制信号 A,A
当 A = B = 0时 0
0
1
1 0
TG断开,则 C=B=1，
F=C=0。
TG断开当 A = B = 1时,
1
1
TG接通
1
1 0
TG接通,C = B = 1，
反相器 2的两只 MOS
管都截止,输出 F=0。
输入端 A和 B相同得：输入端 A和 B相同,
输出 F=0
输入端 A和 B不同当 A = 1,B = 0时
1
0
TG导通
0
0
1
输出 F=1
当 A = 0,B = 1时
0
1
TG断开
1
0 1输出 F=1
得：输入端 A和 B不同,
输出 F=1
输入端 A和 B不同输出 F=1
输入端 A和 B相同输出 F=0
由此可知：该电路实现的是,异或,的逻辑功能
BABABAF
4.带有三态输出的 CMOS门
1）静态功耗低 —— VDD=5V时，中规模静态功耗 <100mW，
有利于提高集成度；
2）电源电压范围宽 —— CC4000系列 VDD 3 ~18V
3）输入阻抗高 —— 直流阻抗 >100M
4）扇出能力强 —— 低频工作时，扇出数 >50
5）抗干扰能力强 —— 噪声容限大，可达 VDD的 45%
6）逻辑摆幅大 —— 空载时输出高电平 VOL=(VDD-0.05V)~VDD，
输出低电平 VOH=(VSS+0.05V)~VSS
7）温度稳定性好
8）缺点是工作速度比较低
2.6.7 CMOS门电路的特点：
小结：
TTL门驱动 CMOS门电路中的上拉电阻的计算
CMOS逻辑门驱动 TTL门中的驱动电流计算
门电路驱动 LED的限流电阻的计算
门电路空置输入端的处理：与门、或门
⊙
⒈⒉⒊⒋⒌⒍⒎⒏⒐⒑
～ ←→↑↓
☆★○●
⑴⑵⑶⑷⑸⑹⑺⑻⑼⑽
①②③④⑤⑥
例,EDCBAF
D R
DU
iV
+
－
iV
t
1V
2V
iI
t1I
2I ret
21.0 I
5V A
0V B
F
R
D1
D2
符号 1
iV
t
0
max9.0 cI
max1.0 cI
dt rt st ft
ci
t0
符号 2
A
BF&
国标 惯用 国外
A
B F
A
B
A
B Y
A
B Y
A Y A Y
A
B Y
A
B Y
A Y1
A
B Y
&
A
B Y
1
或门与门非门
(a)常用符号 (b)美、日常用符号 (c)国标符号第一章门符号异或门
Y Y与非门
Y
A
B
Y或非门异或非门
Y Y
Y Y
国标 惯用 国外
A
B
A
B
A
B
A
B
A
B
A
B
A
B
Y&
Y
1
Y=1
Y=
A
B
A
B
A
B
A
B
Vi
Vo&
V V
VCCV0(V)
Vi(V)1 2 3
3.6V B C
D E
0.6V 1.4V
0
A
+5V
R2R13k
T2T
1V
i
+5V
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
+5V
R2R13k
T2T
1V
i
IR1
Ii
+5V
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
A1
B1
&
An
Bn
&
&
&
VCC
n m
…
…
…
…
IOH
IOH
IIH
IIH
IRL
IOL
IIL
IIL
IR
pA
B
&
A
B
&
A
B
&
&
&
VCC
MOS管符号
VN
D
S
G
S
D
G VP
VDD
A F
SP
DN
GP VP
VN
DP
SN
GN
VDD
A F
VP
VN
VDD
VP2 VP1
VN2
VN1
A
B
F
VDD
C D
A B
1/2VDD
1/2VDD
VDD
O
vO
vI
VGS(th)PVGS(th)P
A B C D
1/2VDD VDD vI
iD
O
VGS(th)N VGS(th)P
4.CMOS反相器的输入噪声容限：
O
vO
vI
V’NL
V’NH
10
10
VNL
VNH
15
15
随着 VDD增大,CMOS反相器的开启电压和截止电压都增加，所以 CMOS反相器的高低电平噪声容限
(VNL,VNH)都相应加大，
而且保持 VNL=VNH。
要提高 CMOS反相器的噪声容限可以用提高 VDD
的办法实现。在 TTL电路中办不到。
