第九章 半导体存储器主要内容
★ 了解半导体存储器的结构、特点和功能
★ RAM,ROM的应用存储器概述存储器是数字系统和电子计算机的重要组成部分；
功能：存放数据、指令等信息。
按材料分类
1) 磁介质类 —— 软磁盘、硬盘、磁带
2) 光介质类 —— CD,DVD
3) 半导体介质类 —— ROM,RAM等按功能分类主要分 RAM和 ROM两类，不过界限逐渐模糊
RAM,SDRAM,硬盘，
ROM,CD,DVD,FLASH ROM,EEPROM
性能指标
1)存储容量 —— 字数 × 位数； 256× 8bit=256字节，一般用位数表示。
2) 存取时间 —— 存储器操作的速度本课主要讲述半导体介质类器件半导体存储器
—— 存放 大量 二进制信息的半导体器件。分为,ROM,RAM。
一、只读存储器 (ROM)
ROM ～ 是存储固定信息的存储器件，即先把信息或数据写入存储器中，在正常工作时，它存储的数据是固定不变的，只能读出，不能写入。
ROM是存储器结构最简单的一种。
特点,①只能读出，不能写入；
②属于组合电路，电路简单，集成度高；
③具有信息的不易失性；
④存取时间在 20ns～ 50ns。
缺点,只适应存储固定数据的场合。
一、半导体 ROM
ROM的分类
(1)按制造工艺分二极管 ROM
双极型 ROM(三极管 )
单极型 (MOS)
(2)按存储内容写入方式分掩膜 ROM(固定 ROM)—— 厂家固化内容；
可编程 ROM（ PROM ） —— 用户首次写入时决定内容。
（ 一次写入式 ）
可编程、可擦除 ROM （ EPROM） —— 可根据需要改写；
可编程,电 可擦除 ROM （ E2PROM ）
快闪存储器 FLASH ROM
1、腌膜 ROM(固化 ROM)
采用腌膜工艺制作 ROM时，其存储的数据是由制作过程中的腌膜板决定的。这种腌膜板是按照用户的要求而专门设计的。因此，腌膜 ROM在出厂是内部存储的数据就,固化,在里面了，使用时无法再更改。
A0
Ai
地址译码器
…..
存储矩阵输出缓冲器地址输入三态控制输入数据输出
（ 1）基本构成
① 地址译码器的作用将输入的地址代码译成相应的控制信号，
利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到输出缓冲器。
A0
Ai
地址译码器
…..
存储矩阵输出缓冲器地址输入三态控制输入数据输出
② 存储矩阵是由存储单元排列而成，可以由二极管、三极管或
MOS管构成。每个单元存放一位二值代码。每一个或一组存储单元对应一个地址代码。
③ 输出缓冲器的作用,Ⅰ,提高存储器的带负载能力，将高、
低电平转换标准的逻辑电平；
Ⅱ,实现对输出的三态控制，以便与系统总线连接。
（ 2）举例 4× 4存储器
2位地址代码 A1,A0给出 4个不同地址,4个地址代码分别译出 W0～ W3上的高电平信号。
存储矩阵由 4个二极管或门组成，
当 W0～ W3线上给出高电平信号时，
会在 D0～ D3输出一个二值代码
W0～ W3：字线
D0～ D3：位线（数据线）
A0,A1：地址线位输出线
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
字线和位线的每个交叉点都是一个存储单元，在交叉点上接二极管相当于存 1，没接二极管相当于存 0，交叉点的数目就是存储容量，写成,字数 × 位数,的形式
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
地 址 数 据
A1 A0 D3 D2 D1 D0
0 0
0 1
1 0
1 1
0 1 0 1
1 0 1 1
0 1 0 0
1 1 1 0
存储内容真值表
100
311
3202
313
WWD
WWD
WWWD
WWD
根据输入 A1,A0地址不同，数据线上输出不同，
实现组合函数的设计位输出线 ＝ m1＋ m3
＝ m0＋ m1＋ m3
＝ m1＋ m3
＝ m0＋ m1
（ 3）基本应用
① 字应用 —— 由地址读出对应的字，
例实现 B码 → G码的转换。
二进制 G3 G2 G1 G0
0000 0 0 0 0
0001 0 0 0 1
0010 0 0 1 1
0011 0 0 1 0
0100 0 1 1 0
0101 0 1 1 1
0110 0 1 0 1
0111 0 1 0 0
1000 1 1 0 0
1001 1 1 0 1
1010 1 1 1 1
1011 1 1 1 0
1100 1 0 1 0
1101 1 0 1 1
1110 1 0 0 1
1111 1 0 0 0
B3
B3
B2
B2
B1
B1
B0
B0
0 5 10 15
G3
G2
G1
G0
② 位应用 —— 实现组合函数全加器
)7,6,5,3(
)7,4,2,1(
mC
mS
i
i
0 5 10 15
Ai
Ai
Bi
Bi
Ci-1
Ci-1 S
i
Ci
组合逻辑函数的实现：
①基本门电路；
②译码器；
③数据选择器；
④ ROM
2 EPROM(光擦除可编程 ROM)
浮栅是与四周绝缘的一块导体控制栅上加正电压,P型衬底上部感生出电子，产生 N型反型层,NMOS管导通。
如果浮栅带负电，则在衬底上部感生出正电荷，阻碍控制栅开启 MOS管。开启需要更高的电压。
加相同栅电压时，浮栅带电与否，表现为 MOS管的通和断。
在栅极和漏极加上高电压漏极 PN结反相击穿，产生大量高能电子，在栅极高电压的吸引下，穿透栅极绝缘层，
部分堆积在浮栅上使浮栅带负电。
用紫外线照射时，浮栅上电子形成光电流释放掉。
擦除时间长 10～ 20分钟
整片擦除
写入一般需要专门的工具
3 E2PROM
对浮栅充放电过程不同：
浮栅与漏极 N区延长区有一点交迭并且，交迭处的绝缘层厚度很小控制栅上加高电压，漏极接地即可对浮栅充电。在高电压作用下，电子穿透绝缘层积累在浮栅上。
控制栅接地，漏极接高电压即可对浮栅放电。
电擦除，一般芯片内部带有升压电路，可以直接读写 EEPROM
读出,Gc=3V,Wi=5V
擦除,Gc=Wi=20V
写入,Gc=0,Wi=Bi=20V
FLASH ROM
结合 EPROM和 EEPROM的特点。
写入：利用雪崩击穿产生的大量高能电子在浮栅上积累。
擦除：利用隧道效应，控制栅接地，源级接高电压，放电。
构成的电路形式简单，集成度高，
可靠性好读出,Wi=5V,Vss=0V
写入,Wi=6V,Gc=12V脉冲,Vss=0
擦除,Gc=0V,Vss=12V(整块擦除 )
E2PROM和 FLASH ROM
1)擦除时间短 (ms级 )
2)不需要专门的工具写入和擦除
E2PROM可以对单个存储单元擦除
FLASH ROM由于源极都并联，所以擦除时，整片擦除，或分块擦除二,随机存储器 RAM
RAM—— 在工作过程中，既可从存储器的任意单元读出信息，
又可以把外界信息写入任意单元，因此它被称为随机存储器 (或读写存储器 )。读写速度很快。但一般有易失性，数据掉电后就消失 (也有非易失性的 RAM,
实际上类似于 ROM)。
RAM 按功能可分为
RAM 按所用器件可分为
RAM 优点,读写方便，具有信息的灵活性。
缺点,一般有易失性，数据掉电后就消失。
静态 (SRAM)
动态 (DRAM)
双极型
MOS型
1.SRAM的基本结构
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出存储器有三组输入信号：地址输入、控制输入和数据输入一组输出信号：数据输出
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出存储矩阵,有许多存储单元排列而成，每个存储单元存一位二值信息（ 0,1），在译码器和读 /写电路的控制下，
既可以写入 1或 0，由可以将存储的数据读出。
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出由于存储器的容量巨大，在存储器中使用双译码形式，就是如图的地址分成行列两组的形式，以简化电路。分行列译码，用两条线来共同选择存储单元。
R/W=1，读出
R/W=0，写入
CS=0，工作
CS=1，高阻例,1024X4 SRAM（ 2114）
A3
A4
A5
A6
A7
A8
行地址译码器列地址译码器存储矩阵读写控制电路
CS
R/W
控制输入数据输入 /输出
A0 A1 A2 A9
I/O0
I/O1
I/O2
I/O3
★ 每个由 X,Y共同选中的单元中实际包含了 4个 1位数据存储单元表示 4位数据。
★ 行选择线有 32条，列选择线 8条，一共可以有 32× 8=256个组合总的存储容量就是 256 x 4
1024× 4 RAM
列控制门行控制门在内部数据线行选择
26＝ 64
列选择
24＝ 16
&
&
G1 G2
G3
D D
R/W
CS
I/O
1
0
0
0
1
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输入，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
③ CS=0,R/W=0时,
G1,G2开通,G3三态,I/O上的数据被同时送到 D/D上，改变存储单元内部内容。
② CS=0,R/W=1时,
G1,G2三态,G3开通
D端数据输出到 I/O线上
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离
RAM操作时序要求：
能理解时序图
SRAM功耗高，体积大，大容量存储器一般都采用 DRAM
读出过程中：电容 C上若充有足够电荷，其电压足够使
T2导通，输出线 DO上就得到低电平 0，否则得到 1。
写入过程就是给电容充电和放电的过程。
DRAM存储依赖 MOS管栅极的寄生电容效应原理制成的。
2,DRAM
每次从 DRAM中读出数据时，都会使电容 C上的电荷减少，
所以 DRAM的读出过程是破坏性读出，每次读出后必须及时给电容再次充电，维护其内容。
C上电荷也不能长时间维持，所以还必须定时对电容充电，
称为 再生或刷新 。
读取时,X,Y选中该单元,T1,T3，
T4,T5都开通。 DO上得到存储的数据 ;
同时 R=1,内部数据经写入刷新单元刷新电容 C，刷新电平是 D
如果 D=0;对应 C应该充满电，刷新电平为 1,重新给电容充电如果 D=1;对应 C应该不充电，刷新电平为 0，对 C放电。
1 D
D0
D
1
写入数据时：
X,Y选中该单元，控制管开通。数据从 DI输入，经写入刷新控制电路，对电容充放电。
0 0
0
1 D
D
D
经过写入刷新控制电路，对电容充放电的电平是 D
若 D=0,则对电容充电
D=1,则对电容放电。
定时刷新时,
只选通行选择线 X,并令 R/W=1;
此时 Y不通,DI,DO都断开，
与读出数据时相同，数据经写入刷新控制单元，根据原来存储的数据自己刷新。
三、存储器容量扩展
1、位扩展
CS
R/W
地址并联,I/O独立说明,ROM无 R/W，位扩展其余端与 RAM相同
2、字扩展
OI/
R/W
地址并联,CS独立例,4片 8KX8位 RAM扩展成 32KX 8位 RAM
外部 15条地址线，接入芯片内部 13条，多余两条译码后作为片选。
同理,2000~3FFF的高位是 01，只有芯片 2被选中，
芯片二上的 8k个存储单元地址是 2000~3FFF
地址 000000000000000 ~
001111111111111 的高位地址线为 00，
Y0输出低电平，第一块芯片被选中，
第一块芯片的 8k个存储单元对应的地址就是 0000~1FFF；
⊙
⒈⒉⒊⒋⒌⒍⒎⒏⒐⒑
～ ←→↑↓
☆★○●
⑴⑵⑶⑷⑸⑹⑺⑻⑼⑽
①②③④⑤⑥
例,EDCBAF
iV
DR DS
ET
EP 2/3VCC
t
vi
0
0
vC
0
v
o
t
t
tW
★ 了解半导体存储器的结构、特点和功能
★ RAM,ROM的应用存储器概述存储器是数字系统和电子计算机的重要组成部分；
功能：存放数据、指令等信息。
按材料分类
1) 磁介质类 —— 软磁盘、硬盘、磁带
2) 光介质类 —— CD,DVD
3) 半导体介质类 —— ROM,RAM等按功能分类主要分 RAM和 ROM两类，不过界限逐渐模糊
RAM,SDRAM,硬盘，
ROM,CD,DVD,FLASH ROM,EEPROM
性能指标
1)存储容量 —— 字数 × 位数； 256× 8bit=256字节，一般用位数表示。
2) 存取时间 —— 存储器操作的速度本课主要讲述半导体介质类器件半导体存储器
—— 存放 大量 二进制信息的半导体器件。分为,ROM,RAM。
一、只读存储器 (ROM)
ROM ～ 是存储固定信息的存储器件，即先把信息或数据写入存储器中，在正常工作时，它存储的数据是固定不变的，只能读出，不能写入。
ROM是存储器结构最简单的一种。
特点,①只能读出，不能写入；
②属于组合电路，电路简单，集成度高；
③具有信息的不易失性；
④存取时间在 20ns～ 50ns。
缺点,只适应存储固定数据的场合。
一、半导体 ROM
ROM的分类
(1)按制造工艺分二极管 ROM
双极型 ROM(三极管 )
单极型 (MOS)
(2)按存储内容写入方式分掩膜 ROM(固定 ROM)—— 厂家固化内容；
可编程 ROM（ PROM ） —— 用户首次写入时决定内容。
（ 一次写入式 ）
可编程、可擦除 ROM （ EPROM） —— 可根据需要改写；
可编程,电 可擦除 ROM （ E2PROM ）
快闪存储器 FLASH ROM
1、腌膜 ROM(固化 ROM)
采用腌膜工艺制作 ROM时，其存储的数据是由制作过程中的腌膜板决定的。这种腌膜板是按照用户的要求而专门设计的。因此，腌膜 ROM在出厂是内部存储的数据就,固化,在里面了，使用时无法再更改。
A0
Ai
地址译码器
…..
存储矩阵输出缓冲器地址输入三态控制输入数据输出
（ 1）基本构成
① 地址译码器的作用将输入的地址代码译成相应的控制信号，
利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到输出缓冲器。
A0
Ai
地址译码器
…..
存储矩阵输出缓冲器地址输入三态控制输入数据输出
② 存储矩阵是由存储单元排列而成，可以由二极管、三极管或
MOS管构成。每个单元存放一位二值代码。每一个或一组存储单元对应一个地址代码。
③ 输出缓冲器的作用,Ⅰ,提高存储器的带负载能力，将高、
低电平转换标准的逻辑电平；
Ⅱ,实现对输出的三态控制，以便与系统总线连接。
（ 2）举例 4× 4存储器
2位地址代码 A1,A0给出 4个不同地址,4个地址代码分别译出 W0～ W3上的高电平信号。
存储矩阵由 4个二极管或门组成，
当 W0～ W3线上给出高电平信号时，
会在 D0～ D3输出一个二值代码
W0～ W3：字线
D0～ D3：位线（数据线）
A0,A1：地址线位输出线
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
字线和位线的每个交叉点都是一个存储单元，在交叉点上接二极管相当于存 1，没接二极管相当于存 0，交叉点的数目就是存储容量，写成,字数 × 位数,的形式
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
地 址 数 据
A1 A0 D3 D2 D1 D0
0 0
0 1
1 0
1 1
0 1 0 1
1 0 1 1
0 1 0 0
1 1 1 0
存储内容真值表
100
311
3202
313
WWD
WWD
WWWD
WWD
根据输入 A1,A0地址不同，数据线上输出不同，
实现组合函数的设计位输出线 ＝ m1＋ m3
＝ m0＋ m1＋ m3
＝ m1＋ m3
＝ m0＋ m1
（ 3）基本应用
① 字应用 —— 由地址读出对应的字，
例实现 B码 → G码的转换。
二进制 G3 G2 G1 G0
0000 0 0 0 0
0001 0 0 0 1
0010 0 0 1 1
0011 0 0 1 0
0100 0 1 1 0
0101 0 1 1 1
0110 0 1 0 1
0111 0 1 0 0
1000 1 1 0 0
1001 1 1 0 1
1010 1 1 1 1
1011 1 1 1 0
1100 1 0 1 0
1101 1 0 1 1
1110 1 0 0 1
1111 1 0 0 0
B3
B3
B2
B2
B1
B1
B0
B0
0 5 10 15
G3
G2
G1
G0
② 位应用 —— 实现组合函数全加器
)7,6,5,3(
)7,4,2,1(
mC
mS
i
i
0 5 10 15
Ai
Ai
Bi
Bi
Ci-1
Ci-1 S
i
Ci
组合逻辑函数的实现：
①基本门电路；
②译码器；
③数据选择器；
④ ROM
2 EPROM(光擦除可编程 ROM)
浮栅是与四周绝缘的一块导体控制栅上加正电压,P型衬底上部感生出电子，产生 N型反型层,NMOS管导通。
如果浮栅带负电，则在衬底上部感生出正电荷，阻碍控制栅开启 MOS管。开启需要更高的电压。
加相同栅电压时，浮栅带电与否，表现为 MOS管的通和断。
在栅极和漏极加上高电压漏极 PN结反相击穿，产生大量高能电子，在栅极高电压的吸引下，穿透栅极绝缘层，
部分堆积在浮栅上使浮栅带负电。
用紫外线照射时，浮栅上电子形成光电流释放掉。
擦除时间长 10～ 20分钟
整片擦除
写入一般需要专门的工具
3 E2PROM
对浮栅充放电过程不同：
浮栅与漏极 N区延长区有一点交迭并且，交迭处的绝缘层厚度很小控制栅上加高电压，漏极接地即可对浮栅充电。在高电压作用下，电子穿透绝缘层积累在浮栅上。
控制栅接地，漏极接高电压即可对浮栅放电。
电擦除，一般芯片内部带有升压电路，可以直接读写 EEPROM
读出,Gc=3V,Wi=5V
擦除,Gc=Wi=20V
写入,Gc=0,Wi=Bi=20V
FLASH ROM
结合 EPROM和 EEPROM的特点。
写入：利用雪崩击穿产生的大量高能电子在浮栅上积累。
擦除：利用隧道效应，控制栅接地，源级接高电压，放电。
构成的电路形式简单，集成度高，
可靠性好读出,Wi=5V,Vss=0V
写入,Wi=6V,Gc=12V脉冲,Vss=0
擦除,Gc=0V,Vss=12V(整块擦除 )
E2PROM和 FLASH ROM
1)擦除时间短 (ms级 )
2)不需要专门的工具写入和擦除
E2PROM可以对单个存储单元擦除
FLASH ROM由于源极都并联，所以擦除时，整片擦除，或分块擦除二,随机存储器 RAM
RAM—— 在工作过程中，既可从存储器的任意单元读出信息，
又可以把外界信息写入任意单元，因此它被称为随机存储器 (或读写存储器 )。读写速度很快。但一般有易失性，数据掉电后就消失 (也有非易失性的 RAM,
实际上类似于 ROM)。
RAM 按功能可分为
RAM 按所用器件可分为
RAM 优点,读写方便，具有信息的灵活性。
缺点,一般有易失性，数据掉电后就消失。
静态 (SRAM)
动态 (DRAM)
双极型
MOS型
1.SRAM的基本结构
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出存储器有三组输入信号：地址输入、控制输入和数据输入一组输出信号：数据输出
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出存储矩阵,有许多存储单元排列而成，每个存储单元存一位二值信息（ 0,1），在译码器和读 /写电路的控制下，
既可以写入 1或 0，由可以将存储的数据读出。
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出由于存储器的容量巨大，在存储器中使用双译码形式，就是如图的地址分成行列两组的形式，以简化电路。分行列译码，用两条线来共同选择存储单元。
R/W=1，读出
R/W=0，写入
CS=0，工作
CS=1，高阻例,1024X4 SRAM（ 2114）
A3
A4
A5
A6
A7
A8
行地址译码器列地址译码器存储矩阵读写控制电路
CS
R/W
控制输入数据输入 /输出
A0 A1 A2 A9
I/O0
I/O1
I/O2
I/O3
★ 每个由 X,Y共同选中的单元中实际包含了 4个 1位数据存储单元表示 4位数据。
★ 行选择线有 32条，列选择线 8条，一共可以有 32× 8=256个组合总的存储容量就是 256 x 4
1024× 4 RAM
列控制门行控制门在内部数据线行选择
26＝ 64
列选择
24＝ 16
&
&
G1 G2
G3
D D
R/W
CS
I/O
1
0
0
0
1
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输入，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
③ CS=0,R/W=0时,
G1,G2开通,G3三态,I/O上的数据被同时送到 D/D上，改变存储单元内部内容。
② CS=0,R/W=1时,
G1,G2三态,G3开通
D端数据输出到 I/O线上
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离
RAM操作时序要求：
能理解时序图
SRAM功耗高，体积大，大容量存储器一般都采用 DRAM
读出过程中：电容 C上若充有足够电荷，其电压足够使
T2导通，输出线 DO上就得到低电平 0，否则得到 1。
写入过程就是给电容充电和放电的过程。
DRAM存储依赖 MOS管栅极的寄生电容效应原理制成的。
2,DRAM
每次从 DRAM中读出数据时，都会使电容 C上的电荷减少，
所以 DRAM的读出过程是破坏性读出，每次读出后必须及时给电容再次充电，维护其内容。
C上电荷也不能长时间维持，所以还必须定时对电容充电，
称为 再生或刷新 。
读取时,X,Y选中该单元,T1,T3，
T4,T5都开通。 DO上得到存储的数据 ;
同时 R=1,内部数据经写入刷新单元刷新电容 C，刷新电平是 D
如果 D=0;对应 C应该充满电，刷新电平为 1,重新给电容充电如果 D=1;对应 C应该不充电，刷新电平为 0，对 C放电。
1 D
D0
D
1
写入数据时：
X,Y选中该单元，控制管开通。数据从 DI输入，经写入刷新控制电路，对电容充放电。
0 0
0
1 D
D
D
经过写入刷新控制电路，对电容充放电的电平是 D
若 D=0,则对电容充电
D=1,则对电容放电。
定时刷新时,
只选通行选择线 X,并令 R/W=1;
此时 Y不通,DI,DO都断开，
与读出数据时相同，数据经写入刷新控制单元，根据原来存储的数据自己刷新。
三、存储器容量扩展
1、位扩展
CS
R/W
地址并联,I/O独立说明,ROM无 R/W，位扩展其余端与 RAM相同
2、字扩展
OI/
R/W
地址并联,CS独立例,4片 8KX8位 RAM扩展成 32KX 8位 RAM
外部 15条地址线，接入芯片内部 13条，多余两条译码后作为片选。
同理,2000~3FFF的高位是 01，只有芯片 2被选中，
芯片二上的 8k个存储单元地址是 2000~3FFF
地址 000000000000000 ~
001111111111111 的高位地址线为 00，
Y0输出低电平，第一块芯片被选中，
第一块芯片的 8k个存储单元对应的地址就是 0000~1FFF；
⊙
⒈⒉⒊⒋⒌⒍⒎⒏⒐⒑
～ ←→↑↓
☆★○●
⑴⑵⑶⑷⑸⑹⑺⑻⑼⑽
①②③④⑤⑥
例,EDCBAF
iV
DR DS
ET
EP 2/3VCC
t
vi
0
0
vC
0
v
o
t
t
tW
