第 11章 集成触发器第 11章 集成触发器
11.1 基本ＲＳ触发器
11.2 时钟控制的触发器
11.3 主从触发器
11.4 集成边沿触发器第 11章 集成触发器
11.1 基本ＲＳ触发器
11.1.1逻辑电路构成和逻辑符号
ＲＳ触发器由两个与非门交叉连接而成,图 11.1是它的逻辑图和逻辑符号 。 其中 Sd为置 1(置位 )输入端,
Rd为置０ (复位 )输入端,在逻辑符号中用小圆圈表示输入信号为低电平有效 。 Q和 是一对互补输出端,同时用它们表示触发器的输出状态,即Ｑ＝１,=０表示触发器的１态,Q＝０,＝１表示触发器的０态 。
Q
Q
Q
第 11章 集成触发器
& &
Q Q
S
d
R
d
S
R
Q
Q
( a ) ( b )
图 11.1 基本ＲＳ触发器
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
11.1.2
通常用状态真值表、特征方程 (次态方程 )和状态转移图来描述触发器的逻辑功能。
1.状态真值表基本ＲＳ触发器的逻辑功能可以用表 11.1所示的状态真值表来描述 。
表 11.1中,Sd,Rd为触发器的两个输入信号； Qn为触发器的现态 (初态 ),即输入信号作用前触发器Ｑ端的状态； Qn+1为触发器的次态,即输入信号作用后触发器
Q端的状态 。
第 11章 集成触发器表 11.1 基本ＲＳ触发器状态真值表
Sd Rd Qn Qn+1 说 明
0 0 0
0 0 0
1
1
不允许
0 1 0
0 1 1
1
1
置 1
（ Qn+1=1）
1 0 0
1 0 1
0
0
置 0
（ Qn+1=0）
1 1 0
1 1 1
0
1
保持
（ Qn+1=Qn）
第 11章 集成触发器当 Sd=0,Rd=1时,不管触发器原来处于什么状态,
其次态一定为 1,即 Qn+1＝ 1,故触发器处于置 1状态 (置位状态 )。
当 Sd=1,Rd=0时,不管触发器原来处于什么状态,
其次态一定为 0,即 Qn+1＝ 0,故触发器处于置 0状态 (复位状态 )。
当 Sd=Rd=1时,触发器状态保持不变,即 Qn+1＝Ｑ n。
当 Sd=Rd=0时,触发器两个输出端Ｑ和 不互补,
破坏了触发器的正常工作,使触发器失效 。
Q
第 11章 集成触发器
2.特征方程 (次态方程 ),状态转移图及波形图描述触发器逻辑功能的函数表达式称为触发器的特征方程或次态方程 。 由表 11.1,可得基本 RS触发器的卡诺图如图 11.2(a)所示 。
第 11章 集成触发器
× 1 0 0
× 1 1 0
Q
n
0100 11 10
0
1
R
d
S
d
0 1
01
10
10
11
01
11
S
d
R
d
( a ) ( b )
图 11.２基本ＲＳ触发器的卡诺图及状态转移图
(ａ )卡诺图； (ｂ )状态转移图第 11章 集成触发器由卡诺图化简得基本 RS触发器的特征方程为
1
1
dd
n
dd
n
RR
QRSQ (11— 1)
式中,Sd+Rd=1称为约束项 。 由于 Sd和 Rd同时为０又同时恢复为１时,状态 Qn+1不确定,为了获得确定的 Qn+1,输入信号 Sd和 Rd应满足约束条件 Sd+Rd=1。
基本ＲＳ触发器共有两个状态：０态和１态 。 当 Q＝
０,输入 SdRd＝ 10或 11时,使触发器状态保持为 0态；只有
SdRd＝ 01时,才能使状态转移到 1态 。 当 Qn＝ 1,输入第 11章 集成触发器
SdRd＝ 01或 11时,状态将保持为 1态；只有 SdRd＝
10时,才使状态转移到 0态 。 基本 RS触发器的状态转移图如图 11.２ (ｂ )所示 。
如果已知 Sd和 Rd的波形和触发器的起始状态，则可画出触发器Ｑ端的工作波形如图 11.3所示。
第 11章 集成触发器
( 状态不定 )
( 状态不定 )
S
d
R
d
Q
Q
图 11.３ 基本 RS触发器波形图第 11章 集成触发器
11.1.3集成基本 RS
以 TTL集成触发器 74LS279为例,其逻辑符号如图
11.４ (a)所示 。 每片 74LS279中包含四个独立的用与非门组成的基本 RS触发器 。 其中第一个和第三个触发器各有两个 Rd输入端 (S1和 S3),在任一输入端上加入低电平均能将触发器置 1；每个触发器只有一个 Rd输入端
(R)。 图 11.４ (b)为第一个触发器的逻辑电路 。
可用表 11.2所示的功能表来描述 74LS279集成电路的逻辑功能。
第 11章 集成触发器
&
R
S
1
S
1
R
S
2
R
S
3
S
3
R
S
4
1
2
3
4
( 1 )
( 2 )
( 3 )
( 5 )
( 6 )
( 1 0)
( 1 1)
( 1 2)
( 1 4)
( 1 5)
( 4 )
( 7 )
( 9 )
( 1 3)
&
( 1 ) 1R
( 2 ) 1S
A
( 3 ) 1S
B
1 Q ( 4)
( a ) ( b )
图 11.474LS279集成电路
(a)逻辑符号； (b)逻辑电路第 11章 集成触发器表 11.2 功能表输 入 输 出
Q
1 1
0 1 1
1 0 0
0 0 ×
Q
S R
第 11章 集成触发器
11.2 时钟控制的触发器上述基本 RS触发器具有直接置 0,置 1的功能,当
Sd和 Rd的输入信号发生变化时,触发器的状态就立即改变 。 在实际使用中,通常要求触发器按一定的时间节拍动作 。 这就要求触发器的翻转时刻受时钟脉冲的控制,而翻转到何种状态由输入信号决定,从而出现了各种时钟控制的触发器 (简称钟控触发器 )。 按其功能,
钟控触发器分为 RS触发器,JK触发器,D触发器和 T触发器 。
第 11章 集成触发器
11.2.1 RS
在基本 RS触发器的基础上,加上两个与非门即可构成 RS触发器,其逻辑图如图 11.５ (a)所示,逻辑符号如图 11.５ (b)所示 。 Sd为直接置位端,Rd为直接复位端 。
当用作 RS触发器时,Sd=Rd=1。 S为置位输入端,R为复位输入端,CP为时钟脉冲输入端 。
第 11章 集成触发器
& &
Q
S
d
R
d
& &
G
1
G
2
G
3
G
4
RS CP
S
1S
C1
1R
R
Q
Q
Q
( a ) ( b )
图 11.5 RS触发器
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
1,RS触发器状态真值表当 CP＝ 0时,G3,G4被封锁,输出均为 1,G1,G2
门构成的基本 RS触发器处于保持状态 。 此时,无论 R、
S输入端的状态如何变化,均不会改变 G1,G2门的输出,
故对触发器状态无影响 。
当 CP＝ 1时,触发器处于工作状态,其逻辑功能见表 11.3。
第 11章 集成触发器表 11.3 RS 触发器功能表
S R Qn Qn+1 说明
000
001
0
1
保持
Qn+1=Qn
010
0 1 1
0
0
置 0
Qn+1=0
100
101
1
1
置 1
Qn+1=1
1 1 0
111
×
×
禁止第 11章 集成触发器
S=1,R＝ 0,Qn+1＝ 1,触发器置 1
S=0,R＝ 1,Qn+1＝ 0,触发器置 0
S=R=0,Qn+1＝ Qn,触发器状态不变 (保持 )
S=R=1，触发器失效，禁止此状态出现。
第 11章 集成触发器
２,特征方程,状态转移图及波形图与基本 RS触发器一样,可由表 11.３得 RS触发器的卡诺图,如图 11.６ (a)所示 。 RS触发器的特征方程为
0
1
SR
QRSQ nn (11— 2)
式中,SR=0为约束项。
第 11章 集成触发器
×00 1
×01 1
Q
n
0100 11 10
0
1
S R
0 1
10
01
00
01
00
10
( a ) ( b )
图 11.６ RS
(a)卡诺图； (b)状态转移图第 11章 集成触发器由真值表得到的 RS触发器的状态转移图如图 11.６
(b)所示 。
如已知 CP,S和 R的波形,可画出触发器的工作波形如图 11.7所示 。
第 11章 集成触发器
( 状态不定 )
( 状态不定 )
Q
R
S
CP
Q
图 11.7 ＲＳ触发器波形图第 11章 集成触发器
11.2.2 JK
在钟控ＲＳ触发器中,必须限制输入Ｒ和Ｓ同时为１的出现,这给使用带来不便 。 为了从根本上消除这种情况,可将钟控ＲＳ触发器接成如图 11.８ (a)所示的形式,同时将输入端 S改成 J,R改成 K,这样就构成了 JK触发器 。 它的逻辑符号如图 11.８ (b)所示 。
第 11章 集成触发器
& &
Q
S
d
R
d
& &
G
1
G
2
G
3
G
4
KJ CP
S
1J
C1
1K
R
Q
Q
Q
( a ) ( b )
图 11.８ JK
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
1,JK
当 CP＝ 0时,G3,G4门被封锁,J,K输入端的变化对 G1,G2门的输入无影响,触发器处于保持状态 。
当 CP＝ 1时,如果 J,K输入端状态依次为 00,01或
10,输出端 Qn+1状态与 RS触发器输出状态相同；如果 J、
K=11,触发器必将翻转 。 JK触发器状态真值表如表 11.
４所示 。
第 11章 集成触发器表 11.4 JK触发器状态真值表
J K Qn Qn+1 说明
0 0 0
0 0 1
0
1
保持
（ Qn+1=Qn）
0 1 0
0 1 1
0
0
置 0
（ Qn+1=0）
1 0 0
1 0 1
1
1
置 1
（ Qn+1=1）
1 1 0
1 1 1
1
0
必翻
（ Qn+1= ）nQ
第 11章 集成触发器
2.特征方程,状态转移图及波形图由真值表得 JK触发器的卡诺图如图 11.９ (a)所示,
化简得 JK触发器的特征方程为
nnn KQQJQ 1 (11— 3)
由真值表得 JK触发器的状态转移图如图 11.９ (b)所示。
第 11章 集成触发器
100 1
001 1
Q
n
0100 11 10
0
1
J K
0 1
11
10
11
01
00
01
00
10
( a ) ( b )
图 11.９ JK
(a)卡诺图； (b)状态转移图第 11章 集成触发器如果已知 CP,J,K的波形，可画出 JK触发器的工作波形如图 11.10所示。
Q
K
J
CP
图 11.10 JK触发器波形图第 11章 集成触发器
11.2.3 D触发器
ＲＳ触发器和ＪＫ触发器有两个输入端 。 有时需要只有一个输入端的触发器,于是将ＲＳ触发器接成图 11.11(a)所示的形式,这样就构成了只有单输入端的
Ｄ触发器 。 它的逻辑符号如图 11.11(b)所示 。
第 11章 集成触发器
& &
Q
S
d
R
d
& &
D CP
S
1D
C1
R
Q
Q
Q
( a )
( b )
图 11.11 D
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
1,D
当 CP＝ 0时,D触发器保持原来状态 。
当 CP＝ 1时,如果 D＝ 0,无论 D触发器原来状态为０或 1,D触发器输出均为 0；如果 D＝ 1,无论Ｄ触发器原来状态为０或１,Ｄ触发器输出均为１ 。 D触发器的状态真值表见表 11.5。
第 11章 集成触发器表 11.5 D触发器状态真值表
D Qn Q n+1
00
01
0
10
11
1
第 11章 集成触发器
2.特征方程,
由真值表得 D触发器的卡诺图如图 11.12(a)所示,化简得 D触发器的特征方程为
Q n+1＝ D
由真值表得 D触发器的状态转移图如图 11.12(b)所示 。
第 11章 集成触发器
10
10
Q
n
10
0
1
D
0 1
1
0
0 1
( a ) ( b )
图 11.12 D触发器的卡诺图及状态转移图
(a)卡诺图； (b)状态转移图第 11章 集成触发器如果已知 CP和 D的波形，可画出 D触发器的工作波形如图 11.13所示。
Q
D
CP
图 11.13 D触发器波形图第 11章 集成触发器
11.2.4T 触发器如果把 JK触发器的两个输入端 J和 K连在一起,
并把这个连在一起的输入端用 T表示,这样就构成了 T
触发器,如图 11.14(a)所示 。 其逻辑符号如图 11.14(b)
所示 。
第 11章 集成触发器
& &
Q
S
d
R
d
& &
T CP
S
1T
C1
R
Q
Q
Q
( a )
( b )
图 11.14Ｔ触发器逻辑图及逻辑符号
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
1,T
当Ｃ P＝０时,T触发器保持原来状态 。
当 CP＝ 1时,如果 T＝ 0,则 T触发器保持原来状态；
如果 T＝ 1,则 T触发器翻转,相当于一位计数器 。 T触发器的状态真值表见表 11.6。
第 11章 集成触发器表 11.6 T 触发器状态真值表
T Qn Q n+1 说明
00
01
0
1
保持
（ Q n+1 = Q n）
10
11
1
0
必翻
)( 1 nn QQ
第 11章 集成触发器
2.特征方程,状态转移图由真值表得 T触发器的卡诺图如图 11.15(a)所示,
化简得 T
由真值表得 T触发器状态转移图如图 11.15(b)所示 。
nnn QTQTQ 1 (11— 5)
第 11章 集成触发器
10
01
Q
n
10
0
1
T
0 1
1
1
0 0
( a ) ( b )
图 11.15T触发器的卡诺图及状态转移图
(a)卡诺图 (b)状态转移图第 11章 集成触发器
11.2.5 集成 D锁存器一位钟控 D触发器只能传送或存储一位数据,而在实际应用中,往往希望一次传送或存储多位数据 。
为此,把若干个钟控 D触发器的控制端 CP连接起来,
用一个公共的控制信号来控制,而各输入端仍然是各自独立的输入端 。 这样所构成的能一次传送或存储多位二进制代码的电路就称为锁存器 。 集成锁存器绝大多数是 D锁存器 。
第 11章 集成触发器以 COMS集成 D锁存器 CC4042为例,其逻辑符号如图 11.16(a)所示,它内部集成了四个 D触发器,由公共时钟选通,每个触发器有互补输出端 Q和 。 UDD
为正电源端,USS为负电源端 。 该锁存器的逻辑电路如图 11.16(b)所示 。
Q
第 11章 集成触发器
[ L A C H ] 4
＝ 1 C1
( 2 )
( 3 )
( 1 0)
( 9 )
( 1 1)
( 1 2)
( 1 )
( 1 5)
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
( 5 )
( 6 )
( 4 )
( 7 )
( 1 3)
( 1 4)
CP
M
1D
2D
3D
4D
1D
( a )
图 11.16CC4042集成电路逻辑符号及逻辑电路图
(a)逻辑符号； (b)逻辑电路图第 11章 集成触发器图 11.16CC4042集成电路逻辑符号及逻辑电路图
(a)逻辑符号； (b)逻辑电路图
1D
C1
1D
C1
1D
C1
1D
C1
＝ 1
1D
M
CP
3D
2D
4D
4Q
4Q
3Q
3Q
2Q
2Q
1Q
1Q
( b )
第 11章 集成触发器
CC4042输入端的数据在由 M选择的 CP电平期间传送至 Q和 输出端 。 其功能表见表 11.７ 。 表 11.7中,d
表示输入信号状态,× 表示任意状态,↑表示 CP由低电平变为高电平瞬间,↓表示 CP由高电平变为低电平瞬间 。
Q
第 11章 集成触发器表 11.7 功能表输 入 输 出
CP M D Q
0 0 d d
↑ 0 × 锁 存
1 1 d d
↓ 1 × 锁 存
Q
d
d
第 11章 集成触发器本节所介绍的几种触发器,能够实现记忆功能,
满足时序系统的需要 。 但在实际应用中存在空翻或振荡现象,使触发器的功能遭到破坏 。
一个时钟脉冲期间,如果输入信号发生变化,使触发器发生翻转的现象 。
振荡现象：对于反馈型触发器 (如 T,JK触发器 )，
即使输入信号不发生变化,由于 CP脉冲过宽,而产生的多次翻转 (振荡 )现象 。
发生,实际应用中一般采用边沿触发器 。
第 11章 集成触发器
11.3 主从触发器主从触发器具有主从结构,能够克服空翻现象 。
实际使用的主从触发器主要是主从 JK触发器,主从 JK
触发器能够解决多次翻转问题 。 本节只介绍主从 JK触发器 。
第 11章 集成触发器
11.3.1
主从 JK触发器的逻辑图和逻辑符号如图 11.17所示 。
它由主触发器,从触发器和非门组成 。 Q主和 主是主触发器输出端 (内部 ),时钟信号为 CP； Q和 为从触发器输出端,时钟信号为 。
Q
Q
CP
第 11章 集成触发器
& &
& &
&&
& &
Q
S
d
R
d
CP
Q
1
KJ
CP
S
1J
C1
1K
R
Q
Q
Q
主
Q
主从触发器主触发器
( a ) ( b )
图 11.17主从 JK
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
11.3.2
当 CP=1时,主触发器工作,即 Q主的状态取决于输入信号 J,K以及从触发器现态 Qn,的状态 (一次性翻转问题从略 ),而从触发器被封锁,即保持原来状态 。
当 CP由 1变 0时 (即下降沿 ),主触发器被封锁,从触发器打开,从触发器输出端 Q,的状态取决于主触发器 Q主,主 的状态,即 Q＝ Q主 。
Q
Q
nQ
第 11章 集成触发器
Q
CP
K
J
Q
主图 11.18 主从 JK触发器波形图第 11章 集成触发器
11.4 集成边沿触发器边沿触发器是在时钟信号的某一边沿 (上升沿或下降沿 )才能对输入信号作出响应并引起状态翻转,也就是说,只有在时钟的有效边沿附近的输入信号才是真正有效的,而其它时间触发器均处于保持状态 。 因而大大地提高了抗干扰能力,从根本上解决了触发器的空翻与振荡现象,工作更为可靠 。
第 11章 集成触发器
11.4.1维持阻塞触发器维持阻塞触发器是利用电路内部的维持阻塞线产生的维持阻塞作用克服空翻现象的 。
维持：在 CP脉冲期间,输入信号发生变化的情况下,应该开启的门维持畅通无阻,使其完成预定的操作 。
阻塞：在 CP脉冲期间,输入信号发生变化的情况下,不应开启的门处于关闭状态,阻止产生不应该的操作 。
第 11章 集成触发器维持阻塞触发器是一种边沿触发器,一般是在 CP脉冲的上升沿接收输入信号并使触发器翻转,其它时间均处于保持状态 。 使用较多的是上升沿触发的维持阻塞 D触发器,
其逻辑符号如图 11.19(a)所示 。 其中,Sd为直接置位端,Rd
为直接复位端,1D为输入端,Q和 为互补输出端,C1为脉冲触发输入端 。 CP端直接加,＞,者表示边沿触发 (上升沿 ),不加,＞,者表示电平触发 。
如已知 CP和 D的波形,可画出其工作波形如图 11.19(b)
所示 。
维持阻塞 D触发器状态真值表和状态转移图同钟控 D
Q
第 11章 集成触发器
S
1D
C1
R
Q
Q
Q
S
d
R
d
D
CP
( a )
( b )
图 11.19维持阻塞 D
(a)逻辑符号； (b)波形图第 11章 集成触发器
11.4.2 边沿触发器边沿触发器是利用电路内部门电路的速度差来克服空翻现象的 。 以边沿 JK触发器为例,下降沿触发的边沿 JK触发器逻辑符号如图 11.20(a)所示；上升沿触发的边沿 JK触发器逻辑符号如图 11.20(b)所示 。 图 (a)中
C1输入端加,＞,并且加,。,,表示下降沿触发；
图 (b)中 C1不加,。,,表示上升沿触发 。
如已知 CP,J,K的输入波形,则可画出触发器工作波形如图 11.21所示 (以下降沿 JK触发器为例 )。
第 11章 集成触发器
S
1J
C1
R
Q
Q
1K
S
1J
C1
R
Q
Q
1K
( a ) ( b )
图 11.20边沿 JK触发器逻辑符号图
(a)下降沿触发的 JK (b)上升沿触发的 JK触发器第 11章 集成触发器
Q
CP
J
K
图 11.21下降沿触发的 JK
第 11章 集成触发器
11.4.3 集成边沿触发器举例
1.双下降沿 JK触发器 74LS112(TTL集成电路 )
双下降沿 JK触发器 74LS112的逻辑符号如图 11.22(a)
所示,逻辑电路如图 11.22(b)所示 。 它集成了两个独立的下降沿 JK触发器 。 其功能表见表 11.８ 。
第 11章 集成触发器
S
1J
C1
1K
R
1S
d
( 4 )
1J ( 3 )
1C P ( 1 )
1K ( 2 )
1R
d
( 1 5)
2S
d
( 1 0)
2J ( 1 1)
2C P ( 1 3)
2K ( 1 2)
2R
d
( 1 4)
( 5 ) 1Q
( 6 ) 1Q
( 9 ) 2Q
( 7 ) 2Q
( a )
图 11.22 74LS112
(a)逻辑符号； (b)逻辑电路第 11章 集成触发器图 11.22 74LS112
(a)逻辑符号； (b)逻辑电路
&
&
≥1
&
&
≥1
&
&
S
d
R
d
J
CP
K
( 1 5 / 1 4 )
( 3 / 1 1 )
( 2 / 1 2 )
( 1 / 1 3 )
( 4 / 1 0 )
Q ( 5 / 9 )
Q ( 6 / 7 )
( b )
第 11章 集成触发器
2,双上升沿 D触发器 CC4013(CMOS集成电路 )
图 11.23为 CC4013的逻辑符号 。 它集成了两个独立的上升沿 D触发器 。 其中 1Sd和 2Ｓ d为直接置位端 (高电平有效 ),1Rd,2Rd为直接复位端 (高电平有效 )。 其功能表见表 11.9。
第 11章 集成触发器
S
1J
C1
1K
R
1S
d
( 4 )
1J ( 3 )
1C P ( 1 )
1K ( 2 )
1R
d
( 1 5)
2S
d
( 1 0)
2J ( 1 1)
2C P ( 1 3)
2K ( 1 2)
2R
d
( 1 4)
( 5 ) 1Q
( 6 ) 1Q
( 9 ) 2Q
( 7 ) 2Q
( a )
图 11.23 CC4013逻辑符号第 11章 集成触发器
11.5 不同触发器的转换从逻辑功能来分,触发器共有四种类型,RS,JK、
D和 T触发器 。 在数字装置中往往需要各种类型的触发器,而市场上出售的触发器多为集成 D触发器和 JK触发器,没有其它类型触发器,因此,这就要求我们必须掌握不同类型触发器之间的转换方法 。
电路的方法,一般是先比较已有触发器和待求触发器的特征方程,然后利用逻辑代数的公式和定理实现两个特征方程之间的变换,进而画出转换后的逻辑电路 。
第 11章 集成触发器
11.5.1JK触发器转换成 D,T触发器
JK触发器的特征方程为
nnn QKQJQ 1 (11— 6)
１,JK触发器转换成 D触发器
D触发器的特征方程为
nnn
n
DQQDQ
DQ
1
1
对照公式 (11— 6)，对公式 (11— 7)变换得
(11— 7)
(11— 8)
第 11章 集成触发器比较公式 (11—6) 和 (11—8),可见只要取 J=D,
K=,就可以把 JK触发器转换成 D触发器 。 图 11.24(a)
是转换后,的 D触发器电路图 。 转换后,D触发器的 CP
触发脉冲与转换前 JK触发器的 CP触发脉冲相同 。
Q
第 11章 集成触发器
1J
C1
1K
1
D
CP
Q
Q
( a )
1J
C1
1K
T
CP
Q
Q
1J
C1
1K
1
CP
Q
Q
( b ) ( c )
图 11.24 JK触发器转换成 D触发器,T触发器和 T′
(a)D触发器； (b)T触发器； (c)T′触发器第 11章 集成触发器
２,JK触发器转换成 T触发器
T触发器的特征方程为
nnn QTQTQ 1
(11— 9)
比较公式 (11—6)和 (11—９ ),可见只要取 J＝ K＝ T，
就可以把 JK触发器转换成 T触发器 。 图 11.24(b)是转换后的 T触发器电路图 。
3.T′
如果 T触发器的输入端 T＝ 1,则称它为 T′触发器,
如图 11.24(c)所示 。 T′触发器也称为一位计数器,在计数器中应用广泛 。
第 11章 集成触发器
11.5.2 D触发器转换成 JK,T和 T′触发器由于 D触发器只有一个信号输入端,且 Qn+1＝ D,因此,只要将其它类型触发器的输入信号经过转换后变为 D信号,即可实现转换 。
1,D触发器转换成 JK
令,就可实现 D触发器转换成 JK
触发器,如图 11.25(a)所示 。
nn QKQJD
第 11章 集成触发器
2,D触发器转换成 T
令,就可以把 D触发器转换成 T触发器,如图 11.25(b)所示 。
3.D触发器转换成 T′
直接将 D触发器的 端与 D端相连,就构成了
T′触发器,如图 11.25(c)所示 。 D触发器到 T′触发器的转换最简单,计数器电路中用得最多 。
nn TQQJD
nQ
第 11章 集成触发器
&
≥1
&1
J
CP
K
Q
Q
1D
C1
( a )
图 11.25 JK触发器,T触发器和 T′
(a)JK触发器； (b) T触发器； (c) T′触发器第 11章 集成触发器图 11.25 JK触发器,T触发器和 T′
(a)JK触发器； (b) T触发器； (c) T′触发器
1D
C1
Q
Q
T
CP
1D
C1CP
Q
Q
＝ 1
( b ) ( c )
11.1 基本ＲＳ触发器
11.2 时钟控制的触发器
11.3 主从触发器
11.4 集成边沿触发器第 11章 集成触发器
11.1 基本ＲＳ触发器
11.1.1逻辑电路构成和逻辑符号
ＲＳ触发器由两个与非门交叉连接而成,图 11.1是它的逻辑图和逻辑符号 。 其中 Sd为置 1(置位 )输入端,
Rd为置０ (复位 )输入端,在逻辑符号中用小圆圈表示输入信号为低电平有效 。 Q和 是一对互补输出端,同时用它们表示触发器的输出状态,即Ｑ＝１,=０表示触发器的１态,Q＝０,＝１表示触发器的０态 。
Q
Q
Q
第 11章 集成触发器
& &
Q Q
S
d
R
d
S
R
Q
Q
( a ) ( b )
图 11.1 基本ＲＳ触发器
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
11.1.2
通常用状态真值表、特征方程 (次态方程 )和状态转移图来描述触发器的逻辑功能。
1.状态真值表基本ＲＳ触发器的逻辑功能可以用表 11.1所示的状态真值表来描述 。
表 11.1中,Sd,Rd为触发器的两个输入信号； Qn为触发器的现态 (初态 ),即输入信号作用前触发器Ｑ端的状态； Qn+1为触发器的次态,即输入信号作用后触发器
Q端的状态 。
第 11章 集成触发器表 11.1 基本ＲＳ触发器状态真值表
Sd Rd Qn Qn+1 说 明
0 0 0
0 0 0
1
1
不允许
0 1 0
0 1 1
1
1
置 1
（ Qn+1=1）
1 0 0
1 0 1
0
0
置 0
（ Qn+1=0）
1 1 0
1 1 1
0
1
保持
（ Qn+1=Qn）
第 11章 集成触发器当 Sd=0,Rd=1时,不管触发器原来处于什么状态,
其次态一定为 1,即 Qn+1＝ 1,故触发器处于置 1状态 (置位状态 )。
当 Sd=1,Rd=0时,不管触发器原来处于什么状态,
其次态一定为 0,即 Qn+1＝ 0,故触发器处于置 0状态 (复位状态 )。
当 Sd=Rd=1时,触发器状态保持不变,即 Qn+1＝Ｑ n。
当 Sd=Rd=0时,触发器两个输出端Ｑ和 不互补,
破坏了触发器的正常工作,使触发器失效 。
Q
第 11章 集成触发器
2.特征方程 (次态方程 ),状态转移图及波形图描述触发器逻辑功能的函数表达式称为触发器的特征方程或次态方程 。 由表 11.1,可得基本 RS触发器的卡诺图如图 11.2(a)所示 。
第 11章 集成触发器
× 1 0 0
× 1 1 0
Q
n
0100 11 10
0
1
R
d
S
d
0 1
01
10
10
11
01
11
S
d
R
d
( a ) ( b )
图 11.２基本ＲＳ触发器的卡诺图及状态转移图
(ａ )卡诺图； (ｂ )状态转移图第 11章 集成触发器由卡诺图化简得基本 RS触发器的特征方程为
1
1
dd
n
dd
n
RR
QRSQ (11— 1)
式中,Sd+Rd=1称为约束项 。 由于 Sd和 Rd同时为０又同时恢复为１时,状态 Qn+1不确定,为了获得确定的 Qn+1,输入信号 Sd和 Rd应满足约束条件 Sd+Rd=1。
基本ＲＳ触发器共有两个状态：０态和１态 。 当 Q＝
０,输入 SdRd＝ 10或 11时,使触发器状态保持为 0态；只有
SdRd＝ 01时,才能使状态转移到 1态 。 当 Qn＝ 1,输入第 11章 集成触发器
SdRd＝ 01或 11时,状态将保持为 1态；只有 SdRd＝
10时,才使状态转移到 0态 。 基本 RS触发器的状态转移图如图 11.２ (ｂ )所示 。
如果已知 Sd和 Rd的波形和触发器的起始状态，则可画出触发器Ｑ端的工作波形如图 11.3所示。
第 11章 集成触发器
( 状态不定 )
( 状态不定 )
S
d
R
d
Q
Q
图 11.３ 基本 RS触发器波形图第 11章 集成触发器
11.1.3集成基本 RS
以 TTL集成触发器 74LS279为例,其逻辑符号如图
11.４ (a)所示 。 每片 74LS279中包含四个独立的用与非门组成的基本 RS触发器 。 其中第一个和第三个触发器各有两个 Rd输入端 (S1和 S3),在任一输入端上加入低电平均能将触发器置 1；每个触发器只有一个 Rd输入端
(R)。 图 11.４ (b)为第一个触发器的逻辑电路 。
可用表 11.2所示的功能表来描述 74LS279集成电路的逻辑功能。
第 11章 集成触发器
&
R
S
1
S
1
R
S
2
R
S
3
S
3
R
S
4
1
2
3
4
( 1 )
( 2 )
( 3 )
( 5 )
( 6 )
( 1 0)
( 1 1)
( 1 2)
( 1 4)
( 1 5)
( 4 )
( 7 )
( 9 )
( 1 3)
&
( 1 ) 1R
( 2 ) 1S
A
( 3 ) 1S
B
1 Q ( 4)
( a ) ( b )
图 11.474LS279集成电路
(a)逻辑符号； (b)逻辑电路第 11章 集成触发器表 11.2 功能表输 入 输 出
Q
1 1
0 1 1
1 0 0
0 0 ×
Q
S R
第 11章 集成触发器
11.2 时钟控制的触发器上述基本 RS触发器具有直接置 0,置 1的功能,当
Sd和 Rd的输入信号发生变化时,触发器的状态就立即改变 。 在实际使用中,通常要求触发器按一定的时间节拍动作 。 这就要求触发器的翻转时刻受时钟脉冲的控制,而翻转到何种状态由输入信号决定,从而出现了各种时钟控制的触发器 (简称钟控触发器 )。 按其功能,
钟控触发器分为 RS触发器,JK触发器,D触发器和 T触发器 。
第 11章 集成触发器
11.2.1 RS
在基本 RS触发器的基础上,加上两个与非门即可构成 RS触发器,其逻辑图如图 11.５ (a)所示,逻辑符号如图 11.５ (b)所示 。 Sd为直接置位端,Rd为直接复位端 。
当用作 RS触发器时,Sd=Rd=1。 S为置位输入端,R为复位输入端,CP为时钟脉冲输入端 。
第 11章 集成触发器
& &
Q
S
d
R
d
& &
G
1
G
2
G
3
G
4
RS CP
S
1S
C1
1R
R
Q
Q
Q
( a ) ( b )
图 11.5 RS触发器
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
1,RS触发器状态真值表当 CP＝ 0时,G3,G4被封锁,输出均为 1,G1,G2
门构成的基本 RS触发器处于保持状态 。 此时,无论 R、
S输入端的状态如何变化,均不会改变 G1,G2门的输出,
故对触发器状态无影响 。
当 CP＝ 1时,触发器处于工作状态,其逻辑功能见表 11.3。
第 11章 集成触发器表 11.3 RS 触发器功能表
S R Qn Qn+1 说明
000
001
0
1
保持
Qn+1=Qn
010
0 1 1
0
0
置 0
Qn+1=0
100
101
1
1
置 1
Qn+1=1
1 1 0
111
×
×
禁止第 11章 集成触发器
S=1,R＝ 0,Qn+1＝ 1,触发器置 1
S=0,R＝ 1,Qn+1＝ 0,触发器置 0
S=R=0,Qn+1＝ Qn,触发器状态不变 (保持 )
S=R=1，触发器失效，禁止此状态出现。
第 11章 集成触发器
２,特征方程,状态转移图及波形图与基本 RS触发器一样,可由表 11.３得 RS触发器的卡诺图,如图 11.６ (a)所示 。 RS触发器的特征方程为
0
1
SR
QRSQ nn (11— 2)
式中,SR=0为约束项。
第 11章 集成触发器
×00 1
×01 1
Q
n
0100 11 10
0
1
S R
0 1
10
01
00
01
00
10
( a ) ( b )
图 11.６ RS
(a)卡诺图； (b)状态转移图第 11章 集成触发器由真值表得到的 RS触发器的状态转移图如图 11.６
(b)所示 。
如已知 CP,S和 R的波形,可画出触发器的工作波形如图 11.7所示 。
第 11章 集成触发器
( 状态不定 )
( 状态不定 )
Q
R
S
CP
Q
图 11.7 ＲＳ触发器波形图第 11章 集成触发器
11.2.2 JK
在钟控ＲＳ触发器中,必须限制输入Ｒ和Ｓ同时为１的出现,这给使用带来不便 。 为了从根本上消除这种情况,可将钟控ＲＳ触发器接成如图 11.８ (a)所示的形式,同时将输入端 S改成 J,R改成 K,这样就构成了 JK触发器 。 它的逻辑符号如图 11.８ (b)所示 。
第 11章 集成触发器
& &
Q
S
d
R
d
& &
G
1
G
2
G
3
G
4
KJ CP
S
1J
C1
1K
R
Q
Q
Q
( a ) ( b )
图 11.８ JK
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
1,JK
当 CP＝ 0时,G3,G4门被封锁,J,K输入端的变化对 G1,G2门的输入无影响,触发器处于保持状态 。
当 CP＝ 1时,如果 J,K输入端状态依次为 00,01或
10,输出端 Qn+1状态与 RS触发器输出状态相同；如果 J、
K=11,触发器必将翻转 。 JK触发器状态真值表如表 11.
４所示 。
第 11章 集成触发器表 11.4 JK触发器状态真值表
J K Qn Qn+1 说明
0 0 0
0 0 1
0
1
保持
（ Qn+1=Qn）
0 1 0
0 1 1
0
0
置 0
（ Qn+1=0）
1 0 0
1 0 1
1
1
置 1
（ Qn+1=1）
1 1 0
1 1 1
1
0
必翻
（ Qn+1= ）nQ
第 11章 集成触发器
2.特征方程,状态转移图及波形图由真值表得 JK触发器的卡诺图如图 11.９ (a)所示,
化简得 JK触发器的特征方程为
nnn KQQJQ 1 (11— 3)
由真值表得 JK触发器的状态转移图如图 11.９ (b)所示。
第 11章 集成触发器
100 1
001 1
Q
n
0100 11 10
0
1
J K
0 1
11
10
11
01
00
01
00
10
( a ) ( b )
图 11.９ JK
(a)卡诺图； (b)状态转移图第 11章 集成触发器如果已知 CP,J,K的波形，可画出 JK触发器的工作波形如图 11.10所示。
Q
K
J
CP
图 11.10 JK触发器波形图第 11章 集成触发器
11.2.3 D触发器
ＲＳ触发器和ＪＫ触发器有两个输入端 。 有时需要只有一个输入端的触发器,于是将ＲＳ触发器接成图 11.11(a)所示的形式,这样就构成了只有单输入端的
Ｄ触发器 。 它的逻辑符号如图 11.11(b)所示 。
第 11章 集成触发器
& &
Q
S
d
R
d
& &
D CP
S
1D
C1
R
Q
Q
Q
( a )
( b )
图 11.11 D
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
1,D
当 CP＝ 0时,D触发器保持原来状态 。
当 CP＝ 1时,如果 D＝ 0,无论 D触发器原来状态为０或 1,D触发器输出均为 0；如果 D＝ 1,无论Ｄ触发器原来状态为０或１,Ｄ触发器输出均为１ 。 D触发器的状态真值表见表 11.5。
第 11章 集成触发器表 11.5 D触发器状态真值表
D Qn Q n+1
00
01
0
10
11
1
第 11章 集成触发器
2.特征方程,
由真值表得 D触发器的卡诺图如图 11.12(a)所示,化简得 D触发器的特征方程为
Q n+1＝ D
由真值表得 D触发器的状态转移图如图 11.12(b)所示 。
第 11章 集成触发器
10
10
Q
n
10
0
1
D
0 1
1
0
0 1
( a ) ( b )
图 11.12 D触发器的卡诺图及状态转移图
(a)卡诺图； (b)状态转移图第 11章 集成触发器如果已知 CP和 D的波形，可画出 D触发器的工作波形如图 11.13所示。
Q
D
CP
图 11.13 D触发器波形图第 11章 集成触发器
11.2.4T 触发器如果把 JK触发器的两个输入端 J和 K连在一起,
并把这个连在一起的输入端用 T表示,这样就构成了 T
触发器,如图 11.14(a)所示 。 其逻辑符号如图 11.14(b)
所示 。
第 11章 集成触发器
& &
Q
S
d
R
d
& &
T CP
S
1T
C1
R
Q
Q
Q
( a )
( b )
图 11.14Ｔ触发器逻辑图及逻辑符号
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
1,T
当Ｃ P＝０时,T触发器保持原来状态 。
当 CP＝ 1时,如果 T＝ 0,则 T触发器保持原来状态；
如果 T＝ 1,则 T触发器翻转,相当于一位计数器 。 T触发器的状态真值表见表 11.6。
第 11章 集成触发器表 11.6 T 触发器状态真值表
T Qn Q n+1 说明
00
01
0
1
保持
（ Q n+1 = Q n）
10
11
1
0
必翻
)( 1 nn QQ
第 11章 集成触发器
2.特征方程,状态转移图由真值表得 T触发器的卡诺图如图 11.15(a)所示,
化简得 T
由真值表得 T触发器状态转移图如图 11.15(b)所示 。
nnn QTQTQ 1 (11— 5)
第 11章 集成触发器
10
01
Q
n
10
0
1
T
0 1
1
1
0 0
( a ) ( b )
图 11.15T触发器的卡诺图及状态转移图
(a)卡诺图 (b)状态转移图第 11章 集成触发器
11.2.5 集成 D锁存器一位钟控 D触发器只能传送或存储一位数据,而在实际应用中,往往希望一次传送或存储多位数据 。
为此,把若干个钟控 D触发器的控制端 CP连接起来,
用一个公共的控制信号来控制,而各输入端仍然是各自独立的输入端 。 这样所构成的能一次传送或存储多位二进制代码的电路就称为锁存器 。 集成锁存器绝大多数是 D锁存器 。
第 11章 集成触发器以 COMS集成 D锁存器 CC4042为例,其逻辑符号如图 11.16(a)所示,它内部集成了四个 D触发器,由公共时钟选通,每个触发器有互补输出端 Q和 。 UDD
为正电源端,USS为负电源端 。 该锁存器的逻辑电路如图 11.16(b)所示 。
Q
第 11章 集成触发器
[ L A C H ] 4
＝ 1 C1
( 2 )
( 3 )
( 1 0)
( 9 )
( 1 1)
( 1 2)
( 1 )
( 1 5)
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
( 5 )
( 6 )
( 4 )
( 7 )
( 1 3)
( 1 4)
CP
M
1D
2D
3D
4D
1D
( a )
图 11.16CC4042集成电路逻辑符号及逻辑电路图
(a)逻辑符号； (b)逻辑电路图第 11章 集成触发器图 11.16CC4042集成电路逻辑符号及逻辑电路图
(a)逻辑符号； (b)逻辑电路图
1D
C1
1D
C1
1D
C1
1D
C1
＝ 1
1D
M
CP
3D
2D
4D
4Q
4Q
3Q
3Q
2Q
2Q
1Q
1Q
( b )
第 11章 集成触发器
CC4042输入端的数据在由 M选择的 CP电平期间传送至 Q和 输出端 。 其功能表见表 11.７ 。 表 11.7中,d
表示输入信号状态,× 表示任意状态,↑表示 CP由低电平变为高电平瞬间,↓表示 CP由高电平变为低电平瞬间 。
Q
第 11章 集成触发器表 11.7 功能表输 入 输 出
CP M D Q
0 0 d d
↑ 0 × 锁 存
1 1 d d
↓ 1 × 锁 存
Q
d
d
第 11章 集成触发器本节所介绍的几种触发器,能够实现记忆功能,
满足时序系统的需要 。 但在实际应用中存在空翻或振荡现象,使触发器的功能遭到破坏 。
一个时钟脉冲期间,如果输入信号发生变化,使触发器发生翻转的现象 。
振荡现象：对于反馈型触发器 (如 T,JK触发器 )，
即使输入信号不发生变化,由于 CP脉冲过宽,而产生的多次翻转 (振荡 )现象 。
发生,实际应用中一般采用边沿触发器 。
第 11章 集成触发器
11.3 主从触发器主从触发器具有主从结构,能够克服空翻现象 。
实际使用的主从触发器主要是主从 JK触发器,主从 JK
触发器能够解决多次翻转问题 。 本节只介绍主从 JK触发器 。
第 11章 集成触发器
11.3.1
主从 JK触发器的逻辑图和逻辑符号如图 11.17所示 。
它由主触发器,从触发器和非门组成 。 Q主和 主是主触发器输出端 (内部 ),时钟信号为 CP； Q和 为从触发器输出端,时钟信号为 。
Q
Q
CP
第 11章 集成触发器
& &
& &
&&
& &
Q
S
d
R
d
CP
Q
1
KJ
CP
S
1J
C1
1K
R
Q
Q
Q
主
Q
主从触发器主触发器
( a ) ( b )
图 11.17主从 JK
(a)逻辑图； (b)逻辑符号第 11章 集成触发器
11.3.2
当 CP=1时,主触发器工作,即 Q主的状态取决于输入信号 J,K以及从触发器现态 Qn,的状态 (一次性翻转问题从略 ),而从触发器被封锁,即保持原来状态 。
当 CP由 1变 0时 (即下降沿 ),主触发器被封锁,从触发器打开,从触发器输出端 Q,的状态取决于主触发器 Q主,主 的状态,即 Q＝ Q主 。
Q
Q
nQ
第 11章 集成触发器
Q
CP
K
J
Q
主图 11.18 主从 JK触发器波形图第 11章 集成触发器
11.4 集成边沿触发器边沿触发器是在时钟信号的某一边沿 (上升沿或下降沿 )才能对输入信号作出响应并引起状态翻转,也就是说,只有在时钟的有效边沿附近的输入信号才是真正有效的,而其它时间触发器均处于保持状态 。 因而大大地提高了抗干扰能力,从根本上解决了触发器的空翻与振荡现象,工作更为可靠 。
第 11章 集成触发器
11.4.1维持阻塞触发器维持阻塞触发器是利用电路内部的维持阻塞线产生的维持阻塞作用克服空翻现象的 。
维持：在 CP脉冲期间,输入信号发生变化的情况下,应该开启的门维持畅通无阻,使其完成预定的操作 。
阻塞：在 CP脉冲期间,输入信号发生变化的情况下,不应开启的门处于关闭状态,阻止产生不应该的操作 。
第 11章 集成触发器维持阻塞触发器是一种边沿触发器,一般是在 CP脉冲的上升沿接收输入信号并使触发器翻转,其它时间均处于保持状态 。 使用较多的是上升沿触发的维持阻塞 D触发器,
其逻辑符号如图 11.19(a)所示 。 其中,Sd为直接置位端,Rd
为直接复位端,1D为输入端,Q和 为互补输出端,C1为脉冲触发输入端 。 CP端直接加,＞,者表示边沿触发 (上升沿 ),不加,＞,者表示电平触发 。
如已知 CP和 D的波形,可画出其工作波形如图 11.19(b)
所示 。
维持阻塞 D触发器状态真值表和状态转移图同钟控 D
Q
第 11章 集成触发器
S
1D
C1
R
Q
Q
Q
S
d
R
d
D
CP
( a )
( b )
图 11.19维持阻塞 D
(a)逻辑符号； (b)波形图第 11章 集成触发器
11.4.2 边沿触发器边沿触发器是利用电路内部门电路的速度差来克服空翻现象的 。 以边沿 JK触发器为例,下降沿触发的边沿 JK触发器逻辑符号如图 11.20(a)所示；上升沿触发的边沿 JK触发器逻辑符号如图 11.20(b)所示 。 图 (a)中
C1输入端加,＞,并且加,。,,表示下降沿触发；
图 (b)中 C1不加,。,,表示上升沿触发 。
如已知 CP,J,K的输入波形,则可画出触发器工作波形如图 11.21所示 (以下降沿 JK触发器为例 )。
第 11章 集成触发器
S
1J
C1
R
Q
Q
1K
S
1J
C1
R
Q
Q
1K
( a ) ( b )
图 11.20边沿 JK触发器逻辑符号图
(a)下降沿触发的 JK (b)上升沿触发的 JK触发器第 11章 集成触发器
Q
CP
J
K
图 11.21下降沿触发的 JK
第 11章 集成触发器
11.4.3 集成边沿触发器举例
1.双下降沿 JK触发器 74LS112(TTL集成电路 )
双下降沿 JK触发器 74LS112的逻辑符号如图 11.22(a)
所示,逻辑电路如图 11.22(b)所示 。 它集成了两个独立的下降沿 JK触发器 。 其功能表见表 11.８ 。
第 11章 集成触发器
S
1J
C1
1K
R
1S
d
( 4 )
1J ( 3 )
1C P ( 1 )
1K ( 2 )
1R
d
( 1 5)
2S
d
( 1 0)
2J ( 1 1)
2C P ( 1 3)
2K ( 1 2)
2R
d
( 1 4)
( 5 ) 1Q
( 6 ) 1Q
( 9 ) 2Q
( 7 ) 2Q
( a )
图 11.22 74LS112
(a)逻辑符号； (b)逻辑电路第 11章 集成触发器图 11.22 74LS112
(a)逻辑符号； (b)逻辑电路
&
&
≥1
&
&
≥1
&
&
S
d
R
d
J
CP
K
( 1 5 / 1 4 )
( 3 / 1 1 )
( 2 / 1 2 )
( 1 / 1 3 )
( 4 / 1 0 )
Q ( 5 / 9 )
Q ( 6 / 7 )
( b )
第 11章 集成触发器
2,双上升沿 D触发器 CC4013(CMOS集成电路 )
图 11.23为 CC4013的逻辑符号 。 它集成了两个独立的上升沿 D触发器 。 其中 1Sd和 2Ｓ d为直接置位端 (高电平有效 ),1Rd,2Rd为直接复位端 (高电平有效 )。 其功能表见表 11.9。
第 11章 集成触发器
S
1J
C1
1K
R
1S
d
( 4 )
1J ( 3 )
1C P ( 1 )
1K ( 2 )
1R
d
( 1 5)
2S
d
( 1 0)
2J ( 1 1)
2C P ( 1 3)
2K ( 1 2)
2R
d
( 1 4)
( 5 ) 1Q
( 6 ) 1Q
( 9 ) 2Q
( 7 ) 2Q
( a )
图 11.23 CC4013逻辑符号第 11章 集成触发器
11.5 不同触发器的转换从逻辑功能来分,触发器共有四种类型,RS,JK、
D和 T触发器 。 在数字装置中往往需要各种类型的触发器,而市场上出售的触发器多为集成 D触发器和 JK触发器,没有其它类型触发器,因此,这就要求我们必须掌握不同类型触发器之间的转换方法 。
电路的方法,一般是先比较已有触发器和待求触发器的特征方程,然后利用逻辑代数的公式和定理实现两个特征方程之间的变换,进而画出转换后的逻辑电路 。
第 11章 集成触发器
11.5.1JK触发器转换成 D,T触发器
JK触发器的特征方程为
nnn QKQJQ 1 (11— 6)
１,JK触发器转换成 D触发器
D触发器的特征方程为
nnn
n
DQQDQ
DQ
1
1
对照公式 (11— 6)，对公式 (11— 7)变换得
(11— 7)
(11— 8)
第 11章 集成触发器比较公式 (11—6) 和 (11—8),可见只要取 J=D,
K=,就可以把 JK触发器转换成 D触发器 。 图 11.24(a)
是转换后,的 D触发器电路图 。 转换后,D触发器的 CP
触发脉冲与转换前 JK触发器的 CP触发脉冲相同 。
Q
第 11章 集成触发器
1J
C1
1K
1
D
CP
Q
Q
( a )
1J
C1
1K
T
CP
Q
Q
1J
C1
1K
1
CP
Q
Q
( b ) ( c )
图 11.24 JK触发器转换成 D触发器,T触发器和 T′
(a)D触发器； (b)T触发器； (c)T′触发器第 11章 集成触发器
２,JK触发器转换成 T触发器
T触发器的特征方程为
nnn QTQTQ 1
(11— 9)
比较公式 (11—6)和 (11—９ ),可见只要取 J＝ K＝ T，
就可以把 JK触发器转换成 T触发器 。 图 11.24(b)是转换后的 T触发器电路图 。
3.T′
如果 T触发器的输入端 T＝ 1,则称它为 T′触发器,
如图 11.24(c)所示 。 T′触发器也称为一位计数器,在计数器中应用广泛 。
第 11章 集成触发器
11.5.2 D触发器转换成 JK,T和 T′触发器由于 D触发器只有一个信号输入端,且 Qn+1＝ D,因此,只要将其它类型触发器的输入信号经过转换后变为 D信号,即可实现转换 。
1,D触发器转换成 JK
令,就可实现 D触发器转换成 JK
触发器,如图 11.25(a)所示 。
nn QKQJD
第 11章 集成触发器
2,D触发器转换成 T
令,就可以把 D触发器转换成 T触发器,如图 11.25(b)所示 。
3.D触发器转换成 T′
直接将 D触发器的 端与 D端相连,就构成了
T′触发器,如图 11.25(c)所示 。 D触发器到 T′触发器的转换最简单,计数器电路中用得最多 。
nn TQQJD
nQ
第 11章 集成触发器
&
≥1
&1
J
CP
K
Q
Q
1D
C1
( a )
图 11.25 JK触发器,T触发器和 T′
(a)JK触发器； (b) T触发器； (c) T′触发器第 11章 集成触发器图 11.25 JK触发器,T触发器和 T′
(a)JK触发器； (b) T触发器； (c) T′触发器
1D
C1
Q
Q
T
CP
1D
C1CP
Q
Q
＝ 1
( b ) ( c )
