第 14章 模 /数和数 /模转换第 14章 模 /数和数 /模转换
14.1 D/A转换
14.2 A/D转换第 14章 模 /数和数 /模转换
14.1 D/A转换
D/A转换电路一般包括基准电压源 /电流源,模拟开关,电阻网络和运算放大器等部分 。 下面举出几种
D/A转换电路 。
第 14章 模 /数和数 /模转换
14.1.1 权电阻 D/A转换电路权电阻 D/A转换网络的原理电路如图 14.1所示 。 集成运放反相输入端为,虚地,,每个开关可以切换到两个不同的位置,切换到哪个位置由相应位数字量控制 。 当数字量为,1”时,开关接 ER；当数字量为,0”
时,开关接地 。
第 14章 模 /数和数 /模转换
R
S
n － 1
E
R
2 R
S
n － 2
2
n － 2
R
S
1
S
0
2
n － 1
R
…
B
n － 1
B
n － 2
B
1
B
0
＋
＋
－ ∞
△
u
o
R
f
图 14.1 权电阻 D/A转换网络第 14章 模 /数和数 /模转换选择权电阻网络中电阻的阻值时,应该使流过该电阻的电流与该电阻所在位的权值成正比 。 这样,从最高位到最低位,每一位对应的电阻值应是相邻高位的 2倍,使各支路电流从高位到低位逐位递减 1/2。
当输入二进制数码中某一位 Bi=1时,开关 Si接至基准电压 ER,这时在相应的电阻 Ri支路上产生电流为
i
n
R
in
R
i
R
i R
E
R
E
R
EI 2
22 11
当 Bi=0时,开关 Si接地，电流 Ii=0。
第 14章 模 /数和数 /模转换因此，第 i路的电流为
i
i
n
i
n
Rf
fo
i
i
n
i
n
Ri
in
R
n
i
i
n
i
i
in
R
i
B
R
ER
IRU
B
R
E
B
R
E
II
B
R
E
I
2
2
2
2
2
2
2
2
1
0
1
1
0
11
1
0
1
0
1
总的输出电流输出电压第 14章 模 /数和数 /模转换
14.1.2R-2RT型 D/A
图 14.2是 R-2RT型 D/A转换电路的原理电路 。 与权电阻 D/A转换电路一样,二进制码 Bi控制着开关 Si的位置 。 Bi为 1,Si接 ER； Bi为 0,Si接地 。
第 14章 模 /数和数 /模转换
S
n － 1
2 R
B
n － 1
＋
＋
－ ∞
△
u
o
R
f
S
n － 2
2 R
B
n － 2
S
2
B
2
S
1
B
1
S
0
B
0
2 RRRR
2 R 2 R 2 R 2 R
…
E
R
图 14.2 R-2RT型 D/A转换电路第 14章 模 /数和数 /模转换集成运放反相输入端为,虚地,。 因此,从两端的 T型节点开始,向中间逐节点推算,很容易得到：当
Bi=1,其余位均为 0时,从节点 i向左向右看的电阻都是
2R,这样,从开关 Si经 2R支路流进节点的电流等分后分别向左向右流出,其等效电路如图 14.3所示 。
第 14章 模 /数和数 /模转换
2 R 2 R 2 R
2 R2 R
E
R
I
S
i
I
1
4
…
I
1
4
I
1
2
I
1
2
图 14.3 某模拟开关接 ER，其它开关接地时等效电路第 14章 模 /数和数 /模转换由等效电路可求出,接电源支路所提供的电流均为 Ii=EＲ /3R。 而且这个电流在流向集成运放反相输入端的途中,每经过一个节点,电流要减小一半,这可以用叠加定理说明 。 假定其它各开关都接 0,那么
（ 1/2） Ii向右流过横着的电阻后,向右向下看的等效电阻都是 2R,它们将电流等分 。
二进制码最高位对集成运放输入端方向的电流为
R
E
R
EI RR
632
1
0
其它各位产生的电流逐位减小一半,依次为第 14章 模 /数和数 /模转换
i
i
n
i
n
Rf
o
i
i
n
i
R
nin
n
i
nin
B
R
ER
U
B
R
E
II
IIII
2
23
2
23
1
2
1
2
1
2
1
,,
2
1
,
2
1
1
0
1
0
0)1(
1
0
010)1(020
二进制码控制的各开关对集成运放输入端产生的总电流为输出电压为第 14章 模 /数和数 /模转换这种电路中电阻阻值只有 R和 2R两种,精度易于保证,且流过各模拟开关的电流均相同,所以给设计和制作带来方便,故集成 D/A电路中多采用这种电路形式 。
第 14章 模 /数和数 /模转换
14.1.3 倒置 T型 D/A转换电路
R-2RT型 D/A转换电路中,数字信号各位的传输时间不同,因而输出端会产生尖峰效应 。 倒置 T型 D/A转换电路可以克服这种缺点 。 这种电路的原理图如图 14.4
所示 。
第 14章 模 /数和数 /模转换
＋
＋
－ ∞
△
u
o
R
f
I
i
2 RI
2
S
n － 1
2 RI
4
S
n － 2
2 RI
2
n － 1
S
1
2 RI
2
n
S
0
2 R
…
I
2
n E
R
R
I =
E
R
RR RR
B
0
B
1
B
n － 2
B
n － 1
图 14.4 倒置 T型 D/A转换电路第 14章 模 /数和数 /模转换集成运放反相输入端为,虚地,,所以,不论开关切换到哪个位置,2R上端都接了 0电位 。 这样,从电阻网络左端开始,用串并联方法可以得到从 ER看进去的对地的等效电阻为 R。 这样,从参考电源 ER流进电阻网络的电流为 I=ER/R。
用与分析 R-2RT型 D/A转换电路类似的方法可知,
每经过一个节点,经过电阻向上流的电流减小一半,正好反映了二进制各位码应满足的位权关系 。 因此,可直接第 14章 模 /数和数 /模转换
)2222(
2
1
)
2222
(
2
1
0
0
2
2
1
1
1
2
)1(
2
1
2
0
2
BBBB
R
RE
BBBB
RIU
i
i
n
n
n
nn
fR
n
n
in
nnn
fio
该电路工作时,在前一组二进制码切换到后一组二进制码时,各位码对应的电流同时到达集成运放输入端,因而不会产生尖峰效应。
第 14章 模 /数和数 /模转换
1,DAC0830系列
DAC0830 系 列 包 括 DAC0830,DAC0831,
DAC0832。 下面以 DAC0832为例说明其基本工作过程 。
DAC0832方框图及引线图如图 14.5所示 。 芯片内含有一个八位 D/A转换电路,由倒 T型电阻网络和电子开关组成 。 还包括一个八位的输入寄存器和一个八位的 DAC寄存器 。 当 DAC寄存器中的数字信号在进行
D/A转换时,下一组数字信号可存入输入寄存器,这样可提高转换速度 。 芯片外接集成运放,将转换成的模拟电流信号放大后转变成电压信号输出 。
第 14章 模 /数和数 /模转换输入寄存器
D A C
寄存器
D / A
转换电路
&
&
I L E
CS
W R 1
&
W R 2
X F E R
U
r e f
D
0
D
7
I
out 1
I
out 2
R
f
A G N D
U
CC
D G N D
…
图 14.5 DAC0832原理框图和引线排列图
(a)原理框图； (b)引线排列图第 14章 模 /数和数 /模转换图 14.5 DAC0832原理框图和引线排列图
(a)原理框图； (b)引线排列图
D A C 0 83 2
I
o u t 2
I
o u t 1
D
7
D
6
D
5
D
4
U
CC
I L E
W R 2
X F E R
D G N D
R
f
U
r e f
D
1
D
0
D
2
D
3
A G N D
W R 1
CS
11 10
20 1
第 14章 模 /数和数 /模转换
(1） D0～ D7：八位数字数据输入,D7为最高位,
D0为最低位 。
（ 2） Iout1,模拟电流输出端 。
（ 3） Iout2,模拟电流输出端,接地 。
（ 4） Rf:若外接的集成运放电路增益小,则在该引出端与集成运放输出端之间加接电阻；若外接的集成运放电路增益足够大,则不必外接电阻,直接将该引出端与运放输出端相连 。
第 14章 模 /数和数 /模转换
（ 5） Uref,基准参考电压端,在 +10V～ -10V之间选择 。
(6） UCC,电源电压端,在 +5V～ +15V之间选择,
+15V最佳 。
(7） DGND：数字电路接地端 。
(8） AGND：模拟电路接地端,通常与 DGND相接 。
(9）,片选信号,低电平有效 。
(10）,DAC寄存器的传送控制信号,低电平有效 。
(11）,DAC寄存器的写入控制信号 。
CS
XFER
2WR
第 14章 模 /数和数 /模转换
14.2 A/D转换
A/D转换总体上可以分为抽样保持和量化编码两个步骤 。
14.2.1抽样保持抽样就是对模拟信号在有限个时间点上抽取样值 。
图 14.6示出了 A/D转换电路框图 。
第 14章 模 /数和数 /模转换
＋
＋
－ ∞
△
u
o
量化编码
u
o2
C
u
o1模拟信号
u
A
模拟开关
u
s
抽样脉冲抽样 保持量化编码图 14.6 A/D转换电路框图第 14章 模 /数和数 /模转换抽样电路是一个模拟开关,uA是模拟信号,模拟开关在抽样脉冲 us作用下不断地闭合和断开 。 开关闭合时,
uo1=uA；开关断开时,uo1=0。 这样,在抽样电路输出端得到一系列在时间上不连续的脉冲 。
抽样值要经过编码形成数字信号,这需要一段时间,
因为数字信号的各位码是逐次逐位编出的 。 在编码的这段时间里,抽样值作为编码的依据,必须恒定 。 保持电路的作用,就是使抽样值在编码期间保持恒定 。
第 14章 模 /数和数 /模转换对图 14.6所示的这种保持电路来说,模拟信号源内阻及模拟开关的接通电阻应很小,它们与电容 C组成的电路的时间常数应非常小,以保证在模拟开关闭合期间,电容 C上的电压能跟踪抽样值变化 。
保持电容后面接着由集成运放组成的跟随器 。 这种跟随器的输入阻抗极大,电容上保持的电压经该阻抗的放电极少,不会造成影响 。
图 14.7示出了从抽样到保持的信号波形 。 t0,t１ …
时间点上的竖直线表示在该时刻的抽样值,而阶梯波表示抽样值经保持电路展宽以后的波形 。
第 14章 模 /数和数 /模转换
t
0
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
图 14.7 保持电路输出波形第 14章 模 /数和数 /模转换可以看出,当抽样频率足够高的时候,保持电路输出的阶梯波就逼近原模拟信号 。 事实上,由数字信号恢复成模拟信号的时候,就是根据数字信号还原出这种形状逼近原模拟信号的阶梯波的 。
为了使还原出来的模拟信号不失真，对抽样频率 fs
的要求为
m a x2 ff?
式中,fmax 是被抽样的模拟信号所包含的信号中频率最高的信号的频率。
第 14章 模 /数和数 /模转换
14.2.2 量化编码抽样保持电路得到的阶梯波的幅值有无限多个值,
无法用位数有限的数字信号完全表达 。 我们可以选定一个基本单元电平,将其称为基本量化单位 。 用基本量化单位对抽样值进行度量,如果在度量了 n次后,还剩下不足一个基本量化单位的部分,就根据一定的规则,把剩余部分归并到第 n或第 n+1个量化电平上去 。 这样,所有的抽样值都是有限个离散值集合之一 。 像这样将抽样值取整归并的方式及过程就叫,量化,。 将量化后的有限个整值编成对应的数字信号的过程叫,编码,。
第 14章 模 /数和数 /模转换
14.2.3A/D转换电路
1.逐次逼近式 A/D转换电路图 14.8是三位逐次逼近型 A/D转换电路 。 图中,
F1～ F5这 5个 D触发器构成环形计数器,FA～ FC是逐次逼近寄存器,1～ 5号门组成控制逻辑电路,三位 DAC电路是把三位二进制数字码转换成对应模拟信号的 D/A转换电路,uA是保持电路送来的样值电压 。 其工作过程如下：
第 14章 模 /数和数 /模转换
1D Q
1
F
1
C 1
S
1D Q
2
F
2
C 1
R
1D Q
3
F
3
C 1
R
1D Q
4
F
4
C 1
R
1D Q
5
F
5
C 1
R
复位置位
& & &
G
1
G
2
G
3
≥ ≥
G
4
G
5
F
C
1S
C1
1R
F
B
1S
C1
1R
F
A
1S
C1
1R
△
＋－
＋
C
C
∞
u
A
模拟输入
&
&
&
三位 D A C
u
f
A
B
C
数字输出
CP
图 14.8 三位逐次比较型 A/D转换电路第 14章 模 /数和数 /模转换初始状态,环形计数器被复位脉冲置成
Q1～ Q5=10000。 此时,FA的 S=1,R=0,FB,FC触发器的
S=0,R=1。 这里,之所以讨论 FA,FB,FC的 S和 R,是因为下一个 CP脉冲触发沿到来时,将根据这三个触发器的
R和 S来决定三个触发器的新状态 。
第 14章 模 /数和数 /模转换
(1)第一个 CP脉冲输入：
Q1～ Q5=01000,QAQBQC=100。 三位 DAC电路又把
100转换成对应的模拟电压 uf,送入比较器与实际的模拟信号 uA进行比较,若 uA≥uf,C=0;否则,C=1。
FA的 S=0,R=Q2·C=C,FB的 S=1,R=0,FC的 S=R=0。
第 14章 模 /数和数 /模转换
(2)第二个 CP脉冲输入：
若上次比较器输出为 0,则这次的 QQAQBQC=110;若上次比较器输出为 1,则这次的 QAQBQC=010。
DAC电路再将 110或 010转换成的新模拟信号 uf送入比较器与实际的模拟信号 uA进行比较 。 同样,比较器的输出 C可能为 0,也可能为 1。
环形计数器的状态 Q1 ～ Q5=00100,这使 FA 的
S=0,R=0,FB的 S=0,R=CQ3+Q1=CQ3=C;FC的 S=1,R=0。
第 14章 模 /数和数 /模转换
(3)第三个 CP脉冲输入：
FA的状态不变,FC的状态变为 1。
若上次比较器输出为 0,这次 FB 维持 1 状态不变,QAQBQC=111/011;若上次比较器输出为 1,这次 FB的状态就为 0,QAQBQC=101/001。
DAC电路再进行转换,比较器再进行比较,比较器又输出 0或 1。
环形计数器的状态 Q1～ Q5=00010,这使 FA,FB的
S=0,R=0;FC的 S=0,R=CQ4+Q1=C。
第 14章 模 /数和数 /模转换
(4)第四个 CP脉冲输入,FA和 FB状态不变 。
若上次 比较 器输 出为 0,这次 FC 维持 1 状 态不变,QAQBQC的状态为 111/011或 101/001,;若上次比较器输出为 1,这次 FC的状态就由 1变 0,QAQBQC的状态就为 100/000。
环形计数器的状态 Q1～ Q5=00001,打开了输出端的三个与门,将最后转换成的三位二进制码 ABC输出 。
第 14章 模 /数和数 /模转换
(5)第五个 CP脉冲输入：
环形计数器的状态回复到 Q1～ Q5=10000的初始状态,
准备对下一次模拟信号抽样值进行转换 。
下面举例说明这种编码过程 。
设输入模拟信号 uA的满量程值为 12V,用三位二进制编码,码值 QAQBQC与 uA之间的对应关系如表 14.1所示 。
第 14章 模 /数和数 /模转换表 14.1
第 14章 模 /数和数 /模转换设抽样保持值为 6.8V。
起始复位,Q1～ Q5=10000,FA的 S=1,R=0;FB,FC的
S=R=0。
(1)第一个 CP脉冲输入,QAQBQC=100,
Q1～ Q5=01000。
经 DAC变换后,对应于码值 100的模拟信号 uf为
7.5V,uA<uf,比较器输出 1。 这样,FA的 S=0,R=Q2，
C=1,FB的 S=1,R=0,FC的 S=R=0。
第 14章 模 /数和数 /模转换
(2)第二个 CP脉冲输入：
QAQBQC=010,Q1～ Q5=00100。 码值 010经 DAC变换后,uf=4.5V,uA>uf,比较器输出 0。 此时,FA,FB的 R和 S
都为 0,FC的 S=1,R=0。
(3)第三个 CP脉冲输入：
QAQBQC=011,Q1～ Q5=00010。 码值 011经 DAC变换后,uf=6.8V,uA>uf,比较器输出 0。 此时,FA,FB,FC的 R
和 S都为 0。 下一个 CP脉冲到达时,它们的状态全不变 。
第 14章 模 /数和数 /模转换
(4)第四个 CP脉冲输入：
QAQBQC=011,Q1～ Q5=00001。 QAQBQC是最后编成的码 。
(5)第五个 CP脉冲输入,恢复初态。
第 14章 模 /数和数 /模转换
2.双积分型 A/D
原理电路如图 14.9所示,由积分器,比较器,计数器及控制电路组成 。 所谓双积分,是指积分器要用两个极性不同的电源进行两个不同方向的积分 。 波形图如图 14.10所示 。
第 14章 模 /数和数 /模转换
△
∞
＋
－
＋
C
SA
2
R
SA
1
A
B
u
A
－ U
R
积分器
u
o1
△
∞
＋
－
＋
比较器
u
o2
&
二进制计数器
F
n
F
n － 1
F
0
…
CP
…
Q
0
Q
1
Q
n － 1
逻辑控制电路
Q
n
数字信号输出计数控制门图 14.9 双积分型 A/D转换器原理框图第 14章 模 /数和数 /模转换
… …
t
N
1
T
c
N
2
T
c
CP
o
t
u
o1
o
t
u
A
o
－ U
R
t
1
t
2
T
1
T
2
定时积分 定斜率积分图 14.10 双积分 A/D转换电路的工作波形第 14章 模 /数和数 /模转换转换之前,将计数器清零,开关 SA2闭合,电容放电到零,积分器反相输入端是,虚地,,积分器输出
uo1=0。
转换开始,逻辑控制电路使开关 SA2断开,开关
SA1接通抽样保持电路,输入样值 uA。
积分电流为 uA/R,方向从左向右,由于恒流充电,
电容 C上电压线性变化,uo1线性下降,如图 14.10中从
t=0到 t=t1所示 。
第 14章 模 /数和数 /模转换由于 uo1 是负值,比较器输出高电平,开放计数控制门,计数器由零开始计数 。 当计数器计到
QnQn-1 …Q0=10…0时,Qn由低变高,触发开关 SA1切换到接通基准电压 -UR的位置 。
可见,电容是定时充电,充电时间为 2n个计数脉冲周期 。
第 14章 模 /数和数 /模转换显然,样值 uA越大,积分电流就越大,uo1的绝对值就越大 。 图 14.10中,实线示出的为 uA较大时的 uo1 的波形 。
在开关 SA1接通 -UR的同时,计数器又从零开始计数 。 电容放电,放电电流 UR/R是恒流,方向从右向左,
uo1 线性上升 。 不论放电开始时 uo1 的绝对值是大是小,uo1绝对值下降的速度都一样,即放电曲线斜率不变,如图 14.10中 t从 t1到 t2之间的波形所示 。
第 14章 模 /数和数 /模转换由于实际电路中必须保证 |UR|>uA,故电容的放电电流比充电电流大,放电比充电快 。 计数器尚未计到
Qn=1时,电容就放电完毕,并反向充上少量电荷,使
uo1 变为正值 。 当 uo1 稍大于 0时,uo2 就变为低电平,
封锁了计数控制门,计数器停止计数 。 此时,计数器的即时计数值 Qn-1 …Q0就是抽样值 uA对应的二进制数字编码 。
当取样值是负值时,基准电压应为正值 。 工作原理与上述分析过程相同,只是所有相关电流方向和电压极性与上述样值是正值时相反 。
第 14章 模 /数和数 /模转换
3,集成 A/D
集成 A/D转换电路很多,下面介绍两种 。
1） ADC0809
ADC0809内部基本电路是逐次比较型 A/D转换电路,其原理框图及芯片引脚排列图如图 14.11（ a）,(b)
所示 。
第 14章 模 /数和数 /模转换八路模拟开关
IN
0
IN
7
地址锁存与译码
A
0
A L E
A
1
A
2
比较器
U
i
控制与时序树状开关
2 5 6 个电阻阶梯三态输出锁存缓冲器
U
f
八位 A / D
G N D U
CC
U
r e f ( ＋ )
U
r e f ( － )
OE
D
7
D
0
E O C
S T A R T CP
( a )
…
S A R
…
图 14.11ADC0809
(a)原理框图 ; (b)引脚图第 14章 模 /数和数 /模转换
S T A R T
E O C
D
4
OE
CP
D
6
G N D
D
1
D
0
D
2
D
3
IN
3
IN
4
IN
5
IN
6
IN
7
U
CC
U
r e f ( ＋ )
14 15
1 28
A
D
C
0
80
9
IN
2
IN
1
IN
0
A
2
A
1
A
0
A L E
D
7
U
r e f ( － )
D
5
( b )
图 14.11ADC0809
(a)原理框图 ; (b)引脚图第 14章 模 /数和数 /模转换原理框图中,SAR是逐次比较寄存器 。 该电路有 8
路模拟输入信号,由地址译码器选择 8路中的一路进行转换 。 转换成的数字信号有 8位 。
（ 1） IN0~IN7,8路模拟信号输入端 。
（ 2） A2,A1,A0,8路模拟信号的地址码输入端 。
（ 3） D0~D7：转换后输出的数字信号 。
（ 4） START：启动端。其下降沿触发,A/D转换开始进行。
第 14章 模 /数和数 /模转换
（ 5） ALE：通道地址锁存信号输入端。
（ 6） OE：输出允许端。
（ 7） EOC：转换结束信号，由 ADC8089内部控制逻辑电路产生。
（ 8） Uref,基准电压。
第 14章 模 /数和数 /模转换
2） MC14433（ 5G14433）
MC14433内部基本电路为双积分型 A/D转换电路,其原理框图如图 14.12所示 。 原理框图中,虚线框内为集成电路内部电路,框外为外接元件 。 模拟电路为积分器 。 R1，
C1为积分电阻和电容,它们的取值与电路选定的时钟频率和电压量程有关 。 例如,当时钟频率为 66kHz,C1选 0.1μF
时,若量程为 2V,R1取 470Ω；若量程为 200mV,R1取 27kΩ。
C0存放积分器的失调电压,电路可根据 C0记录的失调电压自动调零 。 C0的推荐取值为 0.1μF
第 14章 模 /数和数 /模转换逻辑控制器 模拟电路四位十进制计数器 过载指示电路锁存器 极性检测器时钟多路选择开关
DS
1
DS
2
DS
3
DS
4
Q
0
Q
1
Q
2
Q
3
CP
1
CP
0
R
c
DU E O C U
ee
U
ss
U
dd R
1 C
1
C
0
U
i
U
r e f
U
ag
OR
图 14.12 MC14433原理框图第 14章 模 /数和数 /模转换四位十进制计数器的计数范围为 0～ 1999。 锁存器用来存放转换结果 。
Uag是积分器的接地端 。 Uref是双积分器参考电压输入端 。 参考电压取值有两个,分别为 200mV和 2V,对应的模拟电压量程为 199.9mV和 1.999V,Ui是待转换的模拟信号输入端 。
时钟信号发生器产生系统时钟脉冲 。 在 CP0和 CP1输入端之间接不同阻值的电阻,可产生不同的内部时钟频率 。
当外接电阻 Rc依次取 750kΩ,470kΩ,360kΩ等典型值时,
相应时钟频率依次为 50kHz,66kHz和 100kHz。 如果要从外部输入时钟脉冲就不接 Rc,时钟脉冲直接从 CP1端输入 。
第 14章 模 /数和数 /模转换
DU：锁存器触发信号 。 当从 DU端输入正脉冲时,
十进制计数器中的计数结果就送入锁存器 。
EOC：转换结束信号 。 电路正在转换时,该端输出 0；转换结束,输出一个正脉冲 。 在实际使用中,
EOC端与 DU端直接相连 。 这样,每次转换结束,EOC
端输出的正脉冲能触发锁存器锁存转换结果 。 锁存器中锁存四组数据,分别是从千位到个位的四组四位
BCD码 。
第 14章 模 /数和数 /模转换
：溢出状态输出 。 当转换过程中有溢出现象发生时,该端输出 0。
Q3～ Q0：转换结果输出 。 其中,最高位千位只有 0
和 1两种状态 （ 0000和 0001）,其它三位各有 0～ 9共 10
种状态 。
DS1～ DS4,DS1～ DS4就是输出位号选通信号,平时处于低电平状态 。 MC14433采用动态扫描方式输出,
即周期性地从千位到个位依次将转换结果输出 。 一到转换过程结束,EOC正脉冲触发选通信号发生器,产生脉冲序列 。 脉冲序列的高电平持续 18个时钟脉冲宽度,低电平持续两个时钟脉冲宽度
OR
第 14章 模 /数和数 /模转换每四个脉冲一组,轮流依次输入 DS1～ DS4四个端子 。 DS1触发千位输出,DS4触发个位输出 。 这样,从千位到个位的各组四位 BCD码就依次输出,送往译码和显示电路 。 容易算出,每位的显示周期为 80个时钟脉冲宽度 。 若时钟频率为 66kHz,则显示频率约为
800Hz,远高于视觉暂留所要求的最低频率 。 这样,虽然千,百,十位及个位是先后显示的,但给人的感觉却是同时显示的 。
14.1 D/A转换
14.2 A/D转换第 14章 模 /数和数 /模转换
14.1 D/A转换
D/A转换电路一般包括基准电压源 /电流源,模拟开关,电阻网络和运算放大器等部分 。 下面举出几种
D/A转换电路 。
第 14章 模 /数和数 /模转换
14.1.1 权电阻 D/A转换电路权电阻 D/A转换网络的原理电路如图 14.1所示 。 集成运放反相输入端为,虚地,,每个开关可以切换到两个不同的位置,切换到哪个位置由相应位数字量控制 。 当数字量为,1”时,开关接 ER；当数字量为,0”
时,开关接地 。
第 14章 模 /数和数 /模转换
R
S
n － 1
E
R
2 R
S
n － 2
2
n － 2
R
S
1
S
0
2
n － 1
R
…
B
n － 1
B
n － 2
B
1
B
0
＋
＋
－ ∞
△
u
o
R
f
图 14.1 权电阻 D/A转换网络第 14章 模 /数和数 /模转换选择权电阻网络中电阻的阻值时,应该使流过该电阻的电流与该电阻所在位的权值成正比 。 这样,从最高位到最低位,每一位对应的电阻值应是相邻高位的 2倍,使各支路电流从高位到低位逐位递减 1/2。
当输入二进制数码中某一位 Bi=1时,开关 Si接至基准电压 ER,这时在相应的电阻 Ri支路上产生电流为
i
n
R
in
R
i
R
i R
E
R
E
R
EI 2
22 11
当 Bi=0时,开关 Si接地，电流 Ii=0。
第 14章 模 /数和数 /模转换因此，第 i路的电流为
i
i
n
i
n
Rf
fo
i
i
n
i
n
Ri
in
R
n
i
i
n
i
i
in
R
i
B
R
ER
IRU
B
R
E
B
R
E
II
B
R
E
I
2
2
2
2
2
2
2
2
1
0
1
1
0
11
1
0
1
0
1
总的输出电流输出电压第 14章 模 /数和数 /模转换
14.1.2R-2RT型 D/A
图 14.2是 R-2RT型 D/A转换电路的原理电路 。 与权电阻 D/A转换电路一样,二进制码 Bi控制着开关 Si的位置 。 Bi为 1,Si接 ER； Bi为 0,Si接地 。
第 14章 模 /数和数 /模转换
S
n － 1
2 R
B
n － 1
＋
＋
－ ∞
△
u
o
R
f
S
n － 2
2 R
B
n － 2
S
2
B
2
S
1
B
1
S
0
B
0
2 RRRR
2 R 2 R 2 R 2 R
…
E
R
图 14.2 R-2RT型 D/A转换电路第 14章 模 /数和数 /模转换集成运放反相输入端为,虚地,。 因此,从两端的 T型节点开始,向中间逐节点推算,很容易得到：当
Bi=1,其余位均为 0时,从节点 i向左向右看的电阻都是
2R,这样,从开关 Si经 2R支路流进节点的电流等分后分别向左向右流出,其等效电路如图 14.3所示 。
第 14章 模 /数和数 /模转换
2 R 2 R 2 R
2 R2 R
E
R
I
S
i
I
1
4
…
I
1
4
I
1
2
I
1
2
图 14.3 某模拟开关接 ER，其它开关接地时等效电路第 14章 模 /数和数 /模转换由等效电路可求出,接电源支路所提供的电流均为 Ii=EＲ /3R。 而且这个电流在流向集成运放反相输入端的途中,每经过一个节点,电流要减小一半,这可以用叠加定理说明 。 假定其它各开关都接 0,那么
（ 1/2） Ii向右流过横着的电阻后,向右向下看的等效电阻都是 2R,它们将电流等分 。
二进制码最高位对集成运放输入端方向的电流为
R
E
R
EI RR
632
1
0
其它各位产生的电流逐位减小一半,依次为第 14章 模 /数和数 /模转换
i
i
n
i
n
Rf
o
i
i
n
i
R
nin
n
i
nin
B
R
ER
U
B
R
E
II
IIII
2
23
2
23
1
2
1
2
1
2
1
,,
2
1
,
2
1
1
0
1
0
0)1(
1
0
010)1(020
二进制码控制的各开关对集成运放输入端产生的总电流为输出电压为第 14章 模 /数和数 /模转换这种电路中电阻阻值只有 R和 2R两种,精度易于保证,且流过各模拟开关的电流均相同,所以给设计和制作带来方便,故集成 D/A电路中多采用这种电路形式 。
第 14章 模 /数和数 /模转换
14.1.3 倒置 T型 D/A转换电路
R-2RT型 D/A转换电路中,数字信号各位的传输时间不同,因而输出端会产生尖峰效应 。 倒置 T型 D/A转换电路可以克服这种缺点 。 这种电路的原理图如图 14.4
所示 。
第 14章 模 /数和数 /模转换
＋
＋
－ ∞
△
u
o
R
f
I
i
2 RI
2
S
n － 1
2 RI
4
S
n － 2
2 RI
2
n － 1
S
1
2 RI
2
n
S
0
2 R
…
I
2
n E
R
R
I =
E
R
RR RR
B
0
B
1
B
n － 2
B
n － 1
图 14.4 倒置 T型 D/A转换电路第 14章 模 /数和数 /模转换集成运放反相输入端为,虚地,,所以,不论开关切换到哪个位置,2R上端都接了 0电位 。 这样,从电阻网络左端开始,用串并联方法可以得到从 ER看进去的对地的等效电阻为 R。 这样,从参考电源 ER流进电阻网络的电流为 I=ER/R。
用与分析 R-2RT型 D/A转换电路类似的方法可知,
每经过一个节点,经过电阻向上流的电流减小一半,正好反映了二进制各位码应满足的位权关系 。 因此,可直接第 14章 模 /数和数 /模转换
)2222(
2
1
)
2222
(
2
1
0
0
2
2
1
1
1
2
)1(
2
1
2
0
2
BBBB
R
RE
BBBB
RIU
i
i
n
n
n
nn
fR
n
n
in
nnn
fio
该电路工作时,在前一组二进制码切换到后一组二进制码时,各位码对应的电流同时到达集成运放输入端,因而不会产生尖峰效应。
第 14章 模 /数和数 /模转换
1,DAC0830系列
DAC0830 系 列 包 括 DAC0830,DAC0831,
DAC0832。 下面以 DAC0832为例说明其基本工作过程 。
DAC0832方框图及引线图如图 14.5所示 。 芯片内含有一个八位 D/A转换电路,由倒 T型电阻网络和电子开关组成 。 还包括一个八位的输入寄存器和一个八位的 DAC寄存器 。 当 DAC寄存器中的数字信号在进行
D/A转换时,下一组数字信号可存入输入寄存器,这样可提高转换速度 。 芯片外接集成运放,将转换成的模拟电流信号放大后转变成电压信号输出 。
第 14章 模 /数和数 /模转换输入寄存器
D A C
寄存器
D / A
转换电路
&
&
I L E
CS
W R 1
&
W R 2
X F E R
U
r e f
D
0
D
7
I
out 1
I
out 2
R
f
A G N D
U
CC
D G N D
…
图 14.5 DAC0832原理框图和引线排列图
(a)原理框图； (b)引线排列图第 14章 模 /数和数 /模转换图 14.5 DAC0832原理框图和引线排列图
(a)原理框图； (b)引线排列图
D A C 0 83 2
I
o u t 2
I
o u t 1
D
7
D
6
D
5
D
4
U
CC
I L E
W R 2
X F E R
D G N D
R
f
U
r e f
D
1
D
0
D
2
D
3
A G N D
W R 1
CS
11 10
20 1
第 14章 模 /数和数 /模转换
(1） D0～ D7：八位数字数据输入,D7为最高位,
D0为最低位 。
（ 2） Iout1,模拟电流输出端 。
（ 3） Iout2,模拟电流输出端,接地 。
（ 4） Rf:若外接的集成运放电路增益小,则在该引出端与集成运放输出端之间加接电阻；若外接的集成运放电路增益足够大,则不必外接电阻,直接将该引出端与运放输出端相连 。
第 14章 模 /数和数 /模转换
（ 5） Uref,基准参考电压端,在 +10V～ -10V之间选择 。
(6） UCC,电源电压端,在 +5V～ +15V之间选择,
+15V最佳 。
(7） DGND：数字电路接地端 。
(8） AGND：模拟电路接地端,通常与 DGND相接 。
(9）,片选信号,低电平有效 。
(10）,DAC寄存器的传送控制信号,低电平有效 。
(11）,DAC寄存器的写入控制信号 。
CS
XFER
2WR
第 14章 模 /数和数 /模转换
14.2 A/D转换
A/D转换总体上可以分为抽样保持和量化编码两个步骤 。
14.2.1抽样保持抽样就是对模拟信号在有限个时间点上抽取样值 。
图 14.6示出了 A/D转换电路框图 。
第 14章 模 /数和数 /模转换
＋
＋
－ ∞
△
u
o
量化编码
u
o2
C
u
o1模拟信号
u
A
模拟开关
u
s
抽样脉冲抽样 保持量化编码图 14.6 A/D转换电路框图第 14章 模 /数和数 /模转换抽样电路是一个模拟开关,uA是模拟信号,模拟开关在抽样脉冲 us作用下不断地闭合和断开 。 开关闭合时,
uo1=uA；开关断开时,uo1=0。 这样,在抽样电路输出端得到一系列在时间上不连续的脉冲 。
抽样值要经过编码形成数字信号,这需要一段时间,
因为数字信号的各位码是逐次逐位编出的 。 在编码的这段时间里,抽样值作为编码的依据,必须恒定 。 保持电路的作用,就是使抽样值在编码期间保持恒定 。
第 14章 模 /数和数 /模转换对图 14.6所示的这种保持电路来说,模拟信号源内阻及模拟开关的接通电阻应很小,它们与电容 C组成的电路的时间常数应非常小,以保证在模拟开关闭合期间,电容 C上的电压能跟踪抽样值变化 。
保持电容后面接着由集成运放组成的跟随器 。 这种跟随器的输入阻抗极大,电容上保持的电压经该阻抗的放电极少,不会造成影响 。
图 14.7示出了从抽样到保持的信号波形 。 t0,t１ …
时间点上的竖直线表示在该时刻的抽样值,而阶梯波表示抽样值经保持电路展宽以后的波形 。
第 14章 模 /数和数 /模转换
t
0
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
图 14.7 保持电路输出波形第 14章 模 /数和数 /模转换可以看出,当抽样频率足够高的时候,保持电路输出的阶梯波就逼近原模拟信号 。 事实上,由数字信号恢复成模拟信号的时候,就是根据数字信号还原出这种形状逼近原模拟信号的阶梯波的 。
为了使还原出来的模拟信号不失真，对抽样频率 fs
的要求为
m a x2 ff?
式中,fmax 是被抽样的模拟信号所包含的信号中频率最高的信号的频率。
第 14章 模 /数和数 /模转换
14.2.2 量化编码抽样保持电路得到的阶梯波的幅值有无限多个值,
无法用位数有限的数字信号完全表达 。 我们可以选定一个基本单元电平,将其称为基本量化单位 。 用基本量化单位对抽样值进行度量,如果在度量了 n次后,还剩下不足一个基本量化单位的部分,就根据一定的规则,把剩余部分归并到第 n或第 n+1个量化电平上去 。 这样,所有的抽样值都是有限个离散值集合之一 。 像这样将抽样值取整归并的方式及过程就叫,量化,。 将量化后的有限个整值编成对应的数字信号的过程叫,编码,。
第 14章 模 /数和数 /模转换
14.2.3A/D转换电路
1.逐次逼近式 A/D转换电路图 14.8是三位逐次逼近型 A/D转换电路 。 图中,
F1～ F5这 5个 D触发器构成环形计数器,FA～ FC是逐次逼近寄存器,1～ 5号门组成控制逻辑电路,三位 DAC电路是把三位二进制数字码转换成对应模拟信号的 D/A转换电路,uA是保持电路送来的样值电压 。 其工作过程如下：
第 14章 模 /数和数 /模转换
1D Q
1
F
1
C 1
S
1D Q
2
F
2
C 1
R
1D Q
3
F
3
C 1
R
1D Q
4
F
4
C 1
R
1D Q
5
F
5
C 1
R
复位置位
& & &
G
1
G
2
G
3
≥ ≥
G
4
G
5
F
C
1S
C1
1R
F
B
1S
C1
1R
F
A
1S
C1
1R
△
＋－
＋
C
C
∞
u
A
模拟输入
&
&
&
三位 D A C
u
f
A
B
C
数字输出
CP
图 14.8 三位逐次比较型 A/D转换电路第 14章 模 /数和数 /模转换初始状态,环形计数器被复位脉冲置成
Q1～ Q5=10000。 此时,FA的 S=1,R=0,FB,FC触发器的
S=0,R=1。 这里,之所以讨论 FA,FB,FC的 S和 R,是因为下一个 CP脉冲触发沿到来时,将根据这三个触发器的
R和 S来决定三个触发器的新状态 。
第 14章 模 /数和数 /模转换
(1)第一个 CP脉冲输入：
Q1～ Q5=01000,QAQBQC=100。 三位 DAC电路又把
100转换成对应的模拟电压 uf,送入比较器与实际的模拟信号 uA进行比较,若 uA≥uf,C=0;否则,C=1。
FA的 S=0,R=Q2·C=C,FB的 S=1,R=0,FC的 S=R=0。
第 14章 模 /数和数 /模转换
(2)第二个 CP脉冲输入：
若上次比较器输出为 0,则这次的 QQAQBQC=110;若上次比较器输出为 1,则这次的 QAQBQC=010。
DAC电路再将 110或 010转换成的新模拟信号 uf送入比较器与实际的模拟信号 uA进行比较 。 同样,比较器的输出 C可能为 0,也可能为 1。
环形计数器的状态 Q1 ～ Q5=00100,这使 FA 的
S=0,R=0,FB的 S=0,R=CQ3+Q1=CQ3=C;FC的 S=1,R=0。
第 14章 模 /数和数 /模转换
(3)第三个 CP脉冲输入：
FA的状态不变,FC的状态变为 1。
若上次比较器输出为 0,这次 FB 维持 1 状态不变,QAQBQC=111/011;若上次比较器输出为 1,这次 FB的状态就为 0,QAQBQC=101/001。
DAC电路再进行转换,比较器再进行比较,比较器又输出 0或 1。
环形计数器的状态 Q1～ Q5=00010,这使 FA,FB的
S=0,R=0;FC的 S=0,R=CQ4+Q1=C。
第 14章 模 /数和数 /模转换
(4)第四个 CP脉冲输入,FA和 FB状态不变 。
若上次 比较 器输 出为 0,这次 FC 维持 1 状 态不变,QAQBQC的状态为 111/011或 101/001,;若上次比较器输出为 1,这次 FC的状态就由 1变 0,QAQBQC的状态就为 100/000。
环形计数器的状态 Q1～ Q5=00001,打开了输出端的三个与门,将最后转换成的三位二进制码 ABC输出 。
第 14章 模 /数和数 /模转换
(5)第五个 CP脉冲输入：
环形计数器的状态回复到 Q1～ Q5=10000的初始状态,
准备对下一次模拟信号抽样值进行转换 。
下面举例说明这种编码过程 。
设输入模拟信号 uA的满量程值为 12V,用三位二进制编码,码值 QAQBQC与 uA之间的对应关系如表 14.1所示 。
第 14章 模 /数和数 /模转换表 14.1
第 14章 模 /数和数 /模转换设抽样保持值为 6.8V。
起始复位,Q1～ Q5=10000,FA的 S=1,R=0;FB,FC的
S=R=0。
(1)第一个 CP脉冲输入,QAQBQC=100,
Q1～ Q5=01000。
经 DAC变换后,对应于码值 100的模拟信号 uf为
7.5V,uA<uf,比较器输出 1。 这样,FA的 S=0,R=Q2，
C=1,FB的 S=1,R=0,FC的 S=R=0。
第 14章 模 /数和数 /模转换
(2)第二个 CP脉冲输入：
QAQBQC=010,Q1～ Q5=00100。 码值 010经 DAC变换后,uf=4.5V,uA>uf,比较器输出 0。 此时,FA,FB的 R和 S
都为 0,FC的 S=1,R=0。
(3)第三个 CP脉冲输入：
QAQBQC=011,Q1～ Q5=00010。 码值 011经 DAC变换后,uf=6.8V,uA>uf,比较器输出 0。 此时,FA,FB,FC的 R
和 S都为 0。 下一个 CP脉冲到达时,它们的状态全不变 。
第 14章 模 /数和数 /模转换
(4)第四个 CP脉冲输入：
QAQBQC=011,Q1～ Q5=00001。 QAQBQC是最后编成的码 。
(5)第五个 CP脉冲输入,恢复初态。
第 14章 模 /数和数 /模转换
2.双积分型 A/D
原理电路如图 14.9所示,由积分器,比较器,计数器及控制电路组成 。 所谓双积分,是指积分器要用两个极性不同的电源进行两个不同方向的积分 。 波形图如图 14.10所示 。
第 14章 模 /数和数 /模转换
△
∞
＋
－
＋
C
SA
2
R
SA
1
A
B
u
A
－ U
R
积分器
u
o1
△
∞
＋
－
＋
比较器
u
o2
&
二进制计数器
F
n
F
n － 1
F
0
…
CP
…
Q
0
Q
1
Q
n － 1
逻辑控制电路
Q
n
数字信号输出计数控制门图 14.9 双积分型 A/D转换器原理框图第 14章 模 /数和数 /模转换
… …
t
N
1
T
c
N
2
T
c
CP
o
t
u
o1
o
t
u
A
o
－ U
R
t
1
t
2
T
1
T
2
定时积分 定斜率积分图 14.10 双积分 A/D转换电路的工作波形第 14章 模 /数和数 /模转换转换之前,将计数器清零,开关 SA2闭合,电容放电到零,积分器反相输入端是,虚地,,积分器输出
uo1=0。
转换开始,逻辑控制电路使开关 SA2断开,开关
SA1接通抽样保持电路,输入样值 uA。
积分电流为 uA/R,方向从左向右,由于恒流充电,
电容 C上电压线性变化,uo1线性下降,如图 14.10中从
t=0到 t=t1所示 。
第 14章 模 /数和数 /模转换由于 uo1 是负值,比较器输出高电平,开放计数控制门,计数器由零开始计数 。 当计数器计到
QnQn-1 …Q0=10…0时,Qn由低变高,触发开关 SA1切换到接通基准电压 -UR的位置 。
可见,电容是定时充电,充电时间为 2n个计数脉冲周期 。
第 14章 模 /数和数 /模转换显然,样值 uA越大,积分电流就越大,uo1的绝对值就越大 。 图 14.10中,实线示出的为 uA较大时的 uo1 的波形 。
在开关 SA1接通 -UR的同时,计数器又从零开始计数 。 电容放电,放电电流 UR/R是恒流,方向从右向左,
uo1 线性上升 。 不论放电开始时 uo1 的绝对值是大是小,uo1绝对值下降的速度都一样,即放电曲线斜率不变,如图 14.10中 t从 t1到 t2之间的波形所示 。
第 14章 模 /数和数 /模转换由于实际电路中必须保证 |UR|>uA,故电容的放电电流比充电电流大,放电比充电快 。 计数器尚未计到
Qn=1时,电容就放电完毕,并反向充上少量电荷,使
uo1 变为正值 。 当 uo1 稍大于 0时,uo2 就变为低电平,
封锁了计数控制门,计数器停止计数 。 此时,计数器的即时计数值 Qn-1 …Q0就是抽样值 uA对应的二进制数字编码 。
当取样值是负值时,基准电压应为正值 。 工作原理与上述分析过程相同,只是所有相关电流方向和电压极性与上述样值是正值时相反 。
第 14章 模 /数和数 /模转换
3,集成 A/D
集成 A/D转换电路很多,下面介绍两种 。
1） ADC0809
ADC0809内部基本电路是逐次比较型 A/D转换电路,其原理框图及芯片引脚排列图如图 14.11（ a）,(b)
所示 。
第 14章 模 /数和数 /模转换八路模拟开关
IN
0
IN
7
地址锁存与译码
A
0
A L E
A
1
A
2
比较器
U
i
控制与时序树状开关
2 5 6 个电阻阶梯三态输出锁存缓冲器
U
f
八位 A / D
G N D U
CC
U
r e f ( ＋ )
U
r e f ( － )
OE
D
7
D
0
E O C
S T A R T CP
( a )
…
S A R
…
图 14.11ADC0809
(a)原理框图 ; (b)引脚图第 14章 模 /数和数 /模转换
S T A R T
E O C
D
4
OE
CP
D
6
G N D
D
1
D
0
D
2
D
3
IN
3
IN
4
IN
5
IN
6
IN
7
U
CC
U
r e f ( ＋ )
14 15
1 28
A
D
C
0
80
9
IN
2
IN
1
IN
0
A
2
A
1
A
0
A L E
D
7
U
r e f ( － )
D
5
( b )
图 14.11ADC0809
(a)原理框图 ; (b)引脚图第 14章 模 /数和数 /模转换原理框图中,SAR是逐次比较寄存器 。 该电路有 8
路模拟输入信号,由地址译码器选择 8路中的一路进行转换 。 转换成的数字信号有 8位 。
（ 1） IN0~IN7,8路模拟信号输入端 。
（ 2） A2,A1,A0,8路模拟信号的地址码输入端 。
（ 3） D0~D7：转换后输出的数字信号 。
（ 4） START：启动端。其下降沿触发,A/D转换开始进行。
第 14章 模 /数和数 /模转换
（ 5） ALE：通道地址锁存信号输入端。
（ 6） OE：输出允许端。
（ 7） EOC：转换结束信号，由 ADC8089内部控制逻辑电路产生。
（ 8） Uref,基准电压。
第 14章 模 /数和数 /模转换
2） MC14433（ 5G14433）
MC14433内部基本电路为双积分型 A/D转换电路,其原理框图如图 14.12所示 。 原理框图中,虚线框内为集成电路内部电路,框外为外接元件 。 模拟电路为积分器 。 R1，
C1为积分电阻和电容,它们的取值与电路选定的时钟频率和电压量程有关 。 例如,当时钟频率为 66kHz,C1选 0.1μF
时,若量程为 2V,R1取 470Ω；若量程为 200mV,R1取 27kΩ。
C0存放积分器的失调电压,电路可根据 C0记录的失调电压自动调零 。 C0的推荐取值为 0.1μF
第 14章 模 /数和数 /模转换逻辑控制器 模拟电路四位十进制计数器 过载指示电路锁存器 极性检测器时钟多路选择开关
DS
1
DS
2
DS
3
DS
4
Q
0
Q
1
Q
2
Q
3
CP
1
CP
0
R
c
DU E O C U
ee
U
ss
U
dd R
1 C
1
C
0
U
i
U
r e f
U
ag
OR
图 14.12 MC14433原理框图第 14章 模 /数和数 /模转换四位十进制计数器的计数范围为 0～ 1999。 锁存器用来存放转换结果 。
Uag是积分器的接地端 。 Uref是双积分器参考电压输入端 。 参考电压取值有两个,分别为 200mV和 2V,对应的模拟电压量程为 199.9mV和 1.999V,Ui是待转换的模拟信号输入端 。
时钟信号发生器产生系统时钟脉冲 。 在 CP0和 CP1输入端之间接不同阻值的电阻,可产生不同的内部时钟频率 。
当外接电阻 Rc依次取 750kΩ,470kΩ,360kΩ等典型值时,
相应时钟频率依次为 50kHz,66kHz和 100kHz。 如果要从外部输入时钟脉冲就不接 Rc,时钟脉冲直接从 CP1端输入 。
第 14章 模 /数和数 /模转换
DU：锁存器触发信号 。 当从 DU端输入正脉冲时,
十进制计数器中的计数结果就送入锁存器 。
EOC：转换结束信号 。 电路正在转换时,该端输出 0；转换结束,输出一个正脉冲 。 在实际使用中,
EOC端与 DU端直接相连 。 这样,每次转换结束,EOC
端输出的正脉冲能触发锁存器锁存转换结果 。 锁存器中锁存四组数据,分别是从千位到个位的四组四位
BCD码 。
第 14章 模 /数和数 /模转换
：溢出状态输出 。 当转换过程中有溢出现象发生时,该端输出 0。
Q3～ Q0：转换结果输出 。 其中,最高位千位只有 0
和 1两种状态 （ 0000和 0001）,其它三位各有 0～ 9共 10
种状态 。
DS1～ DS4,DS1～ DS4就是输出位号选通信号,平时处于低电平状态 。 MC14433采用动态扫描方式输出,
即周期性地从千位到个位依次将转换结果输出 。 一到转换过程结束,EOC正脉冲触发选通信号发生器,产生脉冲序列 。 脉冲序列的高电平持续 18个时钟脉冲宽度,低电平持续两个时钟脉冲宽度
OR
第 14章 模 /数和数 /模转换每四个脉冲一组,轮流依次输入 DS1～ DS4四个端子 。 DS1触发千位输出,DS4触发个位输出 。 这样,从千位到个位的各组四位 BCD码就依次输出,送往译码和显示电路 。 容易算出,每位的显示周期为 80个时钟脉冲宽度 。 若时钟频率为 66kHz,则显示频率约为
800Hz,远高于视觉暂留所要求的最低频率 。 这样,虽然千,百,十位及个位是先后显示的,但给人的感觉却是同时显示的 。
