第 9章第 9章 集成逻辑门电路
9.1 TTL与非门
9.2 其它集成门电路简介
9.3 CMOS门电路第 9章
9.1 TTL
这种集成逻辑门的输入级和输出级都是由晶体管构成,并实现与非功能,所以称为晶体管 —晶体管逻辑与非门,简称 TTL与非门 。
第 9章
9.1.1 典型 TTL
1,
图 9.1是典型 TTL与非门电路,它由三部分组成：
输入级由多发射极管 V1和电阻 R1组成,完成与逻辑功能；
中间级由 V2,R2,R3组成,其作用是将输入级送来的信号分成两个相位相反的信号来驱动 V3和 V5管；输出级由 V3,V4,V5,R4和 R5组成,其中 V5为反相管,V3、
V4 组成的复合管是 V5 的有源负载,完成逻辑上的
,非,。
第 9章
3 60?
R
3
R
5
V
5
V
4
V
3
3 k?
R
2
7 50?
b
1
b
2
R
1
3 k?
A
B
C
V
2V
1
R
4
1 00?
＋ U
CC
Y
输入级 中间级 输出级图 9.1 典型 TTL与非门第 9章由于中间级提供了两个相位相反的信号,使 V4,V5
总处于一管导通而另一管截止的工作状态 。 这种形式的输出电路称为,推拉式输出,电路 。
第 9章
2.工作原理
1） 当输入端有低电平时 （ UiL=0.3V）
在图 9.1所示电路中,假如,输入信号 A为低电平,
即 UA=0.3V,UB=UC=3.6V（ A=0,B=C=1）,则对应于
A端的 V1管的发射结导通,V1管基极电压 UB1被钳位在
UB1=UA+UbeA=0.3+0.7=1V。 该电压不足以使 V1管集电结,
V2及 V5管导通,所以 V2及 V5管截止 。 由于 V2管截止,
UC2约为 5V。 此时,输出电压 Uo为：
Uo=UoH≈UC2-Ube3-Ube4=5-0.7-0.7=3.6V,即输入有低电平时,输出为高电平 。
第 9章
2） 当输入端全为高电平时 (UiH=3.6V)
假如,输入信号 A=B=C=1，
即,UA=UB=UC=3.6V,V1管的基极电位升高,使 V2及
V5管导通,这时 V1管的基极电压钳位在
Ub1=Ubc1+Ube2+Ube5=0.7+0.7+0.7=2.1V。
于是 V1的三个发射结均反偏截止,电源 UCC经过 R1,V1
的集电结向 V2,V5提供基流,使 V2,V5管饱和,输出电压 Uo为 Uo=UoL=UCES5=0.3V,故输入全为高电平时,
输出为低电平 。
第 9章由以上分析可知,当电路输入有低电平时,输出为高电平；而输入全为高电平时,输出为低电平 。 电路的输出和输入之间符合与非逻辑,即 ABC
第 9章
9.1.2 TTL
1.
1)
电压传输特性是指与非门输出电压 uo随输入电压 ui
变化的关系曲线 。 图 9.2(a),(b)分别为电压传输特性的测试电路和电压传输特性曲线 。
第 9章
V
V
u
i
u
o
A
B
C
R
＋ U
CC
&
( a )
图 9.2 TTL与非门的电压传输特性
(a)测试电路； (b)电压传输特性第 9章图 9.2 TTL与非门的电压传输特性
(a)测试电路； (b)电压传输特性
0
1
2
3
4
a b
c
d
e
0,6 1,3 1,5 2,4
U
NL
U
NH
U
SH
U
on
U
SL
u
o
/ V
u
i
/ V
( b )
U
o f f
第 9章图 9.2（ b）
① ab段 (截止区 )0≤ui＜ 0.6V,uo=3.6V。
② bc段 (线性区 )0.6V≤ui＜ 1.3V,uo线性下降 。
③ cd段 (转折区 )1.3V≤ui＜ 1.5V,uo急剧下降 。
④ de段 (饱和区 )ui≥1.5V,uo=0.3V
第 9章
2)
（ 1） 输出高电平 UoH和输出低电平 UoL。 UoH是指输入端有一个或一个以上为低电平时的输出高电平值； UoL是指输入端全部接高电平时的输出低电平值 。 UoH的典型值为 3.6V,UoL的典型值为 0.3V。 但是,实际门电路的 UoH和
UoL并不是恒定值,考虑到元件参数的差异及实际使用时的情况,手册中规定高,低电平的额定值为,UoH=3V，
UoL=0.35V。 有的手册中还对标准高电平 （ 输出高电平的下限值 ） USH及标准低电平 （ 输出低电平的上限值 ） USL规定,USH≥2.7V,USL=0.5V。
第 9章
（ 2） 阈值电压 UTH。 UTH是电压传输特性的转折区中点所对应的 ui值,是 V5管截止与导通的分界线,也是输出高,低电平的分界线 。 它的含义是：
当 ui<UTH时,与非门关门 （ V5管截止 ）,输出为高电平 ;
当 ui>UTH时,与非门开门 （ V5管导通 ）,输出为低电平 。 实际上,阈值电压有一定范围,通常取
UTH=1.4V。
第 9章
（ 3） 关门电平 Uoff和开门电平 Uon。 在保证输出电压为标准高电平 USH（ 即额定高电平的 90%） 的条件下,
所允许的最大输入低电平,称为关门电平 Uoff。 在保证输出电压为标准低电平 USL（ 额定低电平 ） 的条件下,
所允许的最小输入高电平,称为开门电平 Uon。 Uoff和
Uon是与非门电路的重要参数,表明正常工作情况下输入信号电平变化的极限值,同时也反映了电路的抗干扰能力 。 一般为：
Uoff≥0.8V,Uon≤1.8V。
第 9章
（ 4） 噪声容限 。 低电平噪声容限是指与非门截止,
保证输出高电平不低于高电平下限值时,在输入低电平基础上所允许叠加的最大正向干扰电压,用 UNL表示 。
由图 9.2可知,UNL=Uoff-UiH。 高电平噪声容限是指与非门导通,保证输出低电平不高于低电平上限值时,在输入高电平基础上所允许叠加的最大负向干扰电压,
用 UNH表示 。 由图 9.2可知,UNH=UiH-Uon。 显然,为了提高器件的抗干扰能力,要求 UNL与 UNH尽可能地接近 。
第 9章
2.输入特性及主要参数
1)
输入伏安特性是指与非门输入电流随输入电压变化的关系曲线 。 图 9.3(a)为测试电路,图 9.3（ b） 为 TTL
与非门的输入伏安特性曲线 。 一般规定输入电流以流入输入端为正 。
第 9章
V
u
i
u
o
R
＋ U
CC
&
mA
( a )
i
i
图 9.3TTL与非门的输入伏安特性
（ a）测试电路； （ b）输入伏安特性第 9章
0 1 2 u
i
/ V
I
iH
i
i
/ m A
I
iS
( b )
图 9.3TTL与非门的输入伏安特性
（ a）测试电路； （ b）输入伏安特性第 9章由图 9.3
（ 1） 输入短路电流 IiS为当输入端有一个接地时,流经这个输入端的电流,如图 9.4所示 。 由图 9.3得
m
k
V
I
R
UUU
I
iS
ibeCC
iS
4.1
3
7.05
1
1
当 Ui=0时,
第 9章
＋ U
CC
V
1
V
2
A B C
R
1
I
iS
图 9.4 IiS的定义第 9章式中,负号表示电流是流出的,当与非门是由前级门驱动时,IiS就是流入 （ 灌入 ） 前级与非门 V5的负载电流,因此,它是一个和电路负载能力有关的参数,
它的大小直接影响前级门的工作情况 。 一般情况下,
IiS≤2mA。
第 9章
（ 2） 输入漏电流 IiH为当任何一个输入端接高电平时,流经这个输入端的电流,如图 9.5所示 。 由于此电流是流入与非门的,因而是正值 。 当与非门的前级驱动门输出为高电平时,IiH就是前级门的流出 (拉 )电流,
因此,它也是一个和电路负载能力有关的参数 。 显然,
IiH越大,前级门输出级的负载就越重 。 一般情况下,
IiH<40μA。
IiS和 IiH都是 TTL与非门的重要参数,是估算前级门带负载能力的依据之一 。
第 9章
R
1
V
1
I
iH
,1,
＋ U
CC
图 9.5 IiH的定义第 9章
2）
输入端负载特性是指输入端接上电阻 Ri时,输入电压 Ui随 Ri的变化关系 。 图 9.6（ a） 为测试电路,图 9.6
（ b） 为 TTL与非门的输入负载特性曲线 。
第 9章
＋ U
CC
V
1
V
2
R
1
R
i
R
3
＋
－
u
i
U
b1
0 1 2 3 4
1
2
3
R
i
/ k?
u
i
/ V
( a )
( b )
图 9.6 TTL与非门的输入端负载特性
（ a）测试电路 ; （ b）特性曲线第 9章当 TTL与非门的一个输入端外接电阻 Ri时 （ 其余输入端悬空 ）,在一定范围内,输入电压 ui随着 Ri的增大而升高 。 在 V5管导通前,输入电压
i
i
i
ibeCC
i RR
R
RR
RUUU
11
1 3.4)(
第 9章由图 9.6（ b） 可知,开始 ui随 Ri增大而上升,但当
ui=1.4V后,V5导通,V1的基极电位钳位在 2.1V不变,ui
亦被钳位在 1.4V,不再随 Ri增大而增大 。 这时,V5饱和导通,输出为低电平 0.3V。
第 9章由以上分析可知,输入端外接电阻的大小,会影响门电 路的工作情况 。 当 Ri较小时,相当于输入信号是低电平,门电路输出为高电平；当 Ri较大时,相当于输入信号是高电平,门电路输出为低电平 。
(1） 关门电阻 Roff。 使 TTL与非门输出为标准高电平 USH时,所对应的输入端电阻 Ri的最大值称为关门电阻,用 Roff表示 。
（ 2） 开门电阻 Ron。 使 TTL与非门输出为标准低电平时,输入端外接电阻的最小值称为开门电阻,用 Ron
表示 。
第 9章这两个参数是与非门电路中的重要参数 。 当
Ri<Roff}时,TTL与非门截止,输出高电平；当
Ri>Ron}时,TTL与非门导通,输出低电平 。 在 TTL与非门典型电路中,一般选 Roff=0.9kΩ,Ron}≥2.5kΩ。
第 9章
3,输出特性及主要参数
TTL与非门的输出特性是指它的输出电压与输出电流 （ 负载电流 ） 的关系 。,TTL与非门的输出端总是要与其它门电路连接,也就是它要带负载 。 TTL与非门带的负载分为灌电流负载和拉电流负载两种 。
第 9章
1） 输入为高电平时的输出特性 （ 灌电流负载特性 ）
当输入全为高电平时,TTL与非门导通,输出为低电平 。 此时,V5管饱和,负载电流为灌电流,如图 9.7
（ a） 所示 。 负载 RL越小,灌入 V5管的电流 IoL越大,
V5管饱和程度变浅,输出低电平值增大,如图 9.7（ b）
所示 。 为了保证 TTL与非门的输出为低电平,对 IoL要有一个限制 。 一般将输出低电平 UoL=0.35V时灌电流定为最大灌电流 IoLmax。
第 9章
V
2
V
5
R
3
R
L
＋ U
CC
I
oL
0 10 20 30 40 50
0,2
0,4
0,6
I
oL
/ m A
U
oL
/ V
( a )
( b )
图 9.7输入高电平时的输出特性
（ a）测试电路 ; （ b）特性曲线第 9章
2） 输入为低电平时的输出特性 （ 拉电流负载特性 ）
当输入端有一个低电平时,TTL与非门截止,输出为高电平 。 此时 V5管截止,负载为拉电流,如图 9.8（ a）
所示 。 V3,V4管工作于射极跟随器状态,其输出电阻很小 。 负载 RL越小,从 TTL与非门拉出的电流 IoH越大,门电路的输出高电平 UoH将下降,如图 9.8（ b） 所示 。 为了保证 TTL与非门的输出为高电平,IoH不能太大,一般将输出高电平 UoH=2.7V时的拉电流定为最大拉电流 IoHmax。
第 9章
V
3
V
4
I
oH
R
L
R
3
R
4
R
2
＋ U
CC
＋
－
U
oH
0 10 20 30 40 I
oH
/ m A
U
oH
/ V
1,0
2,0
3,0
4,0
( a )
( b )
图 9.8输入低电平时的输出特性
（ a）测试电路 ; （ b）特性曲线第 9章
3）
TTL与非门在保证输出为额定电平的前提下,所能驱动同类型与非门的最大数目,称为扇出系数 No。 它是衡量门电路带负载能力的一个重要参数 。
因为驱动同类型与非门时最大电流是发生在输出低电平带灌电流负载的情况下,因此,No=IoL/IiS一般,
扇出系数 No≥8 。
第 9章
4.其它参数
1） 平均传输延迟时间 tpd
平均传输延迟时间 tpd是指 TTL与非门电路导通传输延迟时间 tp1 和 截 止 延 迟 时 间 tp2 的 平 均 值,即
tpd=(tp1+tp2)/2,如图 9.9所示 。 tpd是衡量门电路开关速度的一个重要参数 。 一般,tpd=10~40ns。
第 9章
u
i
u
o
0
.
5
U
m
0
.
5
U
m
t
p1
t
p2
图 9.9 tpd的定义第 9章
2）
空载功耗是指 TTL与非门空载时电源总电流 IC与电源电压 UCC的乘积 。
(1)空载导通功耗 Pon是指与非门输出为低电平时的功耗 。
(2)空载截止功耗 Poff是指与非门输出为高电平时的功耗 。
TTL与非门电路的空载功耗一般为几十毫瓦，且
Pon>Poff
第 9章
9.1.3 改进型 TTL与非门前面介绍的 TTL与非门电路具有结构简单,抗干扰能力强,使用方便等优点,所以它是应用最为普遍的一种数字集成电路 。 但是,为了使它更加广泛地应用于各个领域,满足各种需要以及实际应用对于电路不断提出的新要求 (其中主要是工作速度的不断提高和功耗的逐步下降 ),因此必须在电路的结构形式和工艺方面进行改进 。
这样,就出现了各具特色的不同系列的 TTL门电路 。
第 9章
1.CT1000
CT1000系列相当于国际型号 74通用系列 （ 即标准系列 ） 。 它是二输入端与非门的典型电路 。 每门功耗约为 10mW,平均传输延迟时间约为 10ns。
2,CT2000
CT2000系列相当于国际型号 74H高速度系列,电路简称 HTTL。 它的特点是工作速度较标准系列高,tpd
约为 6ns,但每门功耗比较大,约为 20mW。
第 9章
3,CT3000系列
CT3000系列相当于国际型号 74S肖特基系列,电路简称 STTL。 它在电路结构上进行了改进,采用抗饱和三极管和有源泄放电路,这样,既提高了电路的工作速度,也提高了电路的抗干扰能力 。 STTL与非门的
tpd约为 3ns,每门功耗约为 19mW。
第 9章
4.CT4000
CT4000系列相当于国际 74LS低功耗肖特基系列,
电路简称 LSTTL,它是在 STTL的基础上加大了电阻阻值,这样,在提高工作速度的同时,也降低了功耗 。
LSTTL与非门的每门功耗约为 2mW,平均传输延迟时间
tpd约为 5ns,这是 TTL门电路中速度 —功耗积 （ 平均传输延迟时间与每门功耗的积,也称 pd积 ） 最小的系列 。
这里,对以上四种系列的电路结构及工作原理不作具体介绍,只要求掌握各系列的特点,应用时可根据实际情况选择合适的产品型号,查阅有关的资料或手册 。
第 9章
9.1.4其它逻辑功能的 TTL门电路在实际使用的数字系统中,往往需要多种多样逻辑功能的门电路,仅有与非门一种基本单元电路是满足不了需求的 。 在 TTL与非门的基础上稍作改动,或将与非门中的若干部分组合起来,便可形成不同类型且具有特殊功能的 TTL门电路 。
第 9章
1.集电极开路与非门 （ OC门 ）
在实际使用中,有时需要将多个与非门的输出端直接并联来实现,与,的功能,如图 9.10所示 。 只要
Y1或 Y2有一个为低电平,Y便为低电平,只有当 Y1和 Y2均为高电平时,Y才为高电平 。 因此,这个电路实现的逻辑功能是 Y=Y1·Y2,即能实现,与,的功能 。 这种用,线,
连接形成,与,功能的方式称为,线与,。
第 9章
A
B
C
D
Y
1
Y
2
Y
&
&
图 9.10 与非门输出端直接并联第 9章但是,并不是所有形式的与非门都能接成,线与,
电路 。 具有推拉式输出的与非门,其输出端就不允许进行线与连接 。 因此,无论输出是高电平还是低电平,输出电阻都比较低,如果将两个输出端直接相连,当一个门的输出为高电平,另一个门输出为低电平时,就会形成一条从 +UCC到地的低阻通路,必将产生一个很大的电流从截止门的 V4管灌入到导通门的 V5管,如图 9.11所示 。
这个电流不仅会使导通门的输出低电平抬高,甚至会损坏两个门的输出管,这是不允许的 。 为了克服一般 TTL
门不能直接相连的缺点,人们又研制出了集电极开路与非门 。
第 9章
＋ U
CC
＋ U
CC
TTL( Ⅰ )
TTL( Ⅱ )
V
3
R
3
R
4
V
4
V
5
R
4
V
4
V
5
V
3
R
3
Y
1
＝ 1
Y
2
＝ 0
图 9.11两个 TTL与非门输出端相连第 9章集电极开路与非门简称 OC门 。 电路如图 9.12（ a）
所示,其逻辑符号如图 9.12（ b） 所示 。 OC门是用外接电阻 RL来代替 V3,V4复合管组成的有源负载,它在工作时需外接负载电阻 RL和电源 。 只要 RL选择恰当,既能保证输出的高,低电平符合要求,又能使输出三极管的负载电流不致过大 。
第 9章
V
1
V
2
V
5
R
1 R
2
R
L
R
3
＋ U
CC
Y
A
B
C
A
B
C
Y
&
( a )
( b )
图 9.12
(a)电路； (b)逻辑符号第 9章
RL的取值原则是：应保证输出高电平 UoH≥2.7V,输出低电平 UoL≤0.35V。
综上所述,可以得出以下两种 OC门电路,① OC门在单个使用时,在输出端与电源 UCC之间必须外接一个负载电阻 RL,如图 9.13所示 。 ② 当 n个 OC门的输出端并联时,能实现,线与,功能,如图 9.14所示 。
第 9章
&A
B
R
L
＋ U
CC
Y
图 9.13 OC门单个使用时的接法第 9章
&
OC
1
&
&
OC
2
OC
n
… …
＋ U
CC
R
L
Y
1
Y
2
Y
n
Y ＝ Y
1
·Y
2
…Y
n
图 9.14 n个 OC门输出端并第 9章
2.三态门三态门就是输出有三种状态的与非门,简称 TSL
门 。 它与一般 TTL与非门的不同点是：
(1)输出端除了可以输出高,低电平两种状态外,
还可以出现第三种状态 ——高阻状态 （ 或称禁止状态 ） ；
(2)输入级多了一个,控制端,（ 或称使能端 ） 。
E
第 9章图 9.15（ a） 为三态门电路,图 9.15（ b） 为三态门的逻辑符号 。 从图 9.15(a)得知：
（ 1） 当 =0时,P点为高电平,VD截止对与非门无影响,电路处于正常工作状态,Y= 。
E
第 9章
A
B
V
1
V
2
R
1
R
2
R
3
V
3
V
4
V
5
R
4
P
V
D
＋ U
CC
Y
E
&A
B
E
EN
Y
( a )
( b )
R
3
图 9.15三态门
(a)电路 ; (b)逻辑符号第 9章
（ 2） 当 =1时,P点为低电平,VD管导通,使 V-2
管的集电极电压 Uc2≈1V,因而 V4管截止 。 同时,由于
=1,因而 V1管的基极电压 Ub1=1V,则 V2,V5管也截止 。
这时从输出端看进去,电路处于高阻状态 。 这种门的真值表如表 9.1所示 。
E
E
第 9章表 9.1 SL门的真值表
A B Y
1 × × 高阻态
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 0
E
第 9章从前面分析可知：图 9.15所示三态门是在 =0
时,与非门处于正常工作状态,所以,在逻辑符号中,
端加小圆圈表示控制端为低电平有效 。 必须注意,
还有一种三态门是在控制端为高电平时,与非门处于工作状态,在其逻辑符号中 E端没有小圆圈,表示控制端是高电平有效,如图 9.16所示 。 在实际应用三态门时,
请注意区分控制端 E是低电平有效还是高电平有效 。
三态门主要应用在数字系统的总线结构中,实现用一条总线有秩序地传送几组不同数据或信号,如图
9.17所示 。
E
E
第 9章
A
B
E
Y
&
EN
图 9.16 控制端高电平有效的第 9章
&A
1
B
1
E
1
EN
&A
2
B
2
E
2
EN
&A
3
B
3
E
3
EN
总线图 9.17 用三态门接成总第 9章只要按时间顺序轮流接低电平,那么,同一条总线可分时传递 。 值得注意的是：在任一时刻,,中只能有一个控制端为低电平,使该门信号进入总线,其余所有控制端均应为高电平,对应门处于高阻状态,不影响总线上信号的传输 。
三态门还可实现数据的双向传输,如图 9.18所示 。
当 E=1时,G1工作,G2为高阻态,数据由 A传输到
B。
当 E=0时,G2工作,G1为高阻态，总线上的数据由 B传输到 A。
321 EEE,、
332211 BABABA,、
321 EEE,、
第 9章
&
&
G
1
G
2
A
B
E
EN
EN
图 9.18 用三态门实现数据的双向传输第 9章
9.2 其它集成门电路简介本节只介绍 HTL,ECL,I2L电路的特点,对其电路结构及工作原理不作介绍 。
9.2.1高阈值逻辑电路 （ HTL）
HTL与非门电路即高阈值逻辑门电路,其输入端阈值电压较高 。 它的主要特点是：抗干扰能力强；但
HTL与非门电路的工作速度低 （ tpd>100ns）,功耗也较大 （ 约为 40~60mW） ;另外,它的逻辑电平与 TTL门电路不兼容,它们之间连接时,要通过接口电路才能配合使用 。
第 9章
9.2.2射极耦合逻辑电路 （ ECL）
ECL电路是一种高速集成逻辑门电路 。 它的主要特点是工作速度高 （ tpd=1~2ns）,逻辑功能强 （ 输出具有或及或非逻辑功能 ）,带负载能力强
（ No=25~100）,并且可以实现,线或,逻辑,所以
ECL门电路在大型,高速计算机中得到广泛应用 。 但它也存在缺点：如抗干扰能力差,功耗大等 。
第 9章
9.2.3集成注入逻辑电路 (I2L)
I2L逻辑门电路适用于制造大规模数字集成电路,
这种电路的主要特点是：电路简单紧凑,集成度高,
功耗低,并且能在低电压 （ 0.8V）,微电流 （ 1nA） 下工作 。 所以它广泛应用于单片微处理器,大规模逻辑阵列等微型数字系统中 。 但 I2L电路也存在不足：工作速度较低 （ tpd=15~30ns）,抗干扰能力差 。 为了克服这些问题,现已出现了肖特基 I2L电路 。
第 9章
9.3 CMOS门电路前面我们已经学过的 MOS管有 NMOS和 PMOS两种,
并且还分为增强型和耗尽型 。 如果将导电极性相反的增强型 NMOS管和 PMOS管做在同一块芯片上,就构成了互补型 MOS电路,简称 CMOS电路 。
由于 CMOS电路具有工作速度高,功耗低,性能优越等特点,因而近年来 CMOS电路发展迅速,广泛应用于大规模集成器件中 。
第 9章
9.3.1CMOS反相器
CMOS反相器电路如图 9.19（ a） 所示 。 它是由
NMOS管 VN和 PMOS管 VP组合而成的 。 VN和 VP的栅极相连,作为反相器的输入端；漏极相连,作为反相器的输出端 。 VP是负载管,其源极接电源 UDD的正极,
VN为放大管 （ 驱动管 ）,其源极接地 。 为了使电路正常工作,要求电源电压大于两管开启电压的绝对值之和,即 UDD>|UTP|+UTN。
第 9章
＋ U
DD
u
i
u
o
D
D
S
S
V
P
( P MO S )
V
N
( N M O S )
G
G
＋ U
DD
S
2
S
1
u
o
u
i
＋ U
DD
S
2
S
1
u
o
u
i
( a ) ( b ) ( c )
图 9.19 CMOS反相器及其等效电路
(a)电路图 ;(b)输入为低电平时的等效电路 ;
(c)输入为高电平时的等效电路第 9章
1.
设 +UDD=+10V,VN,VP的开启电压 UTN=|UTP|,其工作原理如下：
(1)当输入电压为低电平时,即 UGSN=0,VN截止,
等效电阻极大,相当于 S1断开,而 UGSP=-UDD<UTP,所以 VP导通,导通等效电阻极小,相当于 S2接通,如图
9.19（ b） 所示,输出电压为高电平,即 Uo≈+UDD。
(2)当输入电压为高电平时,工作情况正好相反,VN
导通,VP截止,相当于 S1接通,S2断开,如图 9.19（ c） 所示,
输出电压为低电平,即 Uo≈0V。
第 9章综上所述,
① 输出电压 U o与输入电压 Ui是反相关系 。
② 反相器不论输入是高电平还是低电平,VN管和
VP管中总有一个处于截止状态,静态电流近似为零,
所以静态功耗很小 。
③ VN管和 VP管跨导 gm都较大,即导通等效电阻都很小,能为负载电容提供一个低阻抗的充电回路,因而开关速度较高 。
第 9章
2.CMOS反相器的电压传输特性典型的 CMOS反相器的电压传输特性曲线如图 9.20
所示 。 由图可知,电压传输特性的过渡区比较陡峭,说明 CMOS反相器虽有动态功耗,但其平均功耗仍远低于其它任何一种逻辑电路 。 这是 CMOS电路的突出特点 。
另外,VN和 VP的特性接近相同,使电路有互补对称性,
即 VN和 VP互为负载管,显然,阈值电压 VTH接近 UDD/2，
所以 CMOS反相器的电压传输特性曲线比较接近理想开关特性 。
第 9章
U
TH
u
o
/ V
u
i
/ V
0
2
4
6
8
10
2 4 6 8 105
图 9.20 CMOS反相器电压传输特性第 9章
3,CMOS反相器的主要特点
CMOS反相器具有以下特点：
(1)静态功耗小 。
(2)工作速度高 。
(3) 抗干扰能力强 。 由于 UTH=UDD/2,UoL≈0,
UoH≈+UDD,则它的噪声容限为 UNL=UNH=UDD/2,因而抗干扰能力强 。
(4)扇出系数大 。 因为 VN,VP管的导通等效电阻都比较小,所以拉电流和灌电流负载能力都很强,可以驱动比较多的同类型 CMOS门电路 。
第 9章
(5)只用一组电源,且允许电源电压在 3~18V范围内变化,所以 CMOS的电源电压波动范围大 。
(6）制造工艺复杂，成本高，且门电路的集成度第 9章
9.3.2 CMOS
1.CMOS与非门图 9.21所示是一个两输入端的 CMOS与非门电路,
它是由两个 CMOS反相器构成的 。 A,B为输入端,Y
为输出端 。
(1） 当输入端 A或 B中有一个为低电平时,两个串联的 NMOS管 VN1,VN2中至少有一个截止,而并联的
PMOS管 VP1,VP2中至少有一个是导通的,所以,输出端 Y是高电平 。
(2） 当输入端 A和 B都为高电平时,VN1,VN2导通,
VP1,VP2截止,输出端 Y为低电平 。
第 9章电路符合与非门的逻辑关系,Y=
＋ U
DDV
P1
V
P2
V
N1
V
N2
A
B
Y
图 9.21 CMOS与非门电路图第 9章
2.CMOS
图 9.22所示是一个两输入端的 CMOS或非门电路 。
A,B为输入端,Y为输出端 。
(1） 当输入端 A和 B都为低电平时,并联的 VN1、
VN2均截止,串联的 VP1,VN1导通,其输出端 Y是高电平 。
(2） 当输入端 A或 B中有一个为高电平时,VN1、
VN2中至少有一个导通,而 VP1,VN1中至少有一个截止,
所以,输出端 Y是低电平 。
关系,
第 9章
＋ U
DD
V
P1
V
P2
V
N1
V
N2
A
B
Y
图 9.23CMOS三态门
(a)电路 ; (b)逻辑符号第 9章
3.CMOS
图 9.23（ a） 所示是 CMOS三态门,其中 VP1和 VN1
组成 CMOS反相器,VP2与 VP1串联后接电源,VN2与 VN1
串联后接地 。 VP2,VN2受使能端 控制 。 A为输入端,
Y为输出端 。 其工作原理如下：
(1） 当 =0时,VP2,VN2均导通,电路处于工作状态,Y= 。
(2） 当 =1时,VP2,VN2均截止,输出端如同断开,呈高阻状态 。
这是一种控制端 （ 使能端 ） 为低电平有效的
CMOS三态门,逻辑符号如图 9.23（ b） 所示 。
E
E
E
第 9章
4.CMOS
1） CMOS
将 P沟道增强型 MOS管 VP和 N沟道增强型 MOS管
VN并联起来,并在两管的栅极加互补的控制信号就构成 CMOS传输门,简称 TG。 其电路及逻辑符号如图
9.24所示 。 它是一种传输信号的可控开关电路 。 其工作原理如下：
第 9章
＋ U
DD
V
P1
V
P2
V
N2
Y
1
A
E
V
N1
A
E
( a )
( b )
Y
图 9.24CMOS传输门
（ a）电路 ; （ b）逻辑符号第 9章设电源电压 UDD=10V,控制信号的高,低电平分别为
+10V和 0V,两管的开启电压的绝对值均为 3V,输入信号 ui的变化范围为 0~+UDD。
（ 1） 当 uC=0V,=＋ 10V（ C=0,=1） 时：
ui在 0~+10V之间变化时,VN,VP均为反偏截止,
ui不能传输到输出端,相当于开关断开,即传输门截止 。
（ 2） 当 uC=+10V,=0V（ C=1,=0） 时：因为
MOS管的结构对称,源极和漏极可以互换使用,所以
Cu C
Cu C
iiCG S P
iiCG S N
uVuuU
uVuuU
0
10
第 9章当 ui在 0~+10V之间变化时,VN在
0V≤ui≤+7V期间导通,VP在 3V≤ui≤+10V期间导通,VN
和 VP至少有一管导通,uo≈ui,相当于开关接通,即传输门导通 。
2)
将 CMOS传输门和一个反相器结合,则可组成一个模拟开关,如图 9.25所示 。 C=1时,TG
导通；当 C=0时,TG截止 。 由于 MOS管的源极,漏极可以互换,因而模拟开关是一种双向开关,即输入端和输出端可以互换使用 。
第 9章
TG
1
u
i
/ u
o
u
o
/ u
i
控制端
C
C
图 9.25 模拟开关第 9章
9.4 集成逻辑门电路的使用在数字系统中,每一种集成门电路都有其特点,
例如,有高速逻辑门,低功耗逻辑门或抗干扰能力强的逻辑门等 。 因此在使用时,必须根据需要首先选定逻辑门的类型,然后确定合适的集成逻辑门的型号 。
在逻辑门的使用中,应注意下列事项 。
第 9章
1.对多余的或暂时不用的输入端进行合理的处理对于 TTL门来说，多余的或暂时不用的输入端可采用以下方法进行处理：
① 悬空；
② 与其它已用输入端并联使用；
③ 按功能要求接电源或接地 。
对于 CMOS门来说,由于其输入电阻很高,易受外界干扰信号的影响,因而 CMOS门多余的或暂时不用的输入端不允许悬空 。 其处理方法为：
①与其它输入端并联使用；
第 9章
2.使用中应注意的问题
(1)在门电路的使用安装过程中应尽量避免干扰信号的侵入,不用的输入端按上述方式处理,保证整个装置有良好的接地系统 。
(2)CMOS门电路尤其要避免静电损坏 。 因为 MOS
器件的输入电阻极大,输入电容小,当栅极悬空时,只要有微量的静电感应电荷,就会使输入电容很快充电到很高的电压,结果将会把 MOS管栅极与衬底之间很薄的 SiO2绝缘层击穿,造成器件永久性损坏 。
9.1 TTL与非门
9.2 其它集成门电路简介
9.3 CMOS门电路第 9章
9.1 TTL
这种集成逻辑门的输入级和输出级都是由晶体管构成,并实现与非功能,所以称为晶体管 —晶体管逻辑与非门,简称 TTL与非门 。
第 9章
9.1.1 典型 TTL
1,
图 9.1是典型 TTL与非门电路,它由三部分组成：
输入级由多发射极管 V1和电阻 R1组成,完成与逻辑功能；
中间级由 V2,R2,R3组成,其作用是将输入级送来的信号分成两个相位相反的信号来驱动 V3和 V5管；输出级由 V3,V4,V5,R4和 R5组成,其中 V5为反相管,V3、
V4 组成的复合管是 V5 的有源负载,完成逻辑上的
,非,。
第 9章
3 60?
R
3
R
5
V
5
V
4
V
3
3 k?
R
2
7 50?
b
1
b
2
R
1
3 k?
A
B
C
V
2V
1
R
4
1 00?
＋ U
CC
Y
输入级 中间级 输出级图 9.1 典型 TTL与非门第 9章由于中间级提供了两个相位相反的信号,使 V4,V5
总处于一管导通而另一管截止的工作状态 。 这种形式的输出电路称为,推拉式输出,电路 。
第 9章
2.工作原理
1） 当输入端有低电平时 （ UiL=0.3V）
在图 9.1所示电路中,假如,输入信号 A为低电平,
即 UA=0.3V,UB=UC=3.6V（ A=0,B=C=1）,则对应于
A端的 V1管的发射结导通,V1管基极电压 UB1被钳位在
UB1=UA+UbeA=0.3+0.7=1V。 该电压不足以使 V1管集电结,
V2及 V5管导通,所以 V2及 V5管截止 。 由于 V2管截止,
UC2约为 5V。 此时,输出电压 Uo为：
Uo=UoH≈UC2-Ube3-Ube4=5-0.7-0.7=3.6V,即输入有低电平时,输出为高电平 。
第 9章
2） 当输入端全为高电平时 (UiH=3.6V)
假如,输入信号 A=B=C=1，
即,UA=UB=UC=3.6V,V1管的基极电位升高,使 V2及
V5管导通,这时 V1管的基极电压钳位在
Ub1=Ubc1+Ube2+Ube5=0.7+0.7+0.7=2.1V。
于是 V1的三个发射结均反偏截止,电源 UCC经过 R1,V1
的集电结向 V2,V5提供基流,使 V2,V5管饱和,输出电压 Uo为 Uo=UoL=UCES5=0.3V,故输入全为高电平时,
输出为低电平 。
第 9章由以上分析可知,当电路输入有低电平时,输出为高电平；而输入全为高电平时,输出为低电平 。 电路的输出和输入之间符合与非逻辑,即 ABC
第 9章
9.1.2 TTL
1.
1)
电压传输特性是指与非门输出电压 uo随输入电压 ui
变化的关系曲线 。 图 9.2(a),(b)分别为电压传输特性的测试电路和电压传输特性曲线 。
第 9章
V
V
u
i
u
o
A
B
C
R
＋ U
CC
&
( a )
图 9.2 TTL与非门的电压传输特性
(a)测试电路； (b)电压传输特性第 9章图 9.2 TTL与非门的电压传输特性
(a)测试电路； (b)电压传输特性
0
1
2
3
4
a b
c
d
e
0,6 1,3 1,5 2,4
U
NL
U
NH
U
SH
U
on
U
SL
u
o
/ V
u
i
/ V
( b )
U
o f f
第 9章图 9.2（ b）
① ab段 (截止区 )0≤ui＜ 0.6V,uo=3.6V。
② bc段 (线性区 )0.6V≤ui＜ 1.3V,uo线性下降 。
③ cd段 (转折区 )1.3V≤ui＜ 1.5V,uo急剧下降 。
④ de段 (饱和区 )ui≥1.5V,uo=0.3V
第 9章
2)
（ 1） 输出高电平 UoH和输出低电平 UoL。 UoH是指输入端有一个或一个以上为低电平时的输出高电平值； UoL是指输入端全部接高电平时的输出低电平值 。 UoH的典型值为 3.6V,UoL的典型值为 0.3V。 但是,实际门电路的 UoH和
UoL并不是恒定值,考虑到元件参数的差异及实际使用时的情况,手册中规定高,低电平的额定值为,UoH=3V，
UoL=0.35V。 有的手册中还对标准高电平 （ 输出高电平的下限值 ） USH及标准低电平 （ 输出低电平的上限值 ） USL规定,USH≥2.7V,USL=0.5V。
第 9章
（ 2） 阈值电压 UTH。 UTH是电压传输特性的转折区中点所对应的 ui值,是 V5管截止与导通的分界线,也是输出高,低电平的分界线 。 它的含义是：
当 ui<UTH时,与非门关门 （ V5管截止 ）,输出为高电平 ;
当 ui>UTH时,与非门开门 （ V5管导通 ）,输出为低电平 。 实际上,阈值电压有一定范围,通常取
UTH=1.4V。
第 9章
（ 3） 关门电平 Uoff和开门电平 Uon。 在保证输出电压为标准高电平 USH（ 即额定高电平的 90%） 的条件下,
所允许的最大输入低电平,称为关门电平 Uoff。 在保证输出电压为标准低电平 USL（ 额定低电平 ） 的条件下,
所允许的最小输入高电平,称为开门电平 Uon。 Uoff和
Uon是与非门电路的重要参数,表明正常工作情况下输入信号电平变化的极限值,同时也反映了电路的抗干扰能力 。 一般为：
Uoff≥0.8V,Uon≤1.8V。
第 9章
（ 4） 噪声容限 。 低电平噪声容限是指与非门截止,
保证输出高电平不低于高电平下限值时,在输入低电平基础上所允许叠加的最大正向干扰电压,用 UNL表示 。
由图 9.2可知,UNL=Uoff-UiH。 高电平噪声容限是指与非门导通,保证输出低电平不高于低电平上限值时,在输入高电平基础上所允许叠加的最大负向干扰电压,
用 UNH表示 。 由图 9.2可知,UNH=UiH-Uon。 显然,为了提高器件的抗干扰能力,要求 UNL与 UNH尽可能地接近 。
第 9章
2.输入特性及主要参数
1)
输入伏安特性是指与非门输入电流随输入电压变化的关系曲线 。 图 9.3(a)为测试电路,图 9.3（ b） 为 TTL
与非门的输入伏安特性曲线 。 一般规定输入电流以流入输入端为正 。
第 9章
V
u
i
u
o
R
＋ U
CC
&
mA
( a )
i
i
图 9.3TTL与非门的输入伏安特性
（ a）测试电路； （ b）输入伏安特性第 9章
0 1 2 u
i
/ V
I
iH
i
i
/ m A
I
iS
( b )
图 9.3TTL与非门的输入伏安特性
（ a）测试电路； （ b）输入伏安特性第 9章由图 9.3
（ 1） 输入短路电流 IiS为当输入端有一个接地时,流经这个输入端的电流,如图 9.4所示 。 由图 9.3得
m
k
V
I
R
UUU
I
iS
ibeCC
iS
4.1
3
7.05
1
1
当 Ui=0时,
第 9章
＋ U
CC
V
1
V
2
A B C
R
1
I
iS
图 9.4 IiS的定义第 9章式中,负号表示电流是流出的,当与非门是由前级门驱动时,IiS就是流入 （ 灌入 ） 前级与非门 V5的负载电流,因此,它是一个和电路负载能力有关的参数,
它的大小直接影响前级门的工作情况 。 一般情况下,
IiS≤2mA。
第 9章
（ 2） 输入漏电流 IiH为当任何一个输入端接高电平时,流经这个输入端的电流,如图 9.5所示 。 由于此电流是流入与非门的,因而是正值 。 当与非门的前级驱动门输出为高电平时,IiH就是前级门的流出 (拉 )电流,
因此,它也是一个和电路负载能力有关的参数 。 显然,
IiH越大,前级门输出级的负载就越重 。 一般情况下,
IiH<40μA。
IiS和 IiH都是 TTL与非门的重要参数,是估算前级门带负载能力的依据之一 。
第 9章
R
1
V
1
I
iH
,1,
＋ U
CC
图 9.5 IiH的定义第 9章
2）
输入端负载特性是指输入端接上电阻 Ri时,输入电压 Ui随 Ri的变化关系 。 图 9.6（ a） 为测试电路,图 9.6
（ b） 为 TTL与非门的输入负载特性曲线 。
第 9章
＋ U
CC
V
1
V
2
R
1
R
i
R
3
＋
－
u
i
U
b1
0 1 2 3 4
1
2
3
R
i
/ k?
u
i
/ V
( a )
( b )
图 9.6 TTL与非门的输入端负载特性
（ a）测试电路 ; （ b）特性曲线第 9章当 TTL与非门的一个输入端外接电阻 Ri时 （ 其余输入端悬空 ）,在一定范围内,输入电压 ui随着 Ri的增大而升高 。 在 V5管导通前,输入电压
i
i
i
ibeCC
i RR
R
RR
RUUU
11
1 3.4)(
第 9章由图 9.6（ b） 可知,开始 ui随 Ri增大而上升,但当
ui=1.4V后,V5导通,V1的基极电位钳位在 2.1V不变,ui
亦被钳位在 1.4V,不再随 Ri增大而增大 。 这时,V5饱和导通,输出为低电平 0.3V。
第 9章由以上分析可知,输入端外接电阻的大小,会影响门电 路的工作情况 。 当 Ri较小时,相当于输入信号是低电平,门电路输出为高电平；当 Ri较大时,相当于输入信号是高电平,门电路输出为低电平 。
(1） 关门电阻 Roff。 使 TTL与非门输出为标准高电平 USH时,所对应的输入端电阻 Ri的最大值称为关门电阻,用 Roff表示 。
（ 2） 开门电阻 Ron。 使 TTL与非门输出为标准低电平时,输入端外接电阻的最小值称为开门电阻,用 Ron
表示 。
第 9章这两个参数是与非门电路中的重要参数 。 当
Ri<Roff}时,TTL与非门截止,输出高电平；当
Ri>Ron}时,TTL与非门导通,输出低电平 。 在 TTL与非门典型电路中,一般选 Roff=0.9kΩ,Ron}≥2.5kΩ。
第 9章
3,输出特性及主要参数
TTL与非门的输出特性是指它的输出电压与输出电流 （ 负载电流 ） 的关系 。,TTL与非门的输出端总是要与其它门电路连接,也就是它要带负载 。 TTL与非门带的负载分为灌电流负载和拉电流负载两种 。
第 9章
1） 输入为高电平时的输出特性 （ 灌电流负载特性 ）
当输入全为高电平时,TTL与非门导通,输出为低电平 。 此时,V5管饱和,负载电流为灌电流,如图 9.7
（ a） 所示 。 负载 RL越小,灌入 V5管的电流 IoL越大,
V5管饱和程度变浅,输出低电平值增大,如图 9.7（ b）
所示 。 为了保证 TTL与非门的输出为低电平,对 IoL要有一个限制 。 一般将输出低电平 UoL=0.35V时灌电流定为最大灌电流 IoLmax。
第 9章
V
2
V
5
R
3
R
L
＋ U
CC
I
oL
0 10 20 30 40 50
0,2
0,4
0,6
I
oL
/ m A
U
oL
/ V
( a )
( b )
图 9.7输入高电平时的输出特性
（ a）测试电路 ; （ b）特性曲线第 9章
2） 输入为低电平时的输出特性 （ 拉电流负载特性 ）
当输入端有一个低电平时,TTL与非门截止,输出为高电平 。 此时 V5管截止,负载为拉电流,如图 9.8（ a）
所示 。 V3,V4管工作于射极跟随器状态,其输出电阻很小 。 负载 RL越小,从 TTL与非门拉出的电流 IoH越大,门电路的输出高电平 UoH将下降,如图 9.8（ b） 所示 。 为了保证 TTL与非门的输出为高电平,IoH不能太大,一般将输出高电平 UoH=2.7V时的拉电流定为最大拉电流 IoHmax。
第 9章
V
3
V
4
I
oH
R
L
R
3
R
4
R
2
＋ U
CC
＋
－
U
oH
0 10 20 30 40 I
oH
/ m A
U
oH
/ V
1,0
2,0
3,0
4,0
( a )
( b )
图 9.8输入低电平时的输出特性
（ a）测试电路 ; （ b）特性曲线第 9章
3）
TTL与非门在保证输出为额定电平的前提下,所能驱动同类型与非门的最大数目,称为扇出系数 No。 它是衡量门电路带负载能力的一个重要参数 。
因为驱动同类型与非门时最大电流是发生在输出低电平带灌电流负载的情况下,因此,No=IoL/IiS一般,
扇出系数 No≥8 。
第 9章
4.其它参数
1） 平均传输延迟时间 tpd
平均传输延迟时间 tpd是指 TTL与非门电路导通传输延迟时间 tp1 和 截 止 延 迟 时 间 tp2 的 平 均 值,即
tpd=(tp1+tp2)/2,如图 9.9所示 。 tpd是衡量门电路开关速度的一个重要参数 。 一般,tpd=10~40ns。
第 9章
u
i
u
o
0
.
5
U
m
0
.
5
U
m
t
p1
t
p2
图 9.9 tpd的定义第 9章
2）
空载功耗是指 TTL与非门空载时电源总电流 IC与电源电压 UCC的乘积 。
(1)空载导通功耗 Pon是指与非门输出为低电平时的功耗 。
(2)空载截止功耗 Poff是指与非门输出为高电平时的功耗 。
TTL与非门电路的空载功耗一般为几十毫瓦，且
Pon>Poff
第 9章
9.1.3 改进型 TTL与非门前面介绍的 TTL与非门电路具有结构简单,抗干扰能力强,使用方便等优点,所以它是应用最为普遍的一种数字集成电路 。 但是,为了使它更加广泛地应用于各个领域,满足各种需要以及实际应用对于电路不断提出的新要求 (其中主要是工作速度的不断提高和功耗的逐步下降 ),因此必须在电路的结构形式和工艺方面进行改进 。
这样,就出现了各具特色的不同系列的 TTL门电路 。
第 9章
1.CT1000
CT1000系列相当于国际型号 74通用系列 （ 即标准系列 ） 。 它是二输入端与非门的典型电路 。 每门功耗约为 10mW,平均传输延迟时间约为 10ns。
2,CT2000
CT2000系列相当于国际型号 74H高速度系列,电路简称 HTTL。 它的特点是工作速度较标准系列高,tpd
约为 6ns,但每门功耗比较大,约为 20mW。
第 9章
3,CT3000系列
CT3000系列相当于国际型号 74S肖特基系列,电路简称 STTL。 它在电路结构上进行了改进,采用抗饱和三极管和有源泄放电路,这样,既提高了电路的工作速度,也提高了电路的抗干扰能力 。 STTL与非门的
tpd约为 3ns,每门功耗约为 19mW。
第 9章
4.CT4000
CT4000系列相当于国际 74LS低功耗肖特基系列,
电路简称 LSTTL,它是在 STTL的基础上加大了电阻阻值,这样,在提高工作速度的同时,也降低了功耗 。
LSTTL与非门的每门功耗约为 2mW,平均传输延迟时间
tpd约为 5ns,这是 TTL门电路中速度 —功耗积 （ 平均传输延迟时间与每门功耗的积,也称 pd积 ） 最小的系列 。
这里,对以上四种系列的电路结构及工作原理不作具体介绍,只要求掌握各系列的特点,应用时可根据实际情况选择合适的产品型号,查阅有关的资料或手册 。
第 9章
9.1.4其它逻辑功能的 TTL门电路在实际使用的数字系统中,往往需要多种多样逻辑功能的门电路,仅有与非门一种基本单元电路是满足不了需求的 。 在 TTL与非门的基础上稍作改动,或将与非门中的若干部分组合起来,便可形成不同类型且具有特殊功能的 TTL门电路 。
第 9章
1.集电极开路与非门 （ OC门 ）
在实际使用中,有时需要将多个与非门的输出端直接并联来实现,与,的功能,如图 9.10所示 。 只要
Y1或 Y2有一个为低电平,Y便为低电平,只有当 Y1和 Y2均为高电平时,Y才为高电平 。 因此,这个电路实现的逻辑功能是 Y=Y1·Y2,即能实现,与,的功能 。 这种用,线,
连接形成,与,功能的方式称为,线与,。
第 9章
A
B
C
D
Y
1
Y
2
Y
&
&
图 9.10 与非门输出端直接并联第 9章但是,并不是所有形式的与非门都能接成,线与,
电路 。 具有推拉式输出的与非门,其输出端就不允许进行线与连接 。 因此,无论输出是高电平还是低电平,输出电阻都比较低,如果将两个输出端直接相连,当一个门的输出为高电平,另一个门输出为低电平时,就会形成一条从 +UCC到地的低阻通路,必将产生一个很大的电流从截止门的 V4管灌入到导通门的 V5管,如图 9.11所示 。
这个电流不仅会使导通门的输出低电平抬高,甚至会损坏两个门的输出管,这是不允许的 。 为了克服一般 TTL
门不能直接相连的缺点,人们又研制出了集电极开路与非门 。
第 9章
＋ U
CC
＋ U
CC
TTL( Ⅰ )
TTL( Ⅱ )
V
3
R
3
R
4
V
4
V
5
R
4
V
4
V
5
V
3
R
3
Y
1
＝ 1
Y
2
＝ 0
图 9.11两个 TTL与非门输出端相连第 9章集电极开路与非门简称 OC门 。 电路如图 9.12（ a）
所示,其逻辑符号如图 9.12（ b） 所示 。 OC门是用外接电阻 RL来代替 V3,V4复合管组成的有源负载,它在工作时需外接负载电阻 RL和电源 。 只要 RL选择恰当,既能保证输出的高,低电平符合要求,又能使输出三极管的负载电流不致过大 。
第 9章
V
1
V
2
V
5
R
1 R
2
R
L
R
3
＋ U
CC
Y
A
B
C
A
B
C
Y
&
( a )
( b )
图 9.12
(a)电路； (b)逻辑符号第 9章
RL的取值原则是：应保证输出高电平 UoH≥2.7V,输出低电平 UoL≤0.35V。
综上所述,可以得出以下两种 OC门电路,① OC门在单个使用时,在输出端与电源 UCC之间必须外接一个负载电阻 RL,如图 9.13所示 。 ② 当 n个 OC门的输出端并联时,能实现,线与,功能,如图 9.14所示 。
第 9章
&A
B
R
L
＋ U
CC
Y
图 9.13 OC门单个使用时的接法第 9章
&
OC
1
&
&
OC
2
OC
n
… …
＋ U
CC
R
L
Y
1
Y
2
Y
n
Y ＝ Y
1
·Y
2
…Y
n
图 9.14 n个 OC门输出端并第 9章
2.三态门三态门就是输出有三种状态的与非门,简称 TSL
门 。 它与一般 TTL与非门的不同点是：
(1)输出端除了可以输出高,低电平两种状态外,
还可以出现第三种状态 ——高阻状态 （ 或称禁止状态 ） ；
(2)输入级多了一个,控制端,（ 或称使能端 ） 。
E
第 9章图 9.15（ a） 为三态门电路,图 9.15（ b） 为三态门的逻辑符号 。 从图 9.15(a)得知：
（ 1） 当 =0时,P点为高电平,VD截止对与非门无影响,电路处于正常工作状态,Y= 。
E
第 9章
A
B
V
1
V
2
R
1
R
2
R
3
V
3
V
4
V
5
R
4
P
V
D
＋ U
CC
Y
E
&A
B
E
EN
Y
( a )
( b )
R
3
图 9.15三态门
(a)电路 ; (b)逻辑符号第 9章
（ 2） 当 =1时,P点为低电平,VD管导通,使 V-2
管的集电极电压 Uc2≈1V,因而 V4管截止 。 同时,由于
=1,因而 V1管的基极电压 Ub1=1V,则 V2,V5管也截止 。
这时从输出端看进去,电路处于高阻状态 。 这种门的真值表如表 9.1所示 。
E
E
第 9章表 9.1 SL门的真值表
A B Y
1 × × 高阻态
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 0
E
第 9章从前面分析可知：图 9.15所示三态门是在 =0
时,与非门处于正常工作状态,所以,在逻辑符号中,
端加小圆圈表示控制端为低电平有效 。 必须注意,
还有一种三态门是在控制端为高电平时,与非门处于工作状态,在其逻辑符号中 E端没有小圆圈,表示控制端是高电平有效,如图 9.16所示 。 在实际应用三态门时,
请注意区分控制端 E是低电平有效还是高电平有效 。
三态门主要应用在数字系统的总线结构中,实现用一条总线有秩序地传送几组不同数据或信号,如图
9.17所示 。
E
E
第 9章
A
B
E
Y
&
EN
图 9.16 控制端高电平有效的第 9章
&A
1
B
1
E
1
EN
&A
2
B
2
E
2
EN
&A
3
B
3
E
3
EN
总线图 9.17 用三态门接成总第 9章只要按时间顺序轮流接低电平,那么,同一条总线可分时传递 。 值得注意的是：在任一时刻,,中只能有一个控制端为低电平,使该门信号进入总线,其余所有控制端均应为高电平,对应门处于高阻状态,不影响总线上信号的传输 。
三态门还可实现数据的双向传输,如图 9.18所示 。
当 E=1时,G1工作,G2为高阻态,数据由 A传输到
B。
当 E=0时,G2工作,G1为高阻态，总线上的数据由 B传输到 A。
321 EEE,、
332211 BABABA,、
321 EEE,、
第 9章
&
&
G
1
G
2
A
B
E
EN
EN
图 9.18 用三态门实现数据的双向传输第 9章
9.2 其它集成门电路简介本节只介绍 HTL,ECL,I2L电路的特点,对其电路结构及工作原理不作介绍 。
9.2.1高阈值逻辑电路 （ HTL）
HTL与非门电路即高阈值逻辑门电路,其输入端阈值电压较高 。 它的主要特点是：抗干扰能力强；但
HTL与非门电路的工作速度低 （ tpd>100ns）,功耗也较大 （ 约为 40~60mW） ;另外,它的逻辑电平与 TTL门电路不兼容,它们之间连接时,要通过接口电路才能配合使用 。
第 9章
9.2.2射极耦合逻辑电路 （ ECL）
ECL电路是一种高速集成逻辑门电路 。 它的主要特点是工作速度高 （ tpd=1~2ns）,逻辑功能强 （ 输出具有或及或非逻辑功能 ）,带负载能力强
（ No=25~100）,并且可以实现,线或,逻辑,所以
ECL门电路在大型,高速计算机中得到广泛应用 。 但它也存在缺点：如抗干扰能力差,功耗大等 。
第 9章
9.2.3集成注入逻辑电路 (I2L)
I2L逻辑门电路适用于制造大规模数字集成电路,
这种电路的主要特点是：电路简单紧凑,集成度高,
功耗低,并且能在低电压 （ 0.8V）,微电流 （ 1nA） 下工作 。 所以它广泛应用于单片微处理器,大规模逻辑阵列等微型数字系统中 。 但 I2L电路也存在不足：工作速度较低 （ tpd=15~30ns）,抗干扰能力差 。 为了克服这些问题,现已出现了肖特基 I2L电路 。
第 9章
9.3 CMOS门电路前面我们已经学过的 MOS管有 NMOS和 PMOS两种,
并且还分为增强型和耗尽型 。 如果将导电极性相反的增强型 NMOS管和 PMOS管做在同一块芯片上,就构成了互补型 MOS电路,简称 CMOS电路 。
由于 CMOS电路具有工作速度高,功耗低,性能优越等特点,因而近年来 CMOS电路发展迅速,广泛应用于大规模集成器件中 。
第 9章
9.3.1CMOS反相器
CMOS反相器电路如图 9.19（ a） 所示 。 它是由
NMOS管 VN和 PMOS管 VP组合而成的 。 VN和 VP的栅极相连,作为反相器的输入端；漏极相连,作为反相器的输出端 。 VP是负载管,其源极接电源 UDD的正极,
VN为放大管 （ 驱动管 ）,其源极接地 。 为了使电路正常工作,要求电源电压大于两管开启电压的绝对值之和,即 UDD>|UTP|+UTN。
第 9章
＋ U
DD
u
i
u
o
D
D
S
S
V
P
( P MO S )
V
N
( N M O S )
G
G
＋ U
DD
S
2
S
1
u
o
u
i
＋ U
DD
S
2
S
1
u
o
u
i
( a ) ( b ) ( c )
图 9.19 CMOS反相器及其等效电路
(a)电路图 ;(b)输入为低电平时的等效电路 ;
(c)输入为高电平时的等效电路第 9章
1.
设 +UDD=+10V,VN,VP的开启电压 UTN=|UTP|,其工作原理如下：
(1)当输入电压为低电平时,即 UGSN=0,VN截止,
等效电阻极大,相当于 S1断开,而 UGSP=-UDD<UTP,所以 VP导通,导通等效电阻极小,相当于 S2接通,如图
9.19（ b） 所示,输出电压为高电平,即 Uo≈+UDD。
(2)当输入电压为高电平时,工作情况正好相反,VN
导通,VP截止,相当于 S1接通,S2断开,如图 9.19（ c） 所示,
输出电压为低电平,即 Uo≈0V。
第 9章综上所述,
① 输出电压 U o与输入电压 Ui是反相关系 。
② 反相器不论输入是高电平还是低电平,VN管和
VP管中总有一个处于截止状态,静态电流近似为零,
所以静态功耗很小 。
③ VN管和 VP管跨导 gm都较大,即导通等效电阻都很小,能为负载电容提供一个低阻抗的充电回路,因而开关速度较高 。
第 9章
2.CMOS反相器的电压传输特性典型的 CMOS反相器的电压传输特性曲线如图 9.20
所示 。 由图可知,电压传输特性的过渡区比较陡峭,说明 CMOS反相器虽有动态功耗,但其平均功耗仍远低于其它任何一种逻辑电路 。 这是 CMOS电路的突出特点 。
另外,VN和 VP的特性接近相同,使电路有互补对称性,
即 VN和 VP互为负载管,显然,阈值电压 VTH接近 UDD/2，
所以 CMOS反相器的电压传输特性曲线比较接近理想开关特性 。
第 9章
U
TH
u
o
/ V
u
i
/ V
0
2
4
6
8
10
2 4 6 8 105
图 9.20 CMOS反相器电压传输特性第 9章
3,CMOS反相器的主要特点
CMOS反相器具有以下特点：
(1)静态功耗小 。
(2)工作速度高 。
(3) 抗干扰能力强 。 由于 UTH=UDD/2,UoL≈0,
UoH≈+UDD,则它的噪声容限为 UNL=UNH=UDD/2,因而抗干扰能力强 。
(4)扇出系数大 。 因为 VN,VP管的导通等效电阻都比较小,所以拉电流和灌电流负载能力都很强,可以驱动比较多的同类型 CMOS门电路 。
第 9章
(5)只用一组电源,且允许电源电压在 3~18V范围内变化,所以 CMOS的电源电压波动范围大 。
(6）制造工艺复杂，成本高，且门电路的集成度第 9章
9.3.2 CMOS
1.CMOS与非门图 9.21所示是一个两输入端的 CMOS与非门电路,
它是由两个 CMOS反相器构成的 。 A,B为输入端,Y
为输出端 。
(1） 当输入端 A或 B中有一个为低电平时,两个串联的 NMOS管 VN1,VN2中至少有一个截止,而并联的
PMOS管 VP1,VP2中至少有一个是导通的,所以,输出端 Y是高电平 。
(2） 当输入端 A和 B都为高电平时,VN1,VN2导通,
VP1,VP2截止,输出端 Y为低电平 。
第 9章电路符合与非门的逻辑关系,Y=
＋ U
DDV
P1
V
P2
V
N1
V
N2
A
B
Y
图 9.21 CMOS与非门电路图第 9章
2.CMOS
图 9.22所示是一个两输入端的 CMOS或非门电路 。
A,B为输入端,Y为输出端 。
(1） 当输入端 A和 B都为低电平时,并联的 VN1、
VN2均截止,串联的 VP1,VN1导通,其输出端 Y是高电平 。
(2） 当输入端 A或 B中有一个为高电平时,VN1、
VN2中至少有一个导通,而 VP1,VN1中至少有一个截止,
所以,输出端 Y是低电平 。
关系,
第 9章
＋ U
DD
V
P1
V
P2
V
N1
V
N2
A
B
Y
图 9.23CMOS三态门
(a)电路 ; (b)逻辑符号第 9章
3.CMOS
图 9.23（ a） 所示是 CMOS三态门,其中 VP1和 VN1
组成 CMOS反相器,VP2与 VP1串联后接电源,VN2与 VN1
串联后接地 。 VP2,VN2受使能端 控制 。 A为输入端,
Y为输出端 。 其工作原理如下：
(1） 当 =0时,VP2,VN2均导通,电路处于工作状态,Y= 。
(2） 当 =1时,VP2,VN2均截止,输出端如同断开,呈高阻状态 。
这是一种控制端 （ 使能端 ） 为低电平有效的
CMOS三态门,逻辑符号如图 9.23（ b） 所示 。
E
E
E
第 9章
4.CMOS
1） CMOS
将 P沟道增强型 MOS管 VP和 N沟道增强型 MOS管
VN并联起来,并在两管的栅极加互补的控制信号就构成 CMOS传输门,简称 TG。 其电路及逻辑符号如图
9.24所示 。 它是一种传输信号的可控开关电路 。 其工作原理如下：
第 9章
＋ U
DD
V
P1
V
P2
V
N2
Y
1
A
E
V
N1
A
E
( a )
( b )
Y
图 9.24CMOS传输门
（ a）电路 ; （ b）逻辑符号第 9章设电源电压 UDD=10V,控制信号的高,低电平分别为
+10V和 0V,两管的开启电压的绝对值均为 3V,输入信号 ui的变化范围为 0~+UDD。
（ 1） 当 uC=0V,=＋ 10V（ C=0,=1） 时：
ui在 0~+10V之间变化时,VN,VP均为反偏截止,
ui不能传输到输出端,相当于开关断开,即传输门截止 。
（ 2） 当 uC=+10V,=0V（ C=1,=0） 时：因为
MOS管的结构对称,源极和漏极可以互换使用,所以
Cu C
Cu C
iiCG S P
iiCG S N
uVuuU
uVuuU
0
10
第 9章当 ui在 0~+10V之间变化时,VN在
0V≤ui≤+7V期间导通,VP在 3V≤ui≤+10V期间导通,VN
和 VP至少有一管导通,uo≈ui,相当于开关接通,即传输门导通 。
2)
将 CMOS传输门和一个反相器结合,则可组成一个模拟开关,如图 9.25所示 。 C=1时,TG
导通；当 C=0时,TG截止 。 由于 MOS管的源极,漏极可以互换,因而模拟开关是一种双向开关,即输入端和输出端可以互换使用 。
第 9章
TG
1
u
i
/ u
o
u
o
/ u
i
控制端
C
C
图 9.25 模拟开关第 9章
9.4 集成逻辑门电路的使用在数字系统中,每一种集成门电路都有其特点,
例如,有高速逻辑门,低功耗逻辑门或抗干扰能力强的逻辑门等 。 因此在使用时,必须根据需要首先选定逻辑门的类型,然后确定合适的集成逻辑门的型号 。
在逻辑门的使用中,应注意下列事项 。
第 9章
1.对多余的或暂时不用的输入端进行合理的处理对于 TTL门来说，多余的或暂时不用的输入端可采用以下方法进行处理：
① 悬空；
② 与其它已用输入端并联使用；
③ 按功能要求接电源或接地 。
对于 CMOS门来说,由于其输入电阻很高,易受外界干扰信号的影响,因而 CMOS门多余的或暂时不用的输入端不允许悬空 。 其处理方法为：
①与其它输入端并联使用；
第 9章
2.使用中应注意的问题
(1)在门电路的使用安装过程中应尽量避免干扰信号的侵入,不用的输入端按上述方式处理,保证整个装置有良好的接地系统 。
(2)CMOS门电路尤其要避免静电损坏 。 因为 MOS
器件的输入电阻极大,输入电容小,当栅极悬空时,只要有微量的静电感应电荷,就会使输入电容很快充电到很高的电压,结果将会把 MOS管栅极与衬底之间很薄的 SiO2绝缘层击穿,造成器件永久性损坏 。
