第五章触发器
5.1 概述（触发器的特点和分类方式）
5.2 SR锁存器
5.3 电平触发的触发器
（电路结构、工作原理、动作特点）
5.4 脉冲触发的触发器
（电路结构、工作原理、动作特点）
5.5 边沿触发的触发器
（电路结构、工作原理、动作特点）
5.6 触发器的逻辑功能及其描述方法
5.1 概述触发器：能够存储1位二值信号的基本单元电路特点——1,有两个能自行保持的稳定状态
2,根据输入信号可以置成0或1状态分类——
1,按触发方式（电平，脉冲，边沿）
2,按逻辑功能（SR,JK,T,D ）
5.2 SR锁存器一、电路结构与工作原理
0
1.
2.
01
1,0 1
0,1 0
*0
10
0
1
*
0
DD
DD
D
DD
D
RS
QQ
QQ
SQ QQ
SQ
Q
SR
′
==
′
==
===
∴=
工作原理根据两个 接成反馈，2个输入端用来置,
定义,为“”状态为,”状态则
=1时，
当 和 同时由 回到 以后，
的状态不定或非门为置 输入端
！
正常工作下，应遵工作原理得到真值表（特性表）
，为循的约置 输入端束条件。
0 0 0 0
0 0 1 1
1 0 0 1
1 0 1 1
0 1 0 0
0 1 1 0
1 1 0 0
1 1 1 0
*
DD
SR QQ
保持
D
S
不定
*
DD
SRQQ
′′
SR锁存器也可以用与非门构成——
此电路以低电平作为输入信号，
或者叫做低电平有效。
：置1输入端
：置0输入端约束条件S
D
R
D
=0
保持不定
D
S
′
D
R
′
D
S
′
D
R
′
D
S
′
D
R
′
Q
Q
Q
′
Q
′
D
R
′
二、动作特点在任何时刻，输入都能直接改变输出端的状态
0
DD
SR
′ ′
和同时为
5.3 电平触发的触发器一、电路结构与工作原理
0 X X 0 0
0 X X 1 1
0
0
1
1
0
0
1
1
100
1011
1001
1011
1100
1110
0
1 1 0 1*
1 1 1 1*
*CLK S R Q Q
SR
CLK S R
+输入控制门 锁 存器只有同步信号 到达,和 才起作用。
保持不定
S
D
S
′
D
R
′
有时需要在CLK信号到来之前将触发器预先置成指定的状态，为此还设置有异步置1输入端和异步置0输入端。
异步置1输入端异步置0输入端低电平有效!
二、动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。
1CLK
QQ S
R
=
′
在 期间，
和 可能随,
变化多次翻转
D触发器（用于单端输入）
0 X X 0 0
0 X X 1 1
0
0
1
1
0
0
1
1
1 0 0 0
1 0 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
1 1 0 1*
1 1 1 1*
*CLK S R Q Q
0 X 0 0
0 X 1 1
1 0 0 0
1
1
1
0
1
1
1 0
0 1
1 1
*CLK D Q Q
D
5.4 脉冲触发的触发器一、电路结构与工作原理提高可靠性，要求每个CLK周期，输出状态只能改变1次
(1) 1
(2)
,
1,SR
CLK
CL
SR
LK
K
C
=
∴
时的下降沿
，“主”按 翻转，
“从”保持
“主”保持，
“从”根据主从 触到达时
“主”的状态翻转每个 周期，输出状态
，
只可能发器改变一次
X X X X Q
000
001
100 1
101 1
010 0
011 0
0
1
1 1 0 1*
1 1 1 1*
*CLK S R Q Q
保持不定
S
改进：脉冲触发的主从SR触发器，克服了CLK=1期间输出状态可能发生多次翻转的问题。
缺点：①主触发器本身是电平触发的SR触发器，在
CLK=1期间，和的状态仍然会随S、R状态的变化而多次改变。②输入信号仍旧需遵守SR=0的条件。
m
Q
m
Q
′
m
Q
m
Q
′
Q
′
1
2.
*SQ
JK
R==为解除约束,即使出现 的情况下,也主从 触发器是确定的
J
K Q’
主主从从
S
R
Q
Q
Q’
CLK
3) 0
1
(
1
0
Q
CLK
Q
C
JK
LK
=
=
=
==
↓
则 时,“主”保持后若
，“从”保持
1
0,
(4) 1
1
()
1,0
CLK
Q
CLK
J
Q
K
Q
=
=?
′
↓=
=
=
=
则时，
若 则“主”置
,后，“从”
若 则“主”置若
(2) 0
10
0
,
1
0
1
0
Q
CLK
Q
CL
JK
K
==?
=
=
↓=
==
，“主”
则时，
，“主”保持后，“从”
若
(1) 1,
0,1
1
,
0
1
1
Q
CLK
Q
CL
JK
K
==?
=
=
==
↓=
“主”
则时，
“主”保持1
后，“从”
若
X X X X
000 0
001 1
100 1
101 1
010 0
011 0
110 1
111 0
X X X X
00 0 0
00 1 1
10 0 1
10 1 1
01 0 0
01 1 0
1 1 0 1*
1 1 1 1*
*CLK S R Q Q *CLK J K Q Q
保持翻转
J
不定保持
S
二、脉冲触发方式的动作特点
1
1.
CLK
CLK
=
↓∴
时，“主”接收信号，“从”保持到达后，“从”按“主”的状态翻转,输出状态只分两步动作：
能改变一次的信号进入主触发器时，只允许的信号进入主触发器时，只允许
11
10
==
==
KQ
JQ
1.
1
*
2 SR CLK
CLK
CLK CLK
Q
R
Q
S
JK
=
∴= ↓
，“主”为同步,的全部时间里输入信号对“主”都起控制作用，“主”可能翻转多次在 高电平期间，“主”只可能翻转一次在 期间里输入发生变化时，要找出 前最后的状态，决从从定主主
。
5.5 边沿触发的触发器为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到达时刻输入信号的状态，而在此之前和之后输入状态的变化对触发器的次态没有影响。
分类——①用两个电平触发D触发器组成的边沿触发器
②维持阻塞触发器
③利用门电路传输延迟时间的边沿触发器一、电路结构和工作原理
1
Q
2
Q
1
2
1
2
0
0
1
0
1
CLK D
CLK
CLK
CL
K
K
D
C
CL
LK
==
=
=
=
↑
↑
=
1
2
1
21
，Q
，
，Q 维持原状态
，Q保持CLK 前瞬间 的状态
，Q 与此刻Q状态相同时时，
用两个电平触发D触发器组成的边沿触发器
CMOS边沿触发D触发器
1211
43
(1 0
,
)
TG TG Q
CLK
DQ D
TG TG Q
′′
′
→=
=
→
通,断 随着 而变化
，
通,断 反馈通路接通,保持自锁时
121
34 1
2
(
()
)
C
TG TG Q D
TG TG Q Q
K
D
L
′
′
→
′
′
→= =
↑
断,通 保持此前 的 状态通,断后，
121
43
(3)
,
0
TG TG Q D
TG TG
CLK CLK
Q
′
′
→=?
→
↑
↓=
通,断 接 收新的输入
，
通,断 反 馈通路接通,保持直时,同到下一次CLK 后,输出才时能变化。
CMOS边沿触发D触发器列出真值表)4(
*QQDCLK
X X X
0 X 0
1 X 1
Q
*CLK D Q Q
10
DD
S 异步置 端，R 异步置 端
1*
2*
QCLK
Q
,变化发生在 的上升沿（或下降沿），
,仅取决于上升沿到达时输入的状态，
而在此之前或之后，输入信号的变化对输二、动作特点出无影响。
提高了抗干扰能力
5.6 触发器的逻辑功能及其描述方法
1、触发器按逻辑功能的分类将时钟控制的触发器分为——
SR触发器
JK触发器
T触发器
D触发器一、SR触发器
*
0
Q SRQ SRQ SRQ SRQ SR
SRQ
SR
′ ′′′′′′′
=++=+
′
=+
=?
（约束条件）
特性方程
0 0 0 0
0 0 1 1
100 1
101 1
010 0
011 0
1 1 0 1*
1 1 1 1*
*SRQQ
特性表保持
S
不定状态转换图符号
225页
220页二、JK触发器
*,.....QJQKQ
′ ′
==+
特性方程
0 0 0 0
0 0 1 1
100 1
101 1
010 0
011 0
110 1
111 0
*J KQQ
特性表保持
J
翻转状态转换图
J
符号
226页三、T触发器
0 0 0
0 1 1
101
110
*TQ Q
,*QTQTQ
′ ′
= +特性方程状态转换图符号保持翻转特性表四、D触发器
0 0 0
0 1 0
101
111
*DQ Q
,*QD=特性方程状态转换图符号特性表电路结构——
指触发器的构成方式和动作特点（转换状态的动态过程）（同步，主从，边沿）
*Q Q
逻辑功能——
指触发器的次态与初态以及输入信号，在CLK
作用后稳态下的逻辑关系。（RS,JK,D,T）
2、触发器的电路结构和逻辑功能、触发方式的关系逻辑功能电路结构无固定的对应关系触发方式电路结构决定
？将JK触发器用作SR触发器和T触发器，应该如何连接？
T触发器作业
5.5 5.7 5.10
5.19 5.21 5.27
5.1 概述（触发器的特点和分类方式）
5.2 SR锁存器
5.3 电平触发的触发器
（电路结构、工作原理、动作特点）
5.4 脉冲触发的触发器
（电路结构、工作原理、动作特点）
5.5 边沿触发的触发器
（电路结构、工作原理、动作特点）
5.6 触发器的逻辑功能及其描述方法
5.1 概述触发器：能够存储1位二值信号的基本单元电路特点——1,有两个能自行保持的稳定状态
2,根据输入信号可以置成0或1状态分类——
1,按触发方式（电平，脉冲，边沿）
2,按逻辑功能（SR,JK,T,D ）
5.2 SR锁存器一、电路结构与工作原理
0
1.
2.
01
1,0 1
0,1 0
*0
10
0
1
*
0
DD
DD
D
DD
D
RS
SQ QQ
SQ
Q
SR
′
==
′
==
===
∴=
工作原理根据两个 接成反馈，2个输入端用来置,
定义,为“”状态为,”状态则
=1时，
当 和 同时由 回到 以后，
的状态不定或非门为置 输入端
！
正常工作下，应遵工作原理得到真值表（特性表）
，为循的约置 输入端束条件。
0 0 0 0
0 0 1 1
1 0 0 1
1 0 1 1
0 1 0 0
0 1 1 0
1 1 0 0
1 1 1 0
*
DD
SR QQ
保持
D
S
不定
*
DD
SRQQ
′′
SR锁存器也可以用与非门构成——
此电路以低电平作为输入信号，
或者叫做低电平有效。
：置1输入端
：置0输入端约束条件S
D
R
D
=0
保持不定
D
S
′
D
R
′
D
S
′
D
R
′
D
S
′
D
R
′
Q
Q
Q
′
Q
′
D
R
′
二、动作特点在任何时刻，输入都能直接改变输出端的状态
0
DD
SR
′ ′
和同时为
5.3 电平触发的触发器一、电路结构与工作原理
0 X X 0 0
0 X X 1 1
0
0
1
1
0
0
1
1
100
1011
1001
1011
1100
1110
0
1 1 0 1*
1 1 1 1*
*CLK S R Q Q
SR
CLK S R
+输入控制门 锁 存器只有同步信号 到达,和 才起作用。
保持不定
S
D
S
′
D
R
′
有时需要在CLK信号到来之前将触发器预先置成指定的状态，为此还设置有异步置1输入端和异步置0输入端。
异步置1输入端异步置0输入端低电平有效!
二、动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。
1CLK
QQ S
R
=
′
在 期间，
和 可能随,
变化多次翻转
D触发器（用于单端输入）
0 X X 0 0
0 X X 1 1
0
0
1
1
0
0
1
1
1 0 0 0
1 0 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
1 1 0 1*
1 1 1 1*
*CLK S R Q Q
0 X 0 0
0 X 1 1
1 0 0 0
1
1
1
0
1
1
1 0
0 1
1 1
*CLK D Q Q
D
5.4 脉冲触发的触发器一、电路结构与工作原理提高可靠性，要求每个CLK周期，输出状态只能改变1次
(1) 1
(2)
,
1,SR
CLK
CL
SR
LK
K
C
=
∴
时的下降沿
，“主”按 翻转，
“从”保持
“主”保持，
“从”根据主从 触到达时
“主”的状态翻转每个 周期，输出状态
，
只可能发器改变一次
X X X X Q
000
001
100 1
101 1
010 0
011 0
0
1
1 1 0 1*
1 1 1 1*
*CLK S R Q Q
保持不定
S
改进：脉冲触发的主从SR触发器，克服了CLK=1期间输出状态可能发生多次翻转的问题。
缺点：①主触发器本身是电平触发的SR触发器，在
CLK=1期间，和的状态仍然会随S、R状态的变化而多次改变。②输入信号仍旧需遵守SR=0的条件。
m
Q
m
Q
′
m
Q
m
Q
′
Q
′
1
2.
*SQ
JK
R==为解除约束,即使出现 的情况下,也主从 触发器是确定的
J
K Q’
主主从从
S
R
Q
Q
Q’
CLK
3) 0
1
(
1
0
Q
CLK
Q
C
JK
LK
=
=
=
==
↓
则 时,“主”保持后若
，“从”保持
1
0,
(4) 1
1
()
1,0
CLK
Q
CLK
J
Q
K
Q
=
=?
′
↓=
=
=
=
则时，
若 则“主”置
,后，“从”
若 则“主”置若
(2) 0
10
0
,
1
0
1
0
Q
CLK
Q
CL
JK
K
==?
=
=
↓=
==
，“主”
则时，
，“主”保持后，“从”
若
(1) 1,
0,1
1
,
0
1
1
Q
CLK
Q
CL
JK
K
==?
=
=
==
↓=
“主”
则时，
“主”保持1
后，“从”
若
X X X X
000 0
001 1
100 1
101 1
010 0
011 0
110 1
111 0
X X X X
00 0 0
00 1 1
10 0 1
10 1 1
01 0 0
01 1 0
1 1 0 1*
1 1 1 1*
*CLK S R Q Q *CLK J K Q Q
保持翻转
J
不定保持
S
二、脉冲触发方式的动作特点
1
1.
CLK
CLK
=
↓∴
时，“主”接收信号，“从”保持到达后，“从”按“主”的状态翻转,输出状态只分两步动作：
能改变一次的信号进入主触发器时，只允许的信号进入主触发器时，只允许
11
10
==
==
KQ
JQ
1.
1
*
2 SR CLK
CLK
CLK CLK
Q
R
Q
S
JK
=
∴= ↓
，“主”为同步,的全部时间里输入信号对“主”都起控制作用，“主”可能翻转多次在 高电平期间，“主”只可能翻转一次在 期间里输入发生变化时，要找出 前最后的状态，决从从定主主
。
5.5 边沿触发的触发器为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到达时刻输入信号的状态，而在此之前和之后输入状态的变化对触发器的次态没有影响。
分类——①用两个电平触发D触发器组成的边沿触发器
②维持阻塞触发器
③利用门电路传输延迟时间的边沿触发器一、电路结构和工作原理
1
Q
2
Q
1
2
1
2
0
0
1
0
1
CLK D
CLK
CLK
CL
K
K
D
C
CL
LK
==
=
=
=
↑
↑
=
1
2
1
21
，Q
，
，Q 维持原状态
，Q保持CLK 前瞬间 的状态
，Q 与此刻Q状态相同时时，
用两个电平触发D触发器组成的边沿触发器
CMOS边沿触发D触发器
1211
43
(1 0
,
)
TG TG Q
CLK
DQ D
TG TG Q
′′
′
→=
=
→
通,断 随着 而变化
，
通,断 反馈通路接通,保持自锁时
121
34 1
2
(
()
)
C
TG TG Q D
TG TG Q Q
K
D
L
′
′
→
′
′
→= =
↑
断,通 保持此前 的 状态通,断后，
121
43
(3)
,
0
TG TG Q D
TG TG
CLK CLK
Q
′
′
→=?
→
↑
↓=
通,断 接 收新的输入
，
通,断 反 馈通路接通,保持直时,同到下一次CLK 后,输出才时能变化。
CMOS边沿触发D触发器列出真值表)4(
*QQDCLK
X X X
0 X 0
1 X 1
Q
*CLK D Q Q
10
DD
S 异步置 端，R 异步置 端
1*
2*
QCLK
Q
,变化发生在 的上升沿（或下降沿），
,仅取决于上升沿到达时输入的状态，
而在此之前或之后，输入信号的变化对输二、动作特点出无影响。
提高了抗干扰能力
5.6 触发器的逻辑功能及其描述方法
1、触发器按逻辑功能的分类将时钟控制的触发器分为——
SR触发器
JK触发器
T触发器
D触发器一、SR触发器
*
0
Q SRQ SRQ SRQ SRQ SR
SRQ
SR
′ ′′′′′′′
=++=+
′
=+
=?
（约束条件）
特性方程
0 0 0 0
0 0 1 1
100 1
101 1
010 0
011 0
1 1 0 1*
1 1 1 1*
*SRQQ
特性表保持
S
不定状态转换图符号
225页
220页二、JK触发器
*,.....QJQKQ
′ ′
==+
特性方程
0 0 0 0
0 0 1 1
100 1
101 1
010 0
011 0
110 1
111 0
*J KQQ
特性表保持
J
翻转状态转换图
J
符号
226页三、T触发器
0 0 0
0 1 1
101
110
*TQ Q
,*QTQTQ
′ ′
= +特性方程状态转换图符号保持翻转特性表四、D触发器
0 0 0
0 1 0
101
111
*DQ Q
,*QD=特性方程状态转换图符号特性表电路结构——
指触发器的构成方式和动作特点（转换状态的动态过程）（同步，主从，边沿）
*Q Q
逻辑功能——
指触发器的次态与初态以及输入信号，在CLK
作用后稳态下的逻辑关系。（RS,JK,D,T）
2、触发器的电路结构和逻辑功能、触发方式的关系逻辑功能电路结构无固定的对应关系触发方式电路结构决定
？将JK触发器用作SR触发器和T触发器，应该如何连接？
T触发器作业
5.5 5.7 5.10
5.19 5.21 5.27
