第 13章 组合逻辑电路
13.6 TTL集成门电路
13.7 其它类型的 TTL门电路
13.8 组合逻辑电路的分析
13.9 组合逻辑电路的设计
13.10 集成组合逻辑电路千岛湖风光清华大学电机系唐庆玉 1997年制作如发现有人剽窃必定追究！
千岛湖风光千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究清华大学电机系唐庆玉编
1997年 9月 30日
TTL — 晶体管 -晶体管逻辑集成电路集成门电路集成门电路双极型
TTL (Transistor-Transistor Logic
Integrated Circuit,TTL)
ECL
NMOS
CMOS
PMOS
MOS型 （ Metal-Oxide-
Semiconductor,MOS）
MOS — 金属氧化物半导体场效应管集成电路
CBAF
13.6.1 TTL与非门的基本原理
TTL与非门的内部结构
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
T1:多发射极晶体管
13.6 TTL集成门电路
N NP
1,任一输入为低电平（ 0.3V）时
“0”
1V
不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
T2,T5截止
uo
uo=5-uR2-ube3-ube4?3.4V 高电平！
N NP
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
“1”
全导通电位被嵌在 2.1V
全反偏?1V
截止
2,输入全为高电平（ 3.4V）时或输入全甩空
T2,T5饱和导通
uo =0.3V
输出低电平输入甩空，相当于输入,1”
N NP
AB CF?输入、输出的逻辑关系式：
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
与非门表示符号 逻辑表示式
&
A
B Y
C
Y= ABC
Y= AA Y
（非门，反相器）
&
A
B Y Y= AB
如,TTL门电路芯片（ 四 2输入与非门,型号 74LS00 )
地 GND
TTL门电路芯片简介外形
& &
&
14 13 12 11 10 9 8
1 2 3 4 5 6 7
&
管脚电源 VCC（ +5V）
4、常用 TTL逻辑门电路名称 国际常用系列型号 国产部标型号 说明四 2输入与非门 74LS00 T100
0四 2输入或门四 2异或门四 2输入或非门四 2输入与门双 4输入与非门双 4输入与门六反相器
8输入与非门
74LS32
74LS02
74LS08
74LS86
74LS21
74LS20
74LS30
74LS04
T186
T100
8T108
6T102
1
T100
2
一个组件内部有四个门，每个门有两个输入端一个输出端。
一个组件内有两个门，每个门有 4个输入端。
只一个门,8个输入端。
有 6个反相器。
13.6.2 TTL门电路的主要技术参数
1) 输出高电平、低电平高电平,3.4V--4V 以上低电平,0.3V--0.4V以下
2) 阈值电压：
UTH=1.4V
VI
VO
高电平低电平
1 VOVI
UTH=1.4V
3) 扇出系数,N <=10
&
&
&
≥1
TTL门电路的主要参数扇出系数 — 输出端允许驱动的门电路的最大数目。
输入 A,B波形如图所示,请画出与非门的输出（ Y）波形。
A
B
Y
Y=AB
课堂练习,
&AB Y
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
真值表
RL
UCC
13.7 其它类型的 TTL门电路
1,集电极开路的与非门（ OC门）
输入全 1时，输出 =0；
输入任 0时，输出悬空
+5V
F
R2R13k
T2
R3
T1
T5
b1c
1A
BC
&
符号应用时输出端要接一上拉负载电阻 RL 。
&
OC门可以实现“线与”功能。
&
&
&
UCC
F1
F2
F3
F
分析,F1,F2,F3任一导通，则 F=0。
F1,F2,F3全截止，则 F=1 。
输出级
RL
UCC
RL
T5
T5
T5
F=F1F2F3
负载电阻 RL和电源 UCC可以根据情况选择。
&
J
+30V?220V
J D
2,三态门
E— 控制端
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
A
B
DE E
一、结构
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
A
B
DE E
二、工作原理
(1) 控制端 E=0时的工作情况：
0 1
截止
ABF?
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
A
B
DE E
(2) 控制端 E=1时的工作情况
1 0
导通截止截止高阻态
&A
B
F
E
符号输出高阻
0E?
1E?
ABF?
功能表三、三态门的符号及功能表
&A
B
F
E
符号输出高阻
1?E
0?E
ABF?
功能表使能端高电平起作用使能端低电平起作用
E1
E2
E3
公用总线
=０
=１
=０
三态门主要作为 TTL电路与 总线 间的 接口电路 。
四、三态门的用途工作时,E1,E2、
E3分时 接入高电平。
13.8 组合逻辑电路的分析特点,某一时刻的输出状态仅由该时刻电路的输入信号决定,而与该电路在此输入信号之前所具有的状态无关。
组合逻辑电路,用各种门电路组成的，用于实现某种功能的复杂逻辑电路。
化简 得出结论（逻辑功能）。
组合逻辑电路图 写出逻辑表达式分析方法：
例 1：
&
&
&
&AB YAB
AAB
BAB
Y=AAB BAB =AAB + BAB =AAB + BAB
=AB (A + B)= (A+B) (A+B)= 0+AB+AB +0
异或门组合逻辑电路的分析
=AB+AB
组合逻辑电路的分析例 2：
M=1(高电平）,Y=A
M=0(低电平）,Y=B
本图功能：二选一电路。 数据选择器
B &
&
&
A
M
Y1
M=0时,#1门被封锁,#2门开通 。
M=1时,#1门开通,#2门被封锁 。
Y=AM BM = AM+BM
#1
#2
13.9 组合逻辑电路的设计方法步骤,
根据题意列真值表 逻辑式?化简卡诺图?化简画逻辑电路图写最简逻辑式例 1,交通灯故障监测逻辑电路的设计。
红灯 R
黄灯 Y
绿灯 G
单独亮?正常黄、绿同时亮?正常其它情况?不正常
RYG
单独亮?正常黄、绿同时亮?正常其他情况?不正常
R
YG
0
00 01
1
11 10
1
1 1 1
0 0 0
0
Z= RYG+RG+RY
组合逻辑电路的设计
R Y G Z
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
1、列真值表 2、卡诺图?化简
RY
RG
3、写最简逻辑式设,灯亮为,1”，不亮为,0”，
正常为,0”，不正常为,1”。
例 1
4,用基本逻辑门构成逻辑电路
Z= RYG+ RG+ RY
R
Y
G
&
1
1
1
&
&?1 Z
若要求用 与非门 构成逻辑电路呢？
组合逻辑电路的设计 例 1
5、用与非门构成逻辑电路
=RYG + RG + RY = RYG? RG? RY
组合逻辑电路的设计 例 1
Z= RYG+ RG+ RY
R
Y
G
&
1
1
1
&
& Z&
(利用反演定理 A+B=A?B,A+B+C=A?B?C)
例 2 设计一个三人表决逻辑电路，要求,三人 A,B、
C各控制一个按键，按下为,1”，不按为,0”。
多数（?2） 按下为通过。通过时 L＝ 1，不通过
L＝ 0。用与非门实现。
组合逻辑电路的设计
L
A
B
C
+5V
要设计的逻辑电路
A B C L
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
A
BC
0
00 01
1
11 10
1 1 1
10 0 0
0
2、用画卡诺图化简
L= AC + BC + AB
3,写出最简,与或,
式组合逻辑电路的设计
1、列真值表
BCAC AB
4、用与非门实现逻辑电路
L=AB +AC +BC = AB? AC? BC
组合逻辑电路的设计 例 2
&
&
&
&
A
B
C L
13.10 集成组合逻辑电路
13.10.1 数据选择器
13.10.2 七段显示译码器
13.10.3 译码器
13.10.4 加法器
13.10.5 比较器
13.10.1 数据选择器 集成组合逻辑电路从多个数据中选择出一个选择，也叫多路转换器其功能类似一个多投开关，是一个多输入、单输出的组合逻辑电路。
D0
D1 F
A
输入 输出控制
1,2选 1数据选择器
1
&
&D0
D1
A
1 F
A F
0 D0
1 D1
F= AD0 + AD1
输入数据输出数据控制信号集成化
D0
D1 Y
A
型号,74LS157
从 2个 4位二进制数中选择一个，用 74LS157，画出电路图。
数据选择器
2,4选 1数据选择器 (集成电路型号,74LS153)
A1 A0 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3
Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3
D0
A0
D3
D2
D1
A1
Y
Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3
4选 1数据选择器
& &&&
1
DO D1 D2 D3
1
1
Y
A0
A1
&
&
1 2 3 4 5 6
&
&
7 8
910111213141516
地1W1D01D11D21D3A1
2S 2D2 2W2D02D12D3A0电源
1S
TTL集成电路：双 4选 1数据选择器型号,74LS153（国产 T1153--T4153)
输出输入
A0 A1 S W
1 0
0 0 0
0 1 0
1 0 0
1 1 0
D0
D1
D2
D3
从 2个 8位二进制数中选择一个，
用 74LS153，画出电路图。
13.10.2 七段显示译码器显示译码器用于将数字仪表、计算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。
数字、文字、
符号代码译码器 显示器二进制数（ 8421码） 显示译码器二进制数 十进制数
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
二进制数 十进制数
1 0 1 0 10
1 0 1 1 11
1 1 0 0 12
1 1 0 1 13
1 1 1 0 14
1 1 1 1 15
组成：用 0和 1两个数字组成，
逢二进一二进制数（ 8421码）
每一位上的 1所代表的十进制数的大小称为 权重例：十进制数 1 1 1 1
1?103+1?102+1?101+1?100
=1?1000+1?100+1?10+1?1
=1111
例：二进制数 1 1 1 1
1?23+1?22+1?21+1?20
=1?8+1?4+1?2+1?1
=15
四位二进制数，
每位的权重分别为 8,4,2、
1，所以称为
8421码权重底数称为 基指数为位数二 —十进制（ BCD码） 显示译码器用 4位二进制数 0000-1001
分别代表十进制数 0-9，
称为二 —十进制数，
又称为 BCD码
（ Binary Coded Decimal）
BCD码 十进制数
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
a
b
cde
f g
Ya-Yg,控制信号高电平时,对应的 LED亮低电平时,对应的 LED灭发光二极管
510?
Ya
Yb
Yg
a
b
g
510?
510?
显示译码器1）二 --十进制显示译码器
----七段数码管显示译码器译码器
A3
A2
A1
A0
A3-A0,输入数据要设计的七段数码管显示译码器七段数码管显示译码器
a
b
cde
f g
Ya
Yb
Yc
Yd
Ye
Yf
Yg
Y
a a
b
cde
f g译码器
Yb
Yc
Yd
Ye
Yf
Yg
A3
A2
A1
A0
七段显示译码电路真值表十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形
0 0 0 0 0 1 1 1 1 1 1 0 0
1 0 0 0 1 0 1 1 0 0 0 0 1
输入二进制数 输出七段显示译码电路真值表十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形
0 0 0 0 0 1 1 1 1 1 1 0 0
1 0 0 0 1 0 1 1 0 0 0 0 1
2 0 0 1 0 1 1 0 1 1 0 1 2
3 0 0 1 1 1 1 1 1 0 0 1 3
4 0 1 0 0 0 1 1 0 0 1 1 4
5 0 1 0 1 1 0 1 1 0 1 1 5
6 0 1 1 0 0 0 1 1 1 1 1 6
7 0 1 1 1 1 1 1 0 0 0 0 7
8 1 0 0 0 1 1 1 1 1 1 1 8
9 1 0 0 1 1 1 1 0 0 1 1 9
A3A2
A1A0
00 1101
00
10
01
11
10
1 1 1
1 1
1 1
0
0
0 无所谓项当 1处理先设计输出 Ya的逻辑表示式及电路图
Ya=A3+A2A0+A2A1+A2A0
=A3? A2A0?A2A1?A2A0
A3A2A1A0 Ya
0 0 0 0 0 1
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 1
以同样的方法可设计出 Yb-Yg的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。
将此电路图集成化，
得到 七段显示译码器的集成电路 74LS48
（国产型号,T339）
七段数码管显示译码器电源 ＋ 5V
RI/ RBO
74LS48
(T339)
GND
Vcc
地
A3
A2
A1
A0
Ya
Yb
Yd
Yf
Ye
Yg
Yc
LT
RBI
RI 为 0时，使 Ya--Yg=0，全灭。
RBI 为 0且 A3～ A0＝ 0时，使 Ya-Yg=0，全灭。
控制端七段数码管显示译码器输入数据 输出为 0时，使 Ya--Yg=1,亮,8”，说明工作正常。LT
控制端
：测试端LT
RI,灭灯输入
RBI：灭零输入端
：灭零输出端RBO
控制端功能电源 ＋ 5V
RI/ RBO
74LS48
(T339)
GND
Vcc
地
A3
A2
A1
A0
Ya
Yb
Yd
Yf
Ye
Yg
Yc
LT
RBI
RBO,当 RBI＝ 0且 A3～ A0＝ 0时,=0；否则 ＝1 RBO RBO
七段数码管显示译码器
RBI和 RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的 0不显示
RBI 为 0且 A3～ A0＝ 0时，使 Ya-Yg=0，全灭。
RBO,当 RBI＝ 0且 A3～ A0＝ 0时,=0；否则 ＝ 1RBO RBO
LS48
7
RBI RBO RBI RBORBI RBORBI RBO RBI RBORBI RBORBI RBO RBI RBORBI RBORBI RBO
0 0 5 6 7 9 9 0 0 0
“1”,1”
七段显示译码器 74LS48与数码管的连接此三控制端不用时，通过
4.7k?电阻接高电平。
＋ 5V
a
b
cde
f g74LS48
(T339)
GND
Vcc
电源＋ 5V
A3
A2
A1
A0
Ya
Yb
Yd
Yf
Ye
Yg
Yc
LT
RI
RBI
输入信号
BCD码
13.10.3 译码器用途,计算机中的地址译码电路常用类型,
2线 — 4线译码器 型号,74LS139
3 线 — 8线译码器 型号,74LS138
4 线 — 16线译码器 型号,74LS154
(1) 2 线 — 4线译码器
A1
A0
Y1
Y3
Y0
Y2
真值表
Y2A1 A0 Y1Y3
0 0 1 1 1 0
0 1 1 1 0 1
1 0 1 0 1 1
1 1 0 1 1 1
Y0
Y0画关于 的卡诺图
A1 A0 0 1
1
1
1 1
00
Y0=A1 + A0 =A1A0
写出关于 的逻辑式Y0
同理写出其他输出量的逻辑式
Y0=A1 + A0 =A1A0 Y1=A1 + A0 =A1A0
Y2=A1 + A0 =A1A0 Y3=A1 + A0 =A1A0
1
1
& & & &
Y0 Y1 Y2 Y3
A1
A0 74LS139
(2) 3线 —8线译码器 （ 74LS138）
A0
A1
A2 Y0
Y1
Y7
A2 A1 A0
0 0 0 只 =0Y0
0 0 1 只 =0Y1
1 1 1 只 =0Y7
(逻辑电路设计略,设计方法同 2—4译码器 )
(3) 4线 —16线译码器 （ 74LS154）
(逻辑电路设计略,设计方法同 2—4译码器 )
0 0 0 1 只 =0
A2 A1 A0
0 0 0 0 只 =0Y0
Y1
1 1 1 1 只 =0Y15
A3
A0
A1
A2
Y0
Y1
Y15
A3
译码器的应用举例,
(1) 模拟信号多路转换的数字控制输入模拟电压 模拟电子开关
u0
u1
u2
u3
译码器
A1 A0
Y0 Y1 Y2 Y3
u
输出模拟电压数字控制信号
(2) 计算机中存储器单元及输入输出接口的寻址
0单元
1单元
2单元
3单元控制门控制门控制门控制门译码器
A1 A0
Y0Y1Y2Y3
或接口单元存储器单元计算机中央控制单元
(CPU)
数据线地址线单元选择线地址线数 n 寻址范围 (可选择的单元数 )
n
2
3
4
16 (单片机 ) (1K=1024)
20(PC/XT)
26(PC586) (1M=1KK)
162 4?
42 2?
82 3?
K642 16?
K5 1 22 20?
M322 26?
n2
13.10.4 加法器
(1) 半加器
1
+) 0
1
0
+) 1
1
0
+) 0
0
1
+) 1
1 0
进位 C
半加器真值表
A B F C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
F=AB+AB=A? B
C=AB
F=AB+AB=A? B
C=AB
半加器逻辑电路图
A
&
＝ 1B F
C
半加器
A
B
F
C
(2) 全加器半加器
A
B
F
C
全加器
An
Bn
Cn
Fn
Cn+1
本位加数低位向本位的进位本位和本位向高位的进位全加器真值表
Cn An Bn Fn C n+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Fn = Cn? (An? Bn)
C n+1 = AnBn+Cn(An? Bn)
全加器逻辑函数式
Fn = Cn? (An? Bn)
C n+1 = AnBn+Cn(An? Bn)
An
&
＝ 1B
n
&
＝ 1C
n
Fn
C n+1?1
全加器由 2个半加器构成一个全加器半加器全加器
An
Bn
Cn
Fn
Cn+1
用 4个全加器构成一个 4 位二进制加法器全加器全加器 全加器 全加器 C0C4
A0A3 A2 A1 B0B1B3 B2
F0F1F2F3
74LS83
用二个 74LS83构成 8位二进制数加法器
A3~ A0 B3~ B0
F3~ F0
C0 C4
A3~ A0 B3~ B0
F3~ F0
C0 C4
a3~ a0 b3~ b0a7~ a4 b7~ b4
7~? 4?3~? 0
13.10.5 比较器
(1) 比较器的功能比较两个数码 A和 B的大小输入比较 输出
A> B
输出
A= B
输出
A< B
若
A > B 1 0 0
若
A = B 0 1 0
若
A < B 0 0 1
比较器（续）
(2) 比较器设计：设计一位比较器（ A= a0,B=b0）
功能表
a0 b0 YA>B YA=B YA<B
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
逻辑式
00
0000
00
baY
babaY
baY
BA
BA
BA
根据逻辑式，画出逻辑电路图（略）
问题：如何设计二位比较器？ （ A= a1a0,B= b1b0）
比较器（续）
(3) 集成电路比较器 74LS85（国产型号 CT74085）
a3a
2a
1a
0b
3b
2b
1b
0
a>b
a=b
a<b
A>B
A=B
A<B
输出
74LS85引脚图
A输入
B输入级联输入
74LS85功能表比较器（续）
数码输入 级联输入 输出
a3 b3 a2 b2 a1 b1 a0 b0 a > b a = b a <b A> B A= B A<B
a3 > b3 1 0 0
a3 < b3 0 0 1
a3 = b3 a2 > b2 1 0 0
a2< b2 0 0 1
a2= b2 a1 > b1 1 0 0
a1< b1 0 0 1
a1= b1 a0 > b0 1 0 0
a0< b0 0 0 1
a0= b0 1 0 0 1 0 0
0 1 0 0 1 0
0 0 1 0 0 1
比较器（续）
a3a
2a
1a
0b
3b
2b
1b
0
a>b
a=b
a<b
A>B
A=B
A<B
74LS85应用举例,8位数码比较器 (A= A7~A0,B=B7~B0）
a3a
2a
1a
0b
3b
2b
1b
0
a>b
a=b
a<b
A>B
A=B
A<B
A3~A0
B3~B0
A7~A4
B7~B4 输出本课应重点掌握的内容
1,掌握组合逻辑电路设计的步骤，并能设计给定逻辑功能的逻辑电路，用与非门实现，最多输入变量个数 4个。
2,理解课上所讲的各种数字集成组合逻辑电路的功能及应用。
13.6 TTL集成门电路
13.7 其它类型的 TTL门电路
13.8 组合逻辑电路的分析
13.9 组合逻辑电路的设计
13.10 集成组合逻辑电路千岛湖风光清华大学电机系唐庆玉 1997年制作如发现有人剽窃必定追究！
千岛湖风光千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究清华大学电机系唐庆玉编
1997年 9月 30日
TTL — 晶体管 -晶体管逻辑集成电路集成门电路集成门电路双极型
TTL (Transistor-Transistor Logic
Integrated Circuit,TTL)
ECL
NMOS
CMOS
PMOS
MOS型 （ Metal-Oxide-
Semiconductor,MOS）
MOS — 金属氧化物半导体场效应管集成电路
CBAF
13.6.1 TTL与非门的基本原理
TTL与非门的内部结构
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
T1:多发射极晶体管
13.6 TTL集成门电路
N NP
1,任一输入为低电平（ 0.3V）时
“0”
1V
不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
T2,T5截止
uo
uo=5-uR2-ube3-ube4?3.4V 高电平！
N NP
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
“1”
全导通电位被嵌在 2.1V
全反偏?1V
截止
2,输入全为高电平（ 3.4V）时或输入全甩空
T2,T5饱和导通
uo =0.3V
输出低电平输入甩空，相当于输入,1”
N NP
AB CF?输入、输出的逻辑关系式：
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
与非门表示符号 逻辑表示式
&
A
B Y
C
Y= ABC
Y= AA Y
（非门，反相器）
&
A
B Y Y= AB
如,TTL门电路芯片（ 四 2输入与非门,型号 74LS00 )
地 GND
TTL门电路芯片简介外形
& &
&
14 13 12 11 10 9 8
1 2 3 4 5 6 7
&
管脚电源 VCC（ +5V）
4、常用 TTL逻辑门电路名称 国际常用系列型号 国产部标型号 说明四 2输入与非门 74LS00 T100
0四 2输入或门四 2异或门四 2输入或非门四 2输入与门双 4输入与非门双 4输入与门六反相器
8输入与非门
74LS32
74LS02
74LS08
74LS86
74LS21
74LS20
74LS30
74LS04
T186
T100
8T108
6T102
1
T100
2
一个组件内部有四个门，每个门有两个输入端一个输出端。
一个组件内有两个门，每个门有 4个输入端。
只一个门,8个输入端。
有 6个反相器。
13.6.2 TTL门电路的主要技术参数
1) 输出高电平、低电平高电平,3.4V--4V 以上低电平,0.3V--0.4V以下
2) 阈值电压：
UTH=1.4V
VI
VO
高电平低电平
1 VOVI
UTH=1.4V
3) 扇出系数,N <=10
&
&
&
≥1
TTL门电路的主要参数扇出系数 — 输出端允许驱动的门电路的最大数目。
输入 A,B波形如图所示,请画出与非门的输出（ Y）波形。
A
B
Y
Y=AB
课堂练习,
&AB Y
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
真值表
RL
UCC
13.7 其它类型的 TTL门电路
1,集电极开路的与非门（ OC门）
输入全 1时，输出 =0；
输入任 0时，输出悬空
+5V
F
R2R13k
T2
R3
T1
T5
b1c
1A
BC
&
符号应用时输出端要接一上拉负载电阻 RL 。
&
OC门可以实现“线与”功能。
&
&
&
UCC
F1
F2
F3
F
分析,F1,F2,F3任一导通，则 F=0。
F1,F2,F3全截止，则 F=1 。
输出级
RL
UCC
RL
T5
T5
T5
F=F1F2F3
负载电阻 RL和电源 UCC可以根据情况选择。
&
J
+30V?220V
J D
2,三态门
E— 控制端
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
A
B
DE E
一、结构
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
A
B
DE E
二、工作原理
(1) 控制端 E=0时的工作情况：
0 1
截止
ABF?
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
A
B
DE E
(2) 控制端 E=1时的工作情况
1 0
导通截止截止高阻态
&A
B
F
E
符号输出高阻
0E?
1E?
ABF?
功能表三、三态门的符号及功能表
&A
B
F
E
符号输出高阻
1?E
0?E
ABF?
功能表使能端高电平起作用使能端低电平起作用
E1
E2
E3
公用总线
=０
=１
=０
三态门主要作为 TTL电路与 总线 间的 接口电路 。
四、三态门的用途工作时,E1,E2、
E3分时 接入高电平。
13.8 组合逻辑电路的分析特点,某一时刻的输出状态仅由该时刻电路的输入信号决定,而与该电路在此输入信号之前所具有的状态无关。
组合逻辑电路,用各种门电路组成的，用于实现某种功能的复杂逻辑电路。
化简 得出结论（逻辑功能）。
组合逻辑电路图 写出逻辑表达式分析方法：
例 1：
&
&
&
&AB YAB
AAB
BAB
Y=AAB BAB =AAB + BAB =AAB + BAB
=AB (A + B)= (A+B) (A+B)= 0+AB+AB +0
异或门组合逻辑电路的分析
=AB+AB
组合逻辑电路的分析例 2：
M=1(高电平）,Y=A
M=0(低电平）,Y=B
本图功能：二选一电路。 数据选择器
B &
&
&
A
M
Y1
M=0时,#1门被封锁,#2门开通 。
M=1时,#1门开通,#2门被封锁 。
Y=AM BM = AM+BM
#1
#2
13.9 组合逻辑电路的设计方法步骤,
根据题意列真值表 逻辑式?化简卡诺图?化简画逻辑电路图写最简逻辑式例 1,交通灯故障监测逻辑电路的设计。
红灯 R
黄灯 Y
绿灯 G
单独亮?正常黄、绿同时亮?正常其它情况?不正常
RYG
单独亮?正常黄、绿同时亮?正常其他情况?不正常
R
YG
0
00 01
1
11 10
1
1 1 1
0 0 0
0
Z= RYG+RG+RY
组合逻辑电路的设计
R Y G Z
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
1、列真值表 2、卡诺图?化简
RY
RG
3、写最简逻辑式设,灯亮为,1”，不亮为,0”，
正常为,0”，不正常为,1”。
例 1
4,用基本逻辑门构成逻辑电路
Z= RYG+ RG+ RY
R
Y
G
&
1
1
1
&
&?1 Z
若要求用 与非门 构成逻辑电路呢？
组合逻辑电路的设计 例 1
5、用与非门构成逻辑电路
=RYG + RG + RY = RYG? RG? RY
组合逻辑电路的设计 例 1
Z= RYG+ RG+ RY
R
Y
G
&
1
1
1
&
& Z&
(利用反演定理 A+B=A?B,A+B+C=A?B?C)
例 2 设计一个三人表决逻辑电路，要求,三人 A,B、
C各控制一个按键，按下为,1”，不按为,0”。
多数（?2） 按下为通过。通过时 L＝ 1，不通过
L＝ 0。用与非门实现。
组合逻辑电路的设计
L
A
B
C
+5V
要设计的逻辑电路
A B C L
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
A
BC
0
00 01
1
11 10
1 1 1
10 0 0
0
2、用画卡诺图化简
L= AC + BC + AB
3,写出最简,与或,
式组合逻辑电路的设计
1、列真值表
BCAC AB
4、用与非门实现逻辑电路
L=AB +AC +BC = AB? AC? BC
组合逻辑电路的设计 例 2
&
&
&
&
A
B
C L
13.10 集成组合逻辑电路
13.10.1 数据选择器
13.10.2 七段显示译码器
13.10.3 译码器
13.10.4 加法器
13.10.5 比较器
13.10.1 数据选择器 集成组合逻辑电路从多个数据中选择出一个选择，也叫多路转换器其功能类似一个多投开关，是一个多输入、单输出的组合逻辑电路。
D0
D1 F
A
输入 输出控制
1,2选 1数据选择器
1
&
&D0
D1
A
1 F
A F
0 D0
1 D1
F= AD0 + AD1
输入数据输出数据控制信号集成化
D0
D1 Y
A
型号,74LS157
从 2个 4位二进制数中选择一个，用 74LS157，画出电路图。
数据选择器
2,4选 1数据选择器 (集成电路型号,74LS153)
A1 A0 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3
Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3
D0
A0
D3
D2
D1
A1
Y
Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3
4选 1数据选择器
& &&&
1
DO D1 D2 D3
1
1
Y
A0
A1
&
&
1 2 3 4 5 6
&
&
7 8
910111213141516
地1W1D01D11D21D3A1
2S 2D2 2W2D02D12D3A0电源
1S
TTL集成电路：双 4选 1数据选择器型号,74LS153（国产 T1153--T4153)
输出输入
A0 A1 S W
1 0
0 0 0
0 1 0
1 0 0
1 1 0
D0
D1
D2
D3
从 2个 8位二进制数中选择一个，
用 74LS153，画出电路图。
13.10.2 七段显示译码器显示译码器用于将数字仪表、计算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。
数字、文字、
符号代码译码器 显示器二进制数（ 8421码） 显示译码器二进制数 十进制数
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
二进制数 十进制数
1 0 1 0 10
1 0 1 1 11
1 1 0 0 12
1 1 0 1 13
1 1 1 0 14
1 1 1 1 15
组成：用 0和 1两个数字组成，
逢二进一二进制数（ 8421码）
每一位上的 1所代表的十进制数的大小称为 权重例：十进制数 1 1 1 1
1?103+1?102+1?101+1?100
=1?1000+1?100+1?10+1?1
=1111
例：二进制数 1 1 1 1
1?23+1?22+1?21+1?20
=1?8+1?4+1?2+1?1
=15
四位二进制数，
每位的权重分别为 8,4,2、
1，所以称为
8421码权重底数称为 基指数为位数二 —十进制（ BCD码） 显示译码器用 4位二进制数 0000-1001
分别代表十进制数 0-9，
称为二 —十进制数，
又称为 BCD码
（ Binary Coded Decimal）
BCD码 十进制数
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
a
b
cde
f g
Ya-Yg,控制信号高电平时,对应的 LED亮低电平时,对应的 LED灭发光二极管
510?
Ya
Yb
Yg
a
b
g
510?
510?
显示译码器1）二 --十进制显示译码器
----七段数码管显示译码器译码器
A3
A2
A1
A0
A3-A0,输入数据要设计的七段数码管显示译码器七段数码管显示译码器
a
b
cde
f g
Ya
Yb
Yc
Yd
Ye
Yf
Yg
Y
a a
b
cde
f g译码器
Yb
Yc
Yd
Ye
Yf
Yg
A3
A2
A1
A0
七段显示译码电路真值表十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形
0 0 0 0 0 1 1 1 1 1 1 0 0
1 0 0 0 1 0 1 1 0 0 0 0 1
输入二进制数 输出七段显示译码电路真值表十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形
0 0 0 0 0 1 1 1 1 1 1 0 0
1 0 0 0 1 0 1 1 0 0 0 0 1
2 0 0 1 0 1 1 0 1 1 0 1 2
3 0 0 1 1 1 1 1 1 0 0 1 3
4 0 1 0 0 0 1 1 0 0 1 1 4
5 0 1 0 1 1 0 1 1 0 1 1 5
6 0 1 1 0 0 0 1 1 1 1 1 6
7 0 1 1 1 1 1 1 0 0 0 0 7
8 1 0 0 0 1 1 1 1 1 1 1 8
9 1 0 0 1 1 1 1 0 0 1 1 9
A3A2
A1A0
00 1101
00
10
01
11
10
1 1 1
1 1
1 1
0
0
0 无所谓项当 1处理先设计输出 Ya的逻辑表示式及电路图
Ya=A3+A2A0+A2A1+A2A0
=A3? A2A0?A2A1?A2A0
A3A2A1A0 Ya
0 0 0 0 0 1
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 1
以同样的方法可设计出 Yb-Yg的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。
将此电路图集成化，
得到 七段显示译码器的集成电路 74LS48
（国产型号,T339）
七段数码管显示译码器电源 ＋ 5V
RI/ RBO
74LS48
(T339)
GND
Vcc
地
A3
A2
A1
A0
Ya
Yb
Yd
Yf
Ye
Yg
Yc
LT
RBI
RI 为 0时，使 Ya--Yg=0，全灭。
RBI 为 0且 A3～ A0＝ 0时，使 Ya-Yg=0，全灭。
控制端七段数码管显示译码器输入数据 输出为 0时，使 Ya--Yg=1,亮,8”，说明工作正常。LT
控制端
：测试端LT
RI,灭灯输入
RBI：灭零输入端
：灭零输出端RBO
控制端功能电源 ＋ 5V
RI/ RBO
74LS48
(T339)
GND
Vcc
地
A3
A2
A1
A0
Ya
Yb
Yd
Yf
Ye
Yg
Yc
LT
RBI
RBO,当 RBI＝ 0且 A3～ A0＝ 0时,=0；否则 ＝1 RBO RBO
七段数码管显示译码器
RBI和 RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的 0不显示
RBI 为 0且 A3～ A0＝ 0时，使 Ya-Yg=0，全灭。
RBO,当 RBI＝ 0且 A3～ A0＝ 0时,=0；否则 ＝ 1RBO RBO
LS48
7
RBI RBO RBI RBORBI RBORBI RBO RBI RBORBI RBORBI RBO RBI RBORBI RBORBI RBO
0 0 5 6 7 9 9 0 0 0
“1”,1”
七段显示译码器 74LS48与数码管的连接此三控制端不用时，通过
4.7k?电阻接高电平。
＋ 5V
a
b
cde
f g74LS48
(T339)
GND
Vcc
电源＋ 5V
A3
A2
A1
A0
Ya
Yb
Yd
Yf
Ye
Yg
Yc
LT
RI
RBI
输入信号
BCD码
13.10.3 译码器用途,计算机中的地址译码电路常用类型,
2线 — 4线译码器 型号,74LS139
3 线 — 8线译码器 型号,74LS138
4 线 — 16线译码器 型号,74LS154
(1) 2 线 — 4线译码器
A1
A0
Y1
Y3
Y0
Y2
真值表
Y2A1 A0 Y1Y3
0 0 1 1 1 0
0 1 1 1 0 1
1 0 1 0 1 1
1 1 0 1 1 1
Y0
Y0画关于 的卡诺图
A1 A0 0 1
1
1
1 1
00
Y0=A1 + A0 =A1A0
写出关于 的逻辑式Y0
同理写出其他输出量的逻辑式
Y0=A1 + A0 =A1A0 Y1=A1 + A0 =A1A0
Y2=A1 + A0 =A1A0 Y3=A1 + A0 =A1A0
1
1
& & & &
Y0 Y1 Y2 Y3
A1
A0 74LS139
(2) 3线 —8线译码器 （ 74LS138）
A0
A1
A2 Y0
Y1
Y7
A2 A1 A0
0 0 0 只 =0Y0
0 0 1 只 =0Y1
1 1 1 只 =0Y7
(逻辑电路设计略,设计方法同 2—4译码器 )
(3) 4线 —16线译码器 （ 74LS154）
(逻辑电路设计略,设计方法同 2—4译码器 )
0 0 0 1 只 =0
A2 A1 A0
0 0 0 0 只 =0Y0
Y1
1 1 1 1 只 =0Y15
A3
A0
A1
A2
Y0
Y1
Y15
A3
译码器的应用举例,
(1) 模拟信号多路转换的数字控制输入模拟电压 模拟电子开关
u0
u1
u2
u3
译码器
A1 A0
Y0 Y1 Y2 Y3
u
输出模拟电压数字控制信号
(2) 计算机中存储器单元及输入输出接口的寻址
0单元
1单元
2单元
3单元控制门控制门控制门控制门译码器
A1 A0
Y0Y1Y2Y3
或接口单元存储器单元计算机中央控制单元
(CPU)
数据线地址线单元选择线地址线数 n 寻址范围 (可选择的单元数 )
n
2
3
4
16 (单片机 ) (1K=1024)
20(PC/XT)
26(PC586) (1M=1KK)
162 4?
42 2?
82 3?
K642 16?
K5 1 22 20?
M322 26?
n2
13.10.4 加法器
(1) 半加器
1
+) 0
1
0
+) 1
1
0
+) 0
0
1
+) 1
1 0
进位 C
半加器真值表
A B F C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
F=AB+AB=A? B
C=AB
F=AB+AB=A? B
C=AB
半加器逻辑电路图
A
&
＝ 1B F
C
半加器
A
B
F
C
(2) 全加器半加器
A
B
F
C
全加器
An
Bn
Cn
Fn
Cn+1
本位加数低位向本位的进位本位和本位向高位的进位全加器真值表
Cn An Bn Fn C n+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Fn = Cn? (An? Bn)
C n+1 = AnBn+Cn(An? Bn)
全加器逻辑函数式
Fn = Cn? (An? Bn)
C n+1 = AnBn+Cn(An? Bn)
An
&
＝ 1B
n
&
＝ 1C
n
Fn
C n+1?1
全加器由 2个半加器构成一个全加器半加器全加器
An
Bn
Cn
Fn
Cn+1
用 4个全加器构成一个 4 位二进制加法器全加器全加器 全加器 全加器 C0C4
A0A3 A2 A1 B0B1B3 B2
F0F1F2F3
74LS83
用二个 74LS83构成 8位二进制数加法器
A3~ A0 B3~ B0
F3~ F0
C0 C4
A3~ A0 B3~ B0
F3~ F0
C0 C4
a3~ a0 b3~ b0a7~ a4 b7~ b4
7~? 4?3~? 0
13.10.5 比较器
(1) 比较器的功能比较两个数码 A和 B的大小输入比较 输出
A> B
输出
A= B
输出
A< B
若
A > B 1 0 0
若
A = B 0 1 0
若
A < B 0 0 1
比较器（续）
(2) 比较器设计：设计一位比较器（ A= a0,B=b0）
功能表
a0 b0 YA>B YA=B YA<B
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
逻辑式
00
0000
00
baY
babaY
baY
BA
BA
BA
根据逻辑式，画出逻辑电路图（略）
问题：如何设计二位比较器？ （ A= a1a0,B= b1b0）
比较器（续）
(3) 集成电路比较器 74LS85（国产型号 CT74085）
a3a
2a
1a
0b
3b
2b
1b
0
a>b
a=b
a<b
A>B
A=B
A<B
输出
74LS85引脚图
A输入
B输入级联输入
74LS85功能表比较器（续）
数码输入 级联输入 输出
a3 b3 a2 b2 a1 b1 a0 b0 a > b a = b a <b A> B A= B A<B
a3 > b3 1 0 0
a3 < b3 0 0 1
a3 = b3 a2 > b2 1 0 0
a2< b2 0 0 1
a2= b2 a1 > b1 1 0 0
a1< b1 0 0 1
a1= b1 a0 > b0 1 0 0
a0< b0 0 0 1
a0= b0 1 0 0 1 0 0
0 1 0 0 1 0
0 0 1 0 0 1
比较器（续）
a3a
2a
1a
0b
3b
2b
1b
0
a>b
a=b
a<b
A>B
A=B
A<B
74LS85应用举例,8位数码比较器 (A= A7~A0,B=B7~B0）
a3a
2a
1a
0b
3b
2b
1b
0
a>b
a=b
a<b
A>B
A=B
A<B
A3~A0
B3~B0
A7~A4
B7~B4 输出本课应重点掌握的内容
1,掌握组合逻辑电路设计的步骤，并能设计给定逻辑功能的逻辑电路，用与非门实现，最多输入变量个数 4个。
2,理解课上所讲的各种数字集成组合逻辑电路的功能及应用。
