第 14章 时序逻辑电路
14.1 触发器
R-S触发器
D触发器
14.2 寄存器清华大学电机系唐庆玉编
1997年 10月 18日千岛湖风光清华大学电机系唐庆玉 1997年制作如发现有人剽窃必定追究！
千岛湖风光千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究清华大学电机系唐庆玉编
1997年 10月 18日第 14章 时序逻辑电路
14.1 触发器
14.1.1 R-S触发器
& &
RD SD
Q Q
RD— RESET
直接复位端
S D— SET
直接置位端
Q,Q 输出端
1,基本的 R-S触发器组成：用 2个与非门 (或或非门 )构成
R-S触发器真值表
RD SD Q Q
0 1 0 1(复位 )
1 0 1 0(置位 )
1 1 保持原状?
0 0 不确定?
& &
RD SD
Q Q
0 1
1
1
0
0
RD=0同时 SD=1时,Q=0。故 RD称为 复位端,或称为 清 0端
R-S触发器真值表
& &
RD SD
Q Q
01
1
1
0
0
RD SD Q Q
0 1 0 1(复位 )
1 0 1 0(置位 )
1 1 保持原状?
0 0 不确定?
SD=0同时 RD=1时,Q=1。故 SD称为 置位端,或称为 置 1端
& &
RD SD
Q Q
R-S触发器真值表 RD S
D Q Q
0 1 0 1(复位 )
1 0 1 0(置位 )
1 1 保持原状?
0 0 不确定?
指 R,S从 01或 10变成 11时,输出端状态不变
1 1
1
1
0
0
& &
RD SD
Q Q
R-S触发器真值表 RD S
D Q Q
0 1 0 1(复位 )
1 0 1 0(置位 )
1 1 保持原状?
0 0 不确定?
指 RD,SD同时从 00变成 11时,
输出端状态不定
0 0
1
1
1
1
R-S触发器真值表 RD S
D Q Q
0 1 0 1(复位 )
1 0 1 0(置位 )
1 1 保持原状?
0 0 不确定?
指 RD,SD同时从 00变成 11时,输出端状态不定
& &
RD SD
Q Q
0 0
1
1
1
1 11
& &
RD SD
Q Q
0 0
1
1
1
11 1
0
0
0
0
即 Q,Q也可能是 01,
也可能是 10
设计电路时此种情况应避免
R-S 触发器特点,
(1) 具有两个稳态 (Q=0,Q=1或 Q=1,Q=0),称为双稳态触发器,
(2) 可触发使之翻转 (使 RD,SD之一为 0时可翻转 ).
(3) 具有记忆功能 (RD,SD都为 1时，保持原来状态 ).
R-S触发器应用举例,单脉冲发生器
& &
RD SD
Q Q
+5V+5V 4.7k?
4.7k? K
R-S触发器应用举例,单脉冲发生器
& &
RD SD
Q Q
+5V+5V 4.7k?
4.7k? K
R-S触发器应用举例,单脉冲发生器
& &
RD SD
Q Q
+5V+5V 4.7k?
4.7k? K
Q
Q
t
正脉冲负脉冲
2,时钟控制电平触发的 R-S触发器触发器功能表
& &
RD SD
Q Q
& &
R SCP
CP,时钟脉冲
(Clock Pulse)
R,S
控制端
CP R S Q n+1 说明
1 0 0 Qn 保持
1 0 1 1 置 1
1 1 0 0 清 0
1 1 1 不定 避免
0 Qn 保持时钟控制 电平触发 的 R-S触发器 (续 )
时钟控制 — 只有 CP=1时,输出端状态才能改变电平触发 — 在 CP=1
时,控制端 R,S的电平 (1或 0)发生变化时,
输出端状态才改变
CP R S Q n+1 说明
1 0 0 Qn 保持
1 0 1 1 置 1
1 1 0 0 清 0
1 1 1 不定 避免
0 Qn 保持用途,D触发器和 J-K触发器的内部电路
14.1.2 D触发器
1,时钟控制电平触发的 D触发器
CP R S Q n+1 说明
1 0 0 Qn 保持
1 0 1 1 置 1
1 1 0 0 清 0
1 1 1 不定 避免
0 Qn 保持
1
D
& &
RD SD
Q Q
& &
R SCP
其他两种情况不会出现时钟控制电平触发的 D触发器功能表
CP D Q n+1
1 0 0
1 1 1
0 Q n
CP=1时,Q n+1=D
CP=0时,保持原状
1
D
CP
& &
RD SD
Q Q
& &
D触发器具有数据记忆功能时钟控制电平触发的 D触发器
1
D
CP
& &
RD SD
Q Q
& &
RD SD
符号
RD SD
D CP
QQ
2.维持阻塞型 D触发器
& &
RD SD
QQ
&
&&
&
D CP
符号
RD SD
D CP
QQ
维持阻塞型 D触发器 的引脚功能符号
RD 直接清 0端 (复位端 )
R=0,S=1时,Q=0
SD 直接置 1端 (置位端 )
R=1,S=0时,Q=1
小圈 表示低电平有效
D数据输入端
CP时钟脉冲
Q,Q 输出端,Q的小圈表示是反相输出端,
即 Q总是与 Q相反
RD SD
D CP
QQ
维持阻塞型 D触发器 的引脚功能 (续 )
功能表
CP Q n+1
D
触发方式,边沿触发
(时钟上升沿触发 )
功能表说明：
在 CP上升沿时,Q等于 D；
在 CP高电平、低电平和下降沿时,Q保持不变
RD SD
D CP
QQ
时钟下降沿触发的 维持阻塞型 D触发器
RD SD
D CP
QQ
功能表
CP Q n+1
D
功能表说明：
在 CP下降沿时,Q等于 D；
在 CP高电平、低电平和上升沿时,Q保持不变
3,集成 D触发器介绍
(1) 集成双 D触发器 74LS74
R
D
S
D
D CP
QQ
R
D
S
D
D CP
QQ
Vcc(+5V)
GND(地 )
D触发器应用举例,
用 D触发器 将一个时钟进行 2分频,
D CP
QQ
CP
CP
Q
Q
0
1
RD,SD不用时,甩空或通过 4.7k?的电阻吊高电平 频率 FQ = FCP/2
D触发器功能
CP 时,Q=D
用 2个 2分频器级联组成一个 4分频器
D CP
QQ
D CP
QQ
CP
1Q 2Q
F2Q =F1Q /2 = FCP/4
(2) 集成 4D触发器 74LS175
特点,一个集成电路中有 4个 D触发器,
时钟 CP公共,清 0端 RD公共
R
D
QQ
R
D
QQ
R
D
QQ
R
D
QQ
CP1D 2D 3D 4D
R
D
2Q1Q 3Q 4Q1Q 2Q 3Q 4QVcc(+5V)
GND
集成 4D触发器 74LS175的应用举例 — 抢答电路
1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q
Vcc
GND 1D 2D 3D 4D
CP
R
5004
+5V
1 1 1
&
&
1
+5V4.7k?
风鸣器
CP
1kHz
主持人清 0
甲 乙 丙 丁
74LS175
参赛人抢答按键
1
(3) 集成 8D触发器内部有 8个 D触发器
Q输出 R公共 CP公共
Q
D
R
Q
D
R内部有 8个 D触发器
CP
1D 8D
RD
GND
Vcc 1Q
2D 3D 4D 5D 6D 7D
2Q 3Q 4Q 5Q 6Q 7Q 8Q
课堂练习题目,时钟 CP及输入信号 D 的波形如图所示,试画出各触发器输出端 Q的波形,设各输出端 Q的初始状态 =0.
D QD
CP
Q1 Q2D QD
CP
D QD
CP
Q1
课堂练习 (续 )
CP
D
Q1
课堂练习 (续 )
Q2D QD
CP
CP
D
Q1
14.2寄存器
14.2.1 数码寄存器 (并行寄存器 )
D CP
一个 D触发器组成 1位的数码寄存器
CP上升沿,Q =D
CP高电平、低电平、
下降沿,Q不变由 D触发器组成，用于存放数码
RD SD
D CP
QQ
由 4D集成电路 74LS175
组成 4位二进制数寄存器
R
D
QQ
R
D
QQ
R
D
QQ
R
D
QQ
CP1D 2D 3D 4D
R
2Q1Q 3Q 4Q1Q 2Q 3Q 4QVcc(+5V)
GND
〔 吊高电平 〕
D3 D2 D1 D0CP
Q3 Q2 Q1 Q0
R GND
Vcc
+5V
+5V 74LS175
（电源 〕
CP 1D 2D 3D 4D
1Q 2Q 3Q 4Q
4D锁存器数码寄存器 (续 )
4位二进制数数码寄存器 (续 ) 由 8D集成电路 74LS273组成
8位二进制数寄存器
D3 D2 D1 D0 CP
Q3 Q2 Q1Q0
R+5V 74LS273
1D 8D
1Q 8Q
8D锁存器
Q4Q5Q6Q7
D4D5D6D7
CP
8位二进制数 D7~D0
数码寄存器用于计算机 并行输入 /输出接口外部设备
(打印机 )
8D锁存器
1D~8D
1Q~8Q
CP
D7~D0计算机 CPU控制信号 计算机 CPU数据总线输出接口计算机总线画法,
一条粗线代表 8条线
14.2.2 串行移位寄存器
1,用 D触发器组成的移位寄存器
Q
S
RD Q
S
RD Q
S
RD Q
S
RDDi
C
Q1 Q2 Q3 Q4
CP
串行输入
13.6 寄存器
13.6.2 串行移位寄存器
1,用 D触发器组成的移位寄存器经 4个 CP脉冲,Di 出现在 Q4上
Q1 Q2 Q3 Q4
CP Di Di Di Di
CP Di Di Di 0
CP Di Di 0 0
CP Di 0 0 0
C 0 0 0 0由 D触发器组成的串行移位寄存器功能表
Q
S
RD Q
S
RD Q
S
RD Q
S
RDDi
C
Q1 Q2 Q3 Q4
CP
串行输入循环移位寄存器
C
Q
S
RD Q
S
RD Q
S
RD Q
S
RDQ1 Q2 Q3 Q4
CP
经 4个 CP脉冲循环一周
CP Q1 Q2 Q3 Q4
0 1 0 0 0
1 0 1 0 0
2 0 0 1 0
3 0 0 0 1
4 1 0 0 0
既具有串行输入又具有并行输入的移位寄存器
CP
Q4
C
Q
S
RD Q
S
RD Q
S
RD Q
S
RDQ1 Q2 Q3
串行输入数据
Di
清 0脉冲
& & & &
D1 D2 D3 D4
L
并行输入脉冲并行输入数据
0 0 0 0
1 0 1 0
0 1
1 1
0 1R=1
S=0
Q1=1
R=1
S=0
Q3=1
R=1
S=1
Q2不变
R=1
S=1
Q4不变
1
14.2.3 集成电路双向移位寄存器 (74LS194)
并行输入数据右移串入数据控制端输出清 0端时钟左移串入数据
Q0 Q1 Q2 Q3
DSR D0 D1 D2 D3 DSL
CR MB
MACP 74LS194
Q0 Q1 Q2 Q3
DSR D0 D1 D2 D3 DSL
CR MB
MACP 74LS194
双向移位寄存器
74LS194的功能
CR CP MB MA Q0 Q1 Q2 Q3
0 0 0 0 0
1 0 0 保持
1 0 1 DSR 右移一位
1 1 0 左移一位 DSL
1 1 1 D0 D1 D2 D3
(并行输入 )
用双向移位寄存器 74LS194组成 节日彩灯 控制电路
Q0 Q1 Q2 Q3
DSR D0 D1 D2 D3 DSL
CR MB
MA
CP
74LS194
+5V+5V
MB=0,MA=1
右移控制
Q0 Q1 Q2 Q3
DSR D0 D1 D2 D3 DSL
CR MB
MA
CP
74LS194
+5V
1
CP
1秒
Q=0时
LED亮清 0按键
1k?
二极管发光
LED
& &
RD SD
Q Q
本课小结
1,触发器类型
(1)基本 R-S触发器 (2)时钟控制电平触发 R-S触发器
& &
RD SD
Q Q
& &
R SCP
(3)CP电平触发 D触发器 (4) CP上升沿触发维持 — 阻塞型
D触发器触发器类型 (续 )
RD SD
D CP
QQ
RD SD
D CP
QQ
2,重点掌握的内容
(1) 基本的 R-S触发器电路图及真值表
(2) 维 — 阻型 D触发器符号,外部功能
(3) 会分析用 D触发器构成的移位寄存器的输出端的变化状态