第五章 时序逻辑电路
陶文海
5.1 概述
时序逻辑电路由组合电路和存储电路两部
分构成。
按触发脉冲输入方式的不同,时序电路可
分为同步时序电路和异步时序电路。同步
时序电路是指各触发器状态的变化受同一
个时钟脉冲控制；而在异步时序电路中，
各触发器状态的变化不受同一个时钟脉冲
控制。
5.1.1 时序电路的分析方法
分析步骤：
写相关方程式 —— 时钟方程、驱动方程和
输出方程。
求各个触发器的状态方程。
求出对应状态值 —— 列状态表、画状态图
和时序图。
归纳上述分析结果,确定时序电路的功能。
例 1 分析如图所示的时序电路的逻辑功能。
Q
1
J
1
F
1
C K
1
Q
0
J
0
F
0
C K
0
CP
&Z
5.2 同 步 计 数 器
计数器是用来实现累计电路输入 CP脉冲个数功能
的时序电路。 在计数功能的基础上，计数器还可
以实现计时、定时、分频和自动控制等功能，应
用十分广泛。
计数器按照 CP脉冲的输入方式可分为同步计数器
和异步计数器。
计数器按照计数规律可分为加法计数器,减法计
数器和可逆计数器。
计数器按照计数的进制可分为二进制计数器
（ N=2n）和非二进制计数器（ N≠2n），其中,N
代表计数器的进制数,n代表计数器中触发器的个
数。
5.2.1 同步计数器
1,
nnini QQQ 021,..??
2,
连接规律：
所有 CP接在一起，上升沿或下降沿均可。
加法计数
J0=K0=1
Ji=Ki= n-1≥i≥1
减法计数
J0=K0=1
Ji=Ki= n-1≥i≥1
nnini QQQ 021,..??
3,同步非二进制计数器
例 2分析如图所示同步非二进制计数器的逻 辑功能。
Q
1
J
1
F
1
K
1
Q
0
J
0
F
0
K
0
CP
&
Q
1
Q
2
J
2
F
2
K
2
Q
2
Q
0
5.3 异 步 计 数 器
1,异步二进制计数器
异步三位二进制计数器电路
Q J
C
K
R
D
Q
F
2
Q J
C
K
R
D
Q
F
1
Q J
C
K
R
D
Q
F
0
Q
1
Q
0
Q
2
,1,
CP
清 零
进位
2,异步二进制计数器的规律和特点
连接规律：
(1)各触发器接成计数状态
JK触发器,Ji=Ki=1
T触发器,Ti=1
D触发器,D=Qi
(2)CP的连接方法,CP0=CP
加法计数,
下降沿触发 CPi=Qi-1 (i≥1)
上升沿触发 CPi=Qi-1 (i≥1)
减法计数：
下降沿触发 CPi=Qi-1 (i≥1)
上升沿触发 CPi=Qi-1 (i≥1)
5.4 集成计数器
1,集成同步计数器 74LS161
V
CC
CO Q
0
Q
1
Q
2
Q
3
CT
T
LD
1 6 9
81
7 4 L S 16 1
CR CP D
0
D
1
D
2
D
3
CT
P
地
74LS161管脚排列图
74LS161逻辑功能表
CRLDPCTTCP3Q210?DCR LD CTP CTT CP Q3 Q2 Q1 Q0
0 ╳ ╳ ╳ ╳ 0 0 0 0
1 0 ╳ ╳ ↑ D3 D2 D1 D0
1 1 0 ╳ ╳ Q3 Q2 Q1 Q0
1 1 ╳ 0 ╳ Q3 Q2 Q1 Q0
1 1 1 1 ↑ 计 数
当复位端 CR=0时，输出 Q3Q2Q1Q0全为零，
实现异步清零功能（又称复位功能）。
当 LD=1时，预置控制端 =0，并且 CP=CP↑
时,Q3Q2Q1Q0= D3D2D1D0，实现同步预置
数功能。
当 CR=LD=1且 CTP·CTT=0时，输出
Q3Q2Q1Q0保持不变。
当 CR=LD=CTP=CTT=1,CP=CP↑时，实
现计数功能。
集成异步计数器 74LS290
QJ
S
D
C
P
K
R
D
QJ
C
P
K
≥1 R
D
Q
C
P
K
≥1 R
D
F
0
F
1
F
2
QJ
C
P
K
R
D
F
3
&
S
D
Q
&
&
S
9 (1 )
S
9 (2 )
CP
0
CP
1
R
0 (1 )
R
0 (2 )
二进制计数器 五进制计数器
Q
1
Q
0
Q
2
Q
3
集成计数器 74LS290逻辑电路图
74LS290逻辑功能表
1 1 ╳ ╳ ╳ ╳ 1 0 0 1
0 ╳ 1 1 ╳ ╳ 0 0 0 0
╳ 0 1 1 ╳ ╳ 0 0 0 0
CP 0 二进制
0 CP 五进制
CP 8421十进制
CP 5421十进制
)1(9S )2(9S )1(0R )2(0R 0CP 1CP
0)2(9)1(9 ?? SS
0)2(0)1(0 ?? RR
3Q
0Q
3Q 2Q 1Q 0Q
S9(1),S9(2)称为置,9”端,R0(1),R0(2)称为置,0”
端； CP0,CP1端为计数时钟输入端,Q3Q2Q1Q0
为输出端,NC表示空脚。
置,9”功能：当 S9 (1)=S9(2)=1时，不论其他输入
端状态如何，计数器输出 Q3Q2Q1Q0= 1001，而
(1001)2=(9)10，故又称异步置数功能。
置,0”功能,当 S9(1)和 S9(2)不全为 1，并且
R0(1)=R0(2)=1时,不论其他输入端状态如何,计
数器输出 Q3Q2Q1Q0 = 0000，故又称异步清零功
能或复位功能。
计数功能：当 S9(1)和 S9(2)不全为 1，并且 R0(1)和
R0(2)不全为 1，输入计数脉冲 CP时,计数器开始
计数。
5.4.2用集成计数器构成任意进制计数器
用现有的 M进制集成计数器构成 N进制计数
器时，如果 M>N，则只需一片 M进制计数
器；如果 M<N，则要用多片 M进制计数器。
1）反馈清零法
2） 反馈置数法
3）
反馈清零法
反馈清零法是利用芯片的复位端和门电路，
跳越 M-N个状态，从而获得 N进制计数器的。
例一、用 74LS161构成十进制计数器。
反馈清零法构成十进制计数器
（ a）构成电路 （ b） 计数过程（即状态图）
因为是异步清零端，虽然用 1010清零，但是 1010的状态持续时间很
短，可认为不出现，所以十进制的状态应从 0000—— 1001。
例二、用 74LS290构成六进制计数器。（用反馈清零法） Q 3 Q 2 Q 1 Q 0
7 4 L S 2 9 0
CP
1
CP
0
R
0 (1 )
&
R
0 (2 )
S
9 (1 )
S
9 (2 )
? CP1和 Q0相接构成十进制计数器，然后利用异步清零端 R0(1)和 R0(2)反馈
清零。
? R0(1)和 R0(2)是异步清零端，故虽然用 0110清零，但 0110不出现，所以
六进制的状态应从 0000—— 0101。
反馈置数法
反馈置数法适用于具有预置数功能的集成计数
器。对于具有同步预置数功能的计数器而言，在
其计数过程中，可以将它输出的任何一个状态通
过译码，产生一个预置数控制信号反馈至预置数
控制端，在下一个 CP脉冲作用后，计数器就会把
预置数输入端的状态置入输出端。预置数控制信
号消失后，计数器就从被置入的状态开始重新计
数。还有一种方法是计数到 1111状态时产生的进
位信号译码后，反馈到预置数控制端实现反馈置
数。
例三、用 74LS161构成七进制计数器。（用
反馈置数法）
Q
3
Q
2
Q
1
Q
0
7 4 L S 1 6 1
LD
CT
T
CT
P
CP
D
3
D
2
D
1
D
0
CR
&
,1,
" 1 "
" 1 "
0 0 0 0
0 0 0 1
0 0 1 0
0 1 1 0
Q
3
Q
2
Q
1
Q
0
0 1 0 00 0 1 1
0 1 0 1
( a ) ( b )
（ a） 构成电路 ; （ b） 计数过程（即状态图）
因为 是 同步 置数端，所以用 0110反馈清零时,0110状态可
以正常出现，即七进制的状态应该从 0000—— 0110。
LD
例四、利用进位端反馈置数法，用 74LS161
构成九进制计数器。
Q
3
Q
2
Q
1
Q
0
CO
CP
D
3
D
2
D
1
D
0
LD
1
0 1 1 1
1 0 0 0
1 0 0 1
1 1 1 0
Q
3
Q
2
Q
1
Q
0
1 1 0 01 0 1 1
1 1 0 1
( a ) ( b )
,0,
1 0 1 0
1 1 1 1
,1,, 1,, 1,
预置数法构成九进制计数器（同步预置）
（ a） 构成电路 ; （ b） 计数过程（即状态图）
级 联 法
适用于 M<N，需要多片集成块，方法是：先将 n
片计数器级联组成最大计数值 N＞ M的计数器，然
后采用整体清 0 或整体置数的方法实现模 M计数
器。
例五、用 74LS161构成二十四进制计数器。
先将两片 74LS161构成二百五十六进制计数器，
然后用二十四（ 00011000）整体清零即可构成二
十四进制计数器，二十四进制的状态从
00000000—— 00010111。
用 74LS161芯片构成二十四进制计数器
Q
3
Q
2
Q
1
Q
0
( 高位 )
7 4 L S 1 6 1
CR
CT
P
CT
T
,1,
CR
CO
Q
3
Q
2
Q
1
Q
0
( 低位 )
7 4 L S 1 6 1
CP CP
&
例六、将 74LS290构成十进制以内
任意计数器。
二进制计数器,CP由 CP0端输入,Q0端输出，如
图（ a）所示。
五进制计数器,CP由 CP1端输入,Q3Q2Q1端输出，
如图（ b）所示。
十进制计数器（ 8421码）,Q0和 CP1相连，以
CP0为计数脉冲输入端,Q3Q2Q1Q0端输出，如图
（ c）所示。
十进制计数器（ 5421码）,Q3和 CP0相连，以
CP1为计数脉冲输入端,Q0Q3Q2Q1端输出，如图
（ d）所示。
74LS290构成二进制、五进制和十进制计数器
Q
3
Q
2
Q
1
7 4 L S 2 9 0
R
0 (1 )
R
0 (2 )
S
9 (1 )
S
9 (2 )
CP
1
Q
0
7 4 L S 2 9 0
R
0 (1 )
R
0 (2 )
S
9 (1 )
S
9 (2 )
CP
0
( b )( a )
( c ) ( d )
Q
3
Q
2
Q
1
Q
0
7 4 L S 2 9 0 CP
1
R
0 (1 )
R
0 (2 )
S
9 (1 )
S
9 (2 )
CP
0
Q
3
Q
2
Q
1
Q
0
7 4 L S 2 9 0
CP
1
R
0 (1 )
R
0 (2 )
S
9 (1 )
S
9 (2 )
CP
0
例五、用 74LS290构成二十四进制计数器。
先将两片 74LS290构成一百进制计数器，然后用二十四
（ 0010 0100）整体清零构成二十四进制计数器，二十四
进制的状态从 0000 0000—— 0010 0011（ 23）。
7 4 L S 2 9 0 ( 十位 )
CP
1
CP
0
&
7 4 L S 2 9 0 ( 个位 )
CP
1
CP
0
R
0 (1 )
R
0 (2 )
S
9 (1 )
S
9 (2 )
S
9 (1 )
S
9 (2 )
R
0 (1 )
R
0 (2 )
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
用 74LS290芯片构成二十四进制计数器
5.5 寄存器
5.5.1数据寄存器
数据寄存器又称数据缓冲储存器或数据
锁存器，其功能是接受、存储和输出数据，
主要由触发器和控制门组成。 n个触发器可
以储存 n位二进制数据。数据寄存器按其接
受数据的方式又分为双拍式和单拍式两种。
1,双拍式数据寄存器 R
D
S
D
F
2
&
R
D
S
D
F
1
&
R
D
S
D
F
0
&
清零
接收
D
2
D
1
D
0
Q Q Q
双拍式三位数据寄存器
2,单拍式数据寄存器
C D
Q
F
3
C D
Q
F
2
C D
Q
F
1
C D
Q
F
0
CP
D
3
D
2
D
1
D
0
单拍式四位二进制数据寄存器
5.5.2 移位寄存器
移位寄存器除了接受、存储、输出数据以
外，同时还能将其中寄存的数据按一定方
向进行移动。移位寄存器有单向和双向移
位寄存器之分。
1,单向移位寄存器
单向移位寄存器只能将寄存的数据在相邻
位之间单方向移动。按移动方向分为左移
移位寄存器和右移移位寄存器两种类型。
C
Q
F
3
D
C
Q
F
2
D
C
Q
F
1
D
C
Q
F
0
D
Q
3
Q
2
Q
1
Q
0
CP
串行输入 D 串行输出
并行输出
右移移位寄存器电路
2,双向移位寄存器
X是工作方式控制端。当 X=0时，实现数据右移寄存功能；当 X =
1时，实现数据左移寄存功能； DSL是左移串行输入端，而 DSR是右
移串行输入端。
3,移位寄存器的应用
1） 实现数据传输方式的转换
在数字电路中，数据的传送方式有串行
和并行两种，而移位寄存器可实现数据传
送方式的转换。
2） 构成移位型计数器
环形计数器
环形计数器是将单向移位寄存器的串行输入端和
串行输出端相连，构成一个闭合的环，如图
5.24(a)所示。
实现环形计数器时，必须设置适当的初态，且输
出 Q3Q2Q1Q0端初始状态不能完全一致 (即不能
全为,1”或,0”)，这样电路才能实现计数,环形
计数器的进制数 N与移位寄存器内的触发器个数 n
相等，即 N=n，状态变化如图 5.28(b)所示 (电路中
初态为 0100)。
C
D
F
3
Q
Q
2
S
D
R
D
C
D
F
2
Q
S
D
R
D
C
D
F
1
Q
S
D
R
D
Q
1
C
D
F
0
Q
S
D
R
D
Q
0
CP
Q
3
( a ) ( b )
Q
3
Q
2
Q
1
Q
0
0 1 0 0
1 0 0 0
0 0 0 1
0 0 1 0
图 5.24环形计数器
(a) 逻辑电路图； (b) 状态图
扭环形计数器
C
D
F
3
Q
Q C
D
F
2
Q
C
D
F
1
Q
C
D
F
0
Q
CP
( a ) ( b )
Q
3
Q
2
Q
1
Q
0
0 0 0 0
0 0 0 1
0 0 1 1
0 1 1 1
1 1 1 1
1 1 1 0
1 0 0 0
1 1 0 0
图 5.25 扭环形计数器
(a) 逻辑电路图 (b) 状态图
4,
74LS194
74LS194的功能表
S1 S0 功 能
0 ╳ ╳ ╳ 清 零
1 0 0 ╳ 保 持
1 0 1 右 移
1 1 0 左 移
1 1 1
并行
输
入
?
?
?
CPCR
利用 74LS194实现串 -并行转换