第 9章 集成逻辑门电路
? 第一节 TTL数字集成电路
? 第二节 MOS数字集成电路
第一节 TTL数字集成电路
一,TTL与非门
1,TTL与非门的电路组成及其工作原理
（ 1）电路组成
(2)工作原理
① 输入 A,B,C中至少有一个为低电平 0.3V时,
则 VT1管基极 uB1为 0.3+0.7=1V,这样要使 VT1的集
电结, VT2,VT4的发射结三个 PN都导通, 显然不
可能 。 因此 VT2,VT4截止 。 由于 VT2截止, 流过 R2
的电流只有微小的 iB3,因而 VT3的基极电位接近
于 VCC,使 VT3,VD2导通, 输出为高电平 。 u0=VCC
－ iB3R2－ uBE3－ uD4。
考虑到 VCC=5V,uBE3=uD4=0.7,忽略 iB3R2不计,则
VOH≈ 5－ 1.4＝ 3.6V
（ 2)工作原理
② 输入 A,B,C全为高电平 3.6V，首先
uB1=uI+uBE1=3.6+0.7=4.3V，显然使 VT1
的集电结,VT2,VT4的发射结导通。然
后 uB1被钳位在 2.1V,VT1的发射结处于
反偏而截止。 iB1全部流入 VT2基极，使
VT2饱和,uC2=uCE2+uBE4=0.3+0.7=1V，则
VT3,VD4不能导通，而 VT4饱和导通，故
输出为低电平。 uo=VOL=uCE4=0.3V。
（ 3）管子工作状态
表 9-1 TTL与非门管子的工作状态
输 入 VT1 VT2 VT3 VT4 输 出
至少有一个为低
电平
深饱
和
截
止
导
通
截
止
高电
平
输入全为高电平 倒置 饱和 截止 饱和 低电 平
（ 4） TTL与非门特点
? VT4采用 VT3构成有源负载, 提高了带负载能力 。
在 VT2输出偶相信号驱动下, 使 VT3,VT4交替工
作在导通和截止状态, 这种结构叫有源推拉结
构 。 VT3导通时, 是射随器结构, VT4饱和时,
输出阻抗也很低, 所以带负载能力强 。 这种有
源负载结构和多射极晶体管也提高了 TTL门的
开关速度 。
与非门的外特性
（ 1）电压传输特性
①传输特性分析
图 9-3是 TTL与非门的电压传输特性
电 压传输特性
? ② 噪声容限
? 图 9-4 噪声容限图
（ 2）输入特性
① 输入伏安特性
图 9-5 a为输入端的电路,b为输入伏安特性曲线
（ 2）输入特性
? ② 输入负载特性
? 如图 9-6 a,b分别为 TTL与非门的输入负载电
路和输入负载特性
（ 3）输出特性
? 输出特性是指 TTL与非门输出端的电压和电流之
间的关系特性。门电路输出有高电平和低电平
两种情况。当输出高电平时,TTL与非门的 VT3导
通,VT4截止。电流从 TTL与非门流出，随着流
出的电流的增大，输出的高电平会降低。为使
门电路正常工作，流出的电流不能过大，以保
证输出高电平不低于最低输出高电平；当输出
低电平时，门电路的 VT4饱和,VT3截止，输出
电流为流入门电路。流入电流越多，输出低电
平会升高，流入的电流必须保证输出低电平不
超过最高输出低电平，否则会出现逻辑紊乱。
（ 4）传输延迟特性
图 9-7 传输延迟特性
2
P L HP H L
pd
ttt ??
二,TTL集电极开路门和三态门
1.TTL 集电极开路门（ OC门 ）
如图 9-8 a,b分别是集电极开路门的电路及其逻
辑符号 。
1.TTL 集电极开路门（ OC门 ）
图 9-9 OC门线与连接
CDABF ? CDAB ??
2,三态门
如图 9-10a,b分别是三态门的电路和逻辑符号 。