第二节 加法器和数值比较器
一、半加器
半加器是算术运算电路中的基本单元，是
完成 1位二进制相加的一种组合逻辑路。
所谓半加是指只考虑两个加数本身,而不
考虑由低位来的进位 。 半加逻辑关系如表 10-3
所示 。
真值表
ABC
BABAF
?
??
加数 A 加数 和数 F 进位数
C
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
逻辑图
图 10-3 半加器
a.逻辑图 b.逻辑符号
所谓全加是指两个 1位数相加时,还要考虑从
低位来的进位，产生求和结果向高位进位。能实
现全加的电路叫全加器，它也是算术运算的基本
单元电路。全加逻辑关系如表 10-4。
二、全加器
1111
1111
????
????
???
???
iiiiiiiiiiiii
iiiiiiiiiiiii
CBACBACBACBAF
CBACBACBACBAF
11
11
??
??
???
???
iiiiiii
iiiiiii
CABACBC
CABACBC
真值表
A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
卡诺图
全加器逻辑图
多位加法器
1.串行进位加法器 多位数相加可以采用
并行相加串行进位的方式完成 。 图 10-6是两个
三位数和相加的原理图 。
图 10-6 3位串行进位全加器
超前进位加法器
2.超前进位加法器 超前进位加法器每
一位的进位只由两个加数决定,而与低位的进
位无关 。 各位的进位可以并行产生,大大地提
高了运算速度 。
1
11
1111
)(
?
??
????
???
????
????
iii
iiiiii
iiiiiiiiiiiii
CBA
CBACBA
CBACBACBACBAF
iiiii
iiiiiiiiiiiii
BACBA
CBACBACBACBAC
???
????
?
????
1
1111
)(
四、数值比较器
数值比较器是实现对两个数进行比较的电
路。两个数 A和 B相比较，其特点有 A＞ B,A＜ B、
A＝ B三种情况。
1.一位数值比较器 两个 1位数 A和 B,其取
值只能是 1或 0,A和 B两数的比较真值表, 如表
10-5所示 。
1位数值比较器真值表
A B FA＞ B FA＜ B FA=B
00 0 0 1
0 1 0 1 0
1 0 1 0 0
1 1 0 0 1
BAABBAF
BAF
BAF
BA
BA
BA
????
?
?
?
?
?
1位数值比较器的逻辑图
多位数值比较器
2.多位数值比较器 下面分析两个三
位二进制数 A=AAA和 B=BBB的比较情况。利
用 1位比较器的结果，可列出简化真值表 。
由真值表可写出逻辑表达式。
74LS85的逻辑符号
图 10-8所示是 74LS85的逻辑符号及引脚说明。
3.数值比较器的位数扩展
用两片 74LS85级联形成的，对两个 8位数
进行比较的扩展图。图中两片集成块采用串
联形式。