设计中心 数显电子钟系统设计 设计中心 设计中心 a b c d e f g S(0)S(1) S(2)S(3) S(4)S(5) cp clear Key(1) Key(2) SEG(6:0) S(5) S(4) S(3) S(2) S(1) S(0) 设计中心 设计中心 设计中心 计时控制电路 计时电路 扫描显示电路 时基分频电路 clear key cp (4MHz) 显示位扫描输出 显示段码输出 设计中心 扫描电路ENB(3) & SEL(6) 除 24 计数器 除 60 计数器 除 60 计数器 BCD => 七段显示 BCD选择 Binary(6)=>BCD(8) DBH DBM DBS ENB0ENB1ENB2 BCD(7~4) BCD(3~0) NUM(4) SEG(8) S(3) SEC: 1Hz 时基分频 S(3) SEL(6) cp 设计中心 NUM g f e d c b a 0 0111111 1 0000110 2 1011011 3 1001111 4 1100110 5 1101101 6 1111101 7 0000111 8 1111111 9 1101111 a b ce f g d 共阴极型 设计中心 段码显示驱动模式 ?同时点亮七段显示器的七节LED，将需电流： 10mA×7＝70mA ?若同时点亮6个七段显示器，则总电流高达： 70mA×6＝420mA≈0.5A ?如此大电流，不但CPLD&FPGA无法负荷；而且这 个功率也过大，散热很成问题。 ?采用扫描电路，每次只显示一个七段显示器，6个段 码显示器循环轮流显示。 ?当帧显示频率＞24Hz时，显示将不会闪烁。 比如扫描频率取245Hz，则帧显示频率245/6=40.8Hz ＞24Hz 设计中心 6 5 4 3 2 1 SEL(0) SEL(1) SEL(2) SEL(3) SEL(4) SEL(5) SEG(6:0) 扫描电路的分段扫描控制信号示意： 设计中心 ?实验目的: 学习系统设计方法 设计一个电子钟系统 ?设计步骤： 电子钟框图→按Top_Down方法作功能分割→画出 各层的功能模块图（注明port）、画出模块连接关 系，并分配I/O管脚→VHDL编码、仿真、综合 数显电子钟系统设计 设计中心 实验说明 1.能够对S（秒）、MIN（分）、Hr（小时）进行计时，按24 小时计时制； 2. MIN、Hr位能够调整；（选做） 3.要求采用Top_Down的设计方法。 4.设计点的分解说明： ?电子钟功能：本质上是对S（秒）信号计数 ?实验中提供4MHz时钟，分频产生S（秒）时钟 ?电子钟主要有三个组成部分：时基分频器、计时器、显示 电路 a)时基分频器：对基本时钟进行分频得到S（秒）时钟等 b)计时器：主要包括S计时器（60进制）、MIN计时器（60进 制）、Hr计时器（24进制） c)显示电路：：用6位扫描数码显示（七段数码管）、扫描时 钟可用250Hz ?分钟（MIN）和小时（H r）的调整用两个按键开关实现