第三章 基本CMOS 数字电路 3.1 引 言 数字集成电路是用来专门处理数字信号的，各种逻辑门、触发器、存储器等 电路都是数字集成电路。通常，数字信号是二进制信号。数字电路的工作特点是: 电路输出的二进制信号与输入二进制信号有一定的逻辑关系，这个逻辑关系就称 为电路的逻辑函数。 在正常的电压工作范围内，数字信号电压的幅度是被量化了的：某一电压范 围代表二进制状态中的一个状态，另一电压范围则代表了另一个状态。这两个范 围之间是不确定范围，不确定范围应尽可能小，这就使电路完全工作在非线性状 态，如图3-1所示。 图 3-1 幅度量化和直流电压传输特性 (a)电压量化范围 (b) 电压幅度范围 (c) 直流电压传输特性曲线 数字电路中二进制信号的电压幅度的大致范围如图3-l(b)所示。图中的V IH 是 输入最低高电平。只要输入V in ≥V IH ，就认为输入逻辑‘1’。图中V IL 是输入最大低 电平。只要输入V in ≤V IL ，就认为输入逻辑‘0’。V IL 和V IH 之间这段范围就是不确定 区，也就是电路无法判别此区域内的输入量是何种逻辑状态．因此，逻辑门的直 流电压传输特性应如图3-1(c)所示。在两个逻辑状态之间的转换区域，电压增益 必须大于l，并且其斜率应尽可能大。通常定义电压传输曲线中斜率绝对值为 1 的辅入电压分别为V ILmax 和V IHmin 。分别称为最大输入低电平和最小输入高电平。相应 地，V OHmin 和V OLmax 分别称为最小输出高电平和最大输出低电平。在数字电路级联工作 时，为了保证正确的逻辑关系，它们应满足： V OHmin ≥V IHmin (3-la) V OLmax ≤V ILmax (3-lb) 在倒相输出的直流电压传 输特性图中作直线 V out =V in ， 该 直线与特性曲线相交，交点对 应电压成为逻辑门阈值电压 V TH 。 激励门的最大输出低电平 与被激励门能够识别的最大输 入低电平之差定义为低电平噪 声余度 NM L ；激励门的最小输出 高电平与被激励门能够识别的最小输入高电子之差则定义为高电平噪声余度NM H ： 图 3-2 噪声余度定义 NM L =∣V ILmax -V OLmax ∣ (3-2a) NM H =∣V OHmin -V IHmin ∣ (3-2b) 它们的关系如图3-2所示。 在实际的数字逻辑电路中，电路的输入量和输出量之间应有明确的、单向因 果关系。即输出端电平的变化不应影响同一电路中没有变化的输入端。 一个电路的输出必须能 驱动一个以上的同类电路， 这称为“扇出能力”。类似地， 一个通用电路能够接受的激 励源数则称为该电路的“扇 入数”。 数字电路的瞬态特性是 研究数字电路输入电压随时 间变化时其输出电压的变化 规律。为了便于分析，通常 令输入电压V in (t)是一个幅 度为V OH 的理想方波，输出电压的高、低电平分别是V OH 和V OL ，如图 3-3(a)所示．由 于晶体管内部物理效应和电路输出端等效电容的作用，实际倒相输出电压波形如 图 3-3(b)所示。图中定义了描绘瞬态特性的四个时间参量，它们是t f 、t r 、t pf 和 t pr 。其中下降时间t f 是输出电平从满幅的90%降到l0%的时间，相对应的电压为V 1 和 V 0 ： 图 3-3 倒相输出的瞬态特性曲线 V 0 ＝V OL -0.1(V OH -V OL ) (3-3a) V 1 ＝V OL +0.9(V OH -V OL ) (3-3b) 图 3-4 理想的状态转换 上升时间t r 是输出电压从V 0 上升到V 1 的时间。为了简便，有时也可以用V OH 和V OL 代替V 1 和V 0 。 下降延迟时间t pf 是输入阶跃处t 1 到输 出电压降至 50%，即降至电压 V 1/2 =(V OL +V OH )/2 所需要的时间．上升延迟 时间t pr 则是从输入阶跃t 2 处到输出电压 升至V 1/2 的时间。 数字电路的基本单元是逻辑门电路。代表两个理想二进制状态的高、低电平 分别是电源电压VDD和零。理想逻辑门的输入阻抗应当非常高，因而对输出驱动 信号的激励源说来，几乎无负载效应。理想逻辑门的输出阻抗应很低，即可以输 出较大的电流而不影响输出电平．最后对理想逻辑门而言，逻辑状态的改变应不 花费时间，亦即逻辑电平的变化应是阶跃的。如图3-4所示。十分明显，实际的 逻辑门电路与理想的逻辑门电路有较大的差异。 CMOS 集成电路中的基本器件是 MOS 晶体管。在一定条件下，MOS 晶体管也可 作电阻和电容使用．当然，在MOS工艺中也可以制作专门设计的电阻和电容。有 了这些元件就能制造各种不同的电路．在数字电路中，最简单的单元电路是 MOS 倒相器。 一种最简单的 MOS 单元电路如图 3-5 所示。我们从上一章的讨论已经 知道， 在相同条件下NMOS晶体管性能 优于 PMOS 晶体管，所以图 3-5 中的 MOS 晶体管通常是增强型 NMOS 晶体 管，称为驱动管．该电路负载都可以 是半导体电阻或各种 MOS 晶体管，并 因所使用晶体管种类不同而有不同的名称。例如，当负载是耗尽型NMOS晶体管时 该电路称为 E／D倒相器(数字电路中)。 图3-5 简单的 MOS 倒相器电路 本章将讨论一些基本MOS单元电路的分析与设计方法。必须说明，各集成电 路生产厂商都有自己精心设计的基本单元电路，一般不必再自行设计．但是，在 专用集成电路设计中却有可能需要对某些单元电路专门设计以达到其“专用”的 目的． 3．2 CMOS倒相器 图 3-6 理想倒相器. 符号及真值表 图 3-6(a)是理想倒相器的逻辑符 号，图3-6(b)是它的真值表。设电路中 的最小电压是零，最大电压是V DD 。在正 逻辑系统中逻辑值定义为： “1”(逻辑1)=V DD (3-4a) “O”(逻辑O)=O (3-4b) 倒相器的直流传输特性说明了输出 电压与输入电压的静态关系．图3-7是 理想倒相器的直流传输特性。输入电压 为零时，输出电压为V DD ，输入电压增大， 达到某一电压V TH 时输出电压从V DD 转变为 零，即输出从逻辑“1”转变为逻辑“0”．这 一过程也称为“翻转”，倒相器发生翻转 时的输入电压V TH 称为该倒相器的阈值电 压或翻转电压． 图 3-7 理想倒相器的直流传输特性 图 3-8 理想倒相器的瞬态特性 倒相器的瞬态特性或动态特性说明 当输入电压随时间变化时输出电压的变 化规律。通常假定输入是阶跃电压时， 研究输出电压的波形．图3-8是理想倒 相器的瞬态特性。设输入电压在t 0 处出 现一个阶跃时，输出电压在同一瞬间从 V DD 降为零。理想倒相器的延时为零． 由于器件的非理想特性，实际倒相器的直流传输特性和瞬态特性取决于驱动 管与负载器件的特性．瞬态特性还和 图3-5中的输出等效电容C OUT 有关。 在图 3-5 所示 MOS 单元电路中用 PMOS 晶体管作负载的倒相器称为 CMOS倒相器，电路结构如图3-9所示， 它由一对互补晶体管构成，具有代表 性，因此我们将主要讨论 CMOS电路． 3.2.1直流传输特性 在CMOS倒相器中，输人电压V in 同 时接到两个晶体管的栅极，输出端接至 两个晶体管的漏极，因此已不存在所谓 负载管和驱动管的概念，而是以互补的 方式工作。根据第二章讨论的MOS晶体管 理论，我们将PMOS管和NMOS管在不同工 作区域内的电压关系列在表3-1中。表 中V TN 表示NMOS管的阈值电压，V TP 是PMOS 管的阈值电压。注意，V TP <O．我们将互 补的一对管子的漏源电流与漏源电压的 图 3-9 CMOS 倒相器电路 图 3-10 CMOS 倒相器的特性曲线 特性曲线画在同一坐标图中，如图 3-10(a)所示。若以I DSP 和V GSP 的绝对值 作图则得到图 3-10(b) 所 示 特 性． CMOS倒相器电路中P型晶体管源极 接正电源电压V DD ，因此，若将图 3-10(b)中的P管特性曲线右移V DD ，即 可得到CMOS 倒相器的负载特性。CMOS 倒相器的工作状态可以分为五个区域 来讨论，它们的电压关系由表 3-1 决 定。相应于这五个工作区的传输特性如图3-11中A、B、C、D、E所示。 图 3-11 CMOS 倒相器的直流传输特性 (1)A区 在V in <V TN 时，NMOS管截止，I DSN 为零。这时V GSP <V TP ， 所以PMOS管导通, 但I DSP =-I DSN =0，因此倒相器输出电压； V out =V OH =V DD (3-5) 十分明显： V GDP =V in -V DD <V TP (3-6) 所以： V in <V TP +V DD (3-7) 可见在此工作范围内PMOS管处于非饱和区。 (2)B区 即V in ≥V TN 时．在此阶段内，由于NMOS管刚导通，输出电压也没有发 生显著变化，所以PMOS管仍维持在非饱和状态；但是NMOS管导通，且由： V GDN =V in -V DSN <V TN (3-8) 可推出： V in <V DSN -V TN (3-9) 因此NMOS管工作在饱和区。这时有： ()( )( ) ( ) ? ? ? ? ? ? ? ????=? 2 || 2 2 2 inDD OUTDDTPinDDPTNin N VV VVVVVVV β β (3-10) 由上式可求得输出电压是： ()() () 2/1 2 2 2 ? ? ? ? ? ? ?? ? ? ? ? ? ? ????+?= TNin P N DDTP DD inTPinTPinout VVVV V VVVVVV β β (3-11) (3)C区 即Vin=VTH 区．由于输出电压下降，使得本区域内NMOS管和PMOS 管均处于饱和区工作状态．由晶体管电流方程有： ()( 22 || 22 TPinDD P TPin N VVVVV ??=? ) ββ (3-12) 它对应着陡峭下降的特性，对应此时的输入电压是： PN DDTPPNTN THin VVV VV ββ ββ /1 ||/ + +? == （3-13） 通常将这个电压值作为倒相器的闰值电压。若取β N =β p ，V TN =|V TP |.则上式变为； V in =V TH =V DD /2 (3-14) (4)D区 即当Vin≤VDD-|VTP|时。 这时NMOS管进入非饱和区而PM0S管仍 维持在饱和区。由晶体管电流方程有： () ( 2 2 || 22 TPinDD Pout outTNinN VVV V VVV ??= ? ? ? ? ? ? ?? β β ) (3-15) 由此求得输出电压是： ()( )( 2/1 22 || ? ? ? ? ? ? ??????= TPDDin N P TTNinTNinout VVVVVVVV β β ) (3-16) (5)E区 即当Vin≥VDD-|VTP|时。这时PMOS管截止，I DSP =0，但NMOS管仍处于 非饱和状态。因此，输出电压： V out =V OL =0 (3-17) 实际的倒相器状态转变总有一个过程。为了保证数字电路可靠地工作，应满 足： (3-18) ? ? ? ≥ ≤ = IHin ILinDD out VV VVV V 0 式中，V IL 称为最大输入低电平； V IH 称为最小输入高电平．亦即为 了保持V out 处于可靠的逻辑“1”状 态时的输入电压不得超过V IL 同 样。为了保证V out 处于可靠的逻辑 “0”状态时，输入电压不得小于 V IH 。通常将VIL和VIH定义在倒相 器直流传输特性曲线斜率等于-1 处所对应的输入电压，如图 3-12 所示． 图 3-12 V IL 和 V IH 的定义 设X=β N /β P ，在式(3-11)中将Vout对Vin求导．令导数值为-1．可得到， V IL 2 [3-2X-X 2 ]+V IL [(6+2X)(|V TP |-V DD +XV TN )] +[3V TP 2 +3V DD 2 十V TN 2 (-4X-X 2 )+6V TP V DD +2XV TN V TP +2XV TN V DD ]＝0 (3-19) 若令X＝1，可求得： 8 5||33 TNTPDD IL VVV V +? = (3-20) 用相同的方法得到求V IH 的方程式是： () 02 4 4 1 22 88 8 12 3 2 222 2 2 = ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?+?++ ? ? ? ? ? ? ?+ ? ? ? ? ? ? ? ? ? ? ? ? ?+ ? ? ? ? ? ? ??++?+ ? ? ? ? ? ? ?? TN TPDD TPDDTPDDTN TN TPDDTPDD TNIHIH V X V X V VVVV X V V X V X V XX V X V VV XX V (3-21) 当X=1时，可求得： 8 3||55 TNTPDD IH VVV V +? = (3-22) 在β n =β p 和V TN =V TP [的条件下： ? ? ? ? ? ? += DDTNIL VVV 2 3 4 1 (3-23) ? ? ? ? ? ? ?= TNDDIH VVV 2 5 4 1 (3-24) 3.2.2 瞬态特性 倒相器的瞬态特性是研究倒相器输入电压随时间变化时其输出电压的变化规 图 3-13 CMOS 倒相器瞬态特性 （a ）放电过程 (b) 充电过程 律。为了便于分析，通常令输入电匝V in (t)是一个幅度为V OH 的理想方波，输出电压 的高、低电平分别是V OH 和V OL 。 下面讨论CMOS倒相器的瞬态特性。当倒相器输入电压在t 1 、t 2 时刻发生阶跃变 化时，负载电容C out ，放电与充电的电路和波形图如图 3-13 所示。在放电时， 由图3-13(a)所示电路图可写出： dt dV CIIII out outDPCAPDPDN ?=+= (3-25) 这是PMOS管截止，I DP =0,所以： dt dV CI out outDN ?= (3-26) ∫∫ ?== OL OH V V outDN out out t t f VI dV Cdtt )( 2 1 (3-27) 输出电压Vout从VOH下降到VOL期间，NMOS管经历了饱和与非饱和两个工作区， 分别对应t f1 和t f2 。根据饱和与非饱和区的晶体管电流方程，有； () ∫ ? ? ?= TNOH OH VV V TNOH N out outf VV dV Ct 2 1 2 β (3-28) () ∫ ? ? ? ? ? ? ? ?? ?= OL TNOH V VV out outTNOHN out outf V VVV dV Ct 2 2 2 β (3-29) 利用积分表，可求得下降时间t f () ? ? ? ? ? ? ? ? ? ? ? ? ? ? + ? =+= 1 ||2 ln 2 0 1 1 21 V VV VV V ttt TP TN TN nfff τ (3-30) 式中 () TNN out n VV C ? = 1 β τ (3-31) 当电源电压 VDD 通过 PMOS 管对 Cout 充电时，Vin=0，NMOS 管截止．在此期 间，PMOS管也经历了饱和与非饱和两个工作区．用与计算下降时间相类似的方法 可以求出: () ? ? ? ? ? ? ? ? ? ? ? ? ? ? + + =+= 1 ||2 ln || ||2 0 1 1 21 V VV VV V ttt TP TP TP prrr τ (3-32) 式中 ()|| 1 TPP out p VV C ? = β τ (3-33) 由式(3-30)至式(3-33)可以看出，当电路对称，即β N =β P ，和V TN =|V TP |时, t f =t r (3-34) 输出电压波形的上升时间与下降时间相等。最后，根据下降延迟时间和上升 延迟时间的定义，可以求得： () ( ) ? ? ? ? ? ? ? ? ? ? ? ? ? + ? + ? = 1 4 ln 2 OLOH TNOH TNOH TN npf VV VV VV V t τ (3-35) () ( ) ? ? ? ? ? ? ? ? ? ? ? ? ? + ? + ? = 1 ||4 ln || ||2 OLOH TPOH TPOH TP ppr VV VV VV V t τ （3-36) 通常定义平均延迟时间： ( prpfp ttt += 2 1 ) (3-37) 若电路对称，N=P、VTN＝|VTP|、VOH=VDD、VOL=0，则平均延迟时间是： () ( ) ? ? ? ? ? ? ? ? ? ? ? ? ? ? + ? = 1 4 ln 2 VDD VV VV V t TNOH TNOH TN np τ (3-38) 3.2.3功率时延积 我们在前面的讨论中已经知道CMOS倒相器在稳定工作状态时没有电流，而只 有在电路发生转换时才通过电流．当输入电压为周期性方波时，通过倒相器的电 流波形如图3-14所示。在一个周期内的平均电流； ( rDNrfDNfav tItI T I ?+?= 1 ) (3-39) 式中I DNf 和I DNr 分别是下降与上升期间倒相器中流过的平均电流，即； ∫ = f t DN f DNf dttI t I 0 )( 1 (3-40) ∫ = r t DN r DNr dttI t I 0 )( 1 (3-41) 在数字电路中，功率延时积是一项十分重要的特性指标，其计算公式是： P av ·t p =I av ·V DD ·t p (3—42) 当倒相器完全对称时，即有I DNf =I DNr =I DN ，由式(3-39)和式(3-42)有： () pDDDNpDDrf DN pav t f f VItVtt T I tP max =??+=? (3-43) 图 3-14 CMOS 倒相器瞬态特性 (a) 输入电压波形 (b) 输出电压波形 (c) 电流波形 式中 T f 1 = (3-44) rf tt f + = 1 max (3-45) f max 表示倒相器最高允许的 工作频率。从式(3-43)可以看 出，当工作频率远小于f max 时， 倒相器有良好的功率时延特 性；但当f增大时，P av t p 也增大， 倒相器性能严重变坏。 3.2.4 CMOS 倒相器典 型版图结构 CMOS倒相器由一对互补的MOS晶体管构成。在同一MOS工艺中，实现同一电 路功能的版图结构可能各不相同。在MOS晶体管方程中的导电系数是： Nox n N L W t ? ? ? ? ? ? = εμ β (3—46) Pox P P L W t ? ? ? ? ? ? = εμ β (3—47) 图 3-15 几种 CMOS 倒相器版图结构 我们已经知道电子迁移率大约是空穴迁移率的两倍，所以，当要设计倒相器 电特性对称，即β N =β P 时，NMOS管和PMOS管的宽长比就不可能相等，因而这一对 互补管子的版图几何尺寸就不对称。相反，若NMOS管和PMOS管有相同的沟道长度 和相同的沟道宽长比，那么β N 与β P 不相等，两种管子的电特性亦有差异。 为了简单起见，图3-15中几种倒相器版图结构中，NMOS管与PMOS管有对称的 几何图形。若以晶体管有源区(扩散区)布局而言，图 3-15(a)、(e)中的MOS晶体 管采取纵向配置(垂直布局)；图3-15(b)、(c)、(d)中的MOS晶体管则采取横向配 置 (水平布局)。当有一对与倒相器无关的水平信号线横穿倒相器时可采用图 3-15(c)、(d)和(e)所示的版图结构。(c)图中一对金属线从NMOS管和PMOS管之间 穿过，这时两管的源极通过金属 (铝)线与电源相连，两管漏极也通过金属线与作 为输出的多晶硅线相连。(d)图中一对金属线从一对互补晶体管外侧水平穿过。倘 若在这种情况下仍用金属线将两管源极分别与电源线相连，则会使信号线与电源 线短路，因此图中采用与P管扩散区相同的p型硅材料实现PMOS管源极与V DD 的电气 连接，用与n管扩散区相同的n型硅材料实现NMOS管源极与V SS 的电气连接。在(E) 图中穿过倒相器的是一对多晶硅线，倒相器的输入、输出则采用金属线。 图 3-16 并联组成大尺寸倒相器的版图结构 在专用集成电路中有时需要大尺寸的倒相器，图3-16表示用小尺寸倒相器并 联组成大尺寸倒相器的版图结构。图 3-16(b)中同一水平位置上两支管子漏极并 联时共用了一块有源区，而图 3-16(c)中四支管子具有一个共同的谓极有源区。 这样的版图结构可以降低大尺寸倒相器的输出电容和有效地减小版图的几何尺 寸。 3.3 CMOS传输门 和CMOS倒相器一样，CMOS传输门也是CMOS集成电路中的一种基本单元电路， 其电路结构与电路图符号如图 3-17 所示。在电路设计中，CMOS 传输门最基本的 用途是作为双向开关：导通电阻不超过数百欧姆；截止电阻却可达千兆欧姆以上。 这时传输信号的损失很小，是一种很好的无触点模拟开关。 现在，我们根据图3-17来分析CMOS传输门的瞬态特性。从图中可以写出： ∫ = T out out dI C V 0 )( 1 ττ (3-48) 设 Cout 的初始电压为零，t=t0 时输入端出现一个幅度为 VDD 的阶跃，晶体 管的栅压使传输门导通，即 DDC VV = ， 0= C V 。根据电流的流通方向，我们认定 NMOS管与输入端相连的电极是漏极，与输出端相连的是源极。PMOS管的情况则正 图 3-17 CMOS 传输门电路结构与电路图符号 好相反，与输入端相连的电极是源极，与输出端相连的电极则是漏极。从图3-18 中可以看到，对于NMOS管有 V DSn =V DD -V out (3-49) V GSn =V DD -V out =V DSn (3-50) 因此NMOS管在输入阶跃电压一出现就导通并处于饱和工作状态。在输出电压 上升到： V out =V DD -V Tn (3-51) 时V GSn 降至它的阈值电压V Tn 而达到 截止状态。 对于PMOS管，其电压关系是： V SDp =V DD -V out (3-52) V SGp =V DD (3-53) 即栅源电压在输入阶跃电压 到来后一直保持不变。开始时晶 体管处于饱和状态，当输出电压 增大到|V Tp |后，晶体管输入非饱 和状态，输入电压一直可增大至V DD 。表3-2概括了 CMOS传输门在阶跃电压作用下 NMOS管和PMOS管的工作状态。 图 3-18 用于瞬态特性分析的 CMOS 传输门 传输门导通时NMOS管在饱和状态下的导通电阻 ( ) () 2 2 TnoutDDn outDD Dn DSn n VVV VV I V R ?? ? == β (3-54) 在PMOS管处于饱和状态时，它的导通电阻是 ( ) () 2 || 2 TpoutDDp outDD DP DSp p VVV VV I V R ?? ? == β (3-55) 当输出电压V out 增至|V Tp |后，PMOS管进入非饱和工作状态时的等效电阻为， ()()[] outDDTpDDp p VVVV R ??? = ||2 2 β (3-56) 对于PMOS管，由于源极与衬底处于同电位，即V BSp =0，上式中的V TP =V Tp0 。对于 NMOS管，由于源极与衬底间有电位差V SBn =V out ，其阈值电压应由下式计算： ( ) FoutFTnTn VVV Φ?+Φ+= 22 0 γ (3-57) 传输门的等效电阻是两个晶体管等效电阻的并联，即 pn pn eq RR RR R + ? = (3-58) 当输出电压达到V out =V DD -V Tn 时，NMOS管截止，传输门的等效电阻完全由PMOS管 的导通电阻决定。图 3-19 是一个CMOS传输门等效电阻与输入电压之间的关系曲 线。由于NMOS管和PMOS管的互补作用，使得传输门总的等效电阻变化趋于平坦。 在阶跃输入电压作用下传输门的输出电压可以近似地表示为 ? ? ? ? ? ? ? ? ?≈ ? τ t DDout eVtV 1)( (3-59) 式中 τ=R eq ·C out (3-60) 称为CMOS 传输门的时间常数， 其中C out 是传输门等效输出电容。 它说明了传输门的瞬态特性。由 式(3-54)到式(3-58)可见，增加 晶体管的宽长比(W/L) n 和(W/L) p 就能增加导电系数β n 和β p ，从而 降低导通电阻，改善传输门的导 通特性。从物理意义上看，器件 尺寸增大，相当于增大了对C out 的 充电电流，因而缩短了它的瞬态 过程。 当C out 的初始电压为V DD ，输入发生阶跃跌落时，考虑到电流流通的方向，CMOS 传输门中NMOS管和PMOS管的漏极 与源极互换。根据图3-19所示电 路，可以写出C out 放电时各电压的 关系是： V DSn =V out (3-61) V GSn =V DD (3-62) V SDp =V out (3-63) V SGp =V out =V SDp (3-64) 可见当V out 从V开始下降时， PMOS管导通且处于饱和状态，直到输出电压V out 降至它的阈值电压|V Tp |时转入截止 状态。NMOS管在开始时处于饱和状态，当V out 下降到V DD -V Tn 后转入非饱和状态。这 时的输出电压可近似地表示为： τ t DDout eVtV ? ≈)( (3-65) 电路图如图3-20所示。 在 CMOS 工艺中，构成传输门的 一对互补晶体管可以只有点接触，最 简单的版图结构如图 3-21 所示。若 CMOS 工艺采用多晶硅和硅双层布线 时则可选取图 3-21(b)所示的版图结 构。传输门栅极需要加上时钟或其他 控制信号，这些信号需要由信号源传 送过来并加在栅极上。所以传输门版 图设计时需要仔细考虑栅极信号走 线的布向。图 3-22(a)和 (b)分别给 出了传输门栅极信号水平布线和垂 直布线时的版图结构。 在数字电路中，若将传输门的输 入看作一个逻辑变量，则传输门就具 有门的逻辑功能。可以将传输门作为 逻辑电路的基本单元以构成其他逻 辑电路。 由传输门构成的双路混合器 或二选一模拟开关如图3-23所示。由于A路和B路传输门控制信号极性相反，因 控制信号不同而在输出端分别得到A路或B路信号。若将每个传输门看作是一个 与门，有： BSSAF += (3-66) 双路混合器的版图结构如图 3-24 所 示。在图3-24(a)中，传输门的一条栅极 控制信号线是多晶硅线，另一控制信号线 则由两节多晶硅线和一节金属线连结而 成。如果这样的控制信号以级联的形式出 现，那么在版图设计时应尽可能设计得使 每条控制线中的金属一多晶硅接触点数 目相等，多晶硅线和金属线在两条信号控 制线中的总长度也应尽可能相等，以保 证控制信号有相同的时延。图3-24(a)、 (b)所示版图设计就注意到了这种时延 问题。 由 CMOS 传输门和倒相器构成的异 或门如图 3-25 所示。其中逻辑变量 A 同时也作为传输门的控制信号。TG1 在 A为“0”时导通，传输门的输入为B。 TG2在A为“1”时导通， 传输门的输入 为 B 。其输出逻辑函数为： F＝A B +A B=A⊕B (3-67) 若改变图3—25电路中传输门控制 端的极性为如图3-26所示，就得到了一 个异或非门。其输出逻辑函数为： BAABABF ⊕=+= (3-68) CMOS传输门用于模拟电路时通常称 为模拟开关。作为开关运用时，NMOS管 和 PMOS 管的源极电位和漏极电位不 断变化，导致晶体管源极和衬底间的电 压V SB 不稳定，最终使得模拟开关的导通 电阻变化较大。采用如图3-27所示的改 进型模拟开关可以使模拟开关的导通电 阻趋于平坦。由于改进型电路增加了一 个PMOS管来控制模拟开关中NMOS管的衬 底偏压，推迟了NMOS管进入截止区。相当于在图3-19中将曲线R n 右移一段距离， 其最终结果使R eq 变得平坦。 3.4 CMOS组合逻辑 数字电路可以分成组合逻辑电路和时序逻辑电路两大类。对于组合逻辑电路， 在任意给定时刻的输出值仅与该时刻的输入值有关，与输入的历史或以前的工作 状态无关。编码器、译码器、比较器、全加器、选通开关和只读存储器等电路都 是组合逻辑电路。对于时序逻辑电路，在任意给定时刻的输出值不仅与该时刻的 输入值有关，而且与输入的历史或以前电路的工作状态有关。计数器、寄存器和 随机访问存储器等都是时序逻辑电路。但是，无论何种逻辑电路，都可以由简单 的逻辑门电路组成。本节，我们将通过对CMOS与非门和CMOS或非门的分析与设 计方法的讨论来达到掌握一般数字电路在晶体管电路级和版图级上的分析设计方 法。 3.4.1 CMOS与非门 在CMOS倒相器的基础上就可以构 成CMOS与非门。在标准的CMOS电路中， 每个输入信号同时加到一对NMOS管和 PMOS管的栅极上，NMOS管与 PMOS管则 以互补的方式连接。图 3-28 就是一个 两输入的CMOS与非门电路，两支NMOS管 串联，两支 PMOS管则接成对偶的并联。 NMOS管的衬底接地， PMOS管的衬底接 电源V DD 。此外，由于电路中各晶体管衬 底电位可能不一致，我们将用V Tn 和V Tp 分别表示N管和P管对参考点(通常指地电位) 的阈值电压。 现在来分析该与非门的直流传输特性。输出电压的高电平是V OH =V DD ，它对应着 以下三种输入的组合：VA＝0，VB=0；VA＝V DD ，VB＝0；VA＝0，VB=V DD 。当两个输 入电压同时增大至与非门的阈值电压V TH 时，输出电平转变成低电平。显然，由于 电路工作状态不同，当VA和VB从零同时增大时与非门“翻转”的阈值电压，不同 于一个输入电压固定在 V DD ，另一个输入电压增大时使与非门“翻转”的阈值电压。 (1) VA和VB同时由零增大。设V GS,2 =V TH 时与非门“翻转”，由克希荷夫电压定律 有： V GS,1 =V TH -V DS,2 (3-69) 注意在与非门“翻转”点有V in ＝Vo ut ＝V TH ，所以 V TH =VD S,1 +V DS,2 (3-70) 由式(3-69)和式(3-70)有V GS,1 ＝V DS,1 ，晶体管V1处于饱和状态，它的电流方程是： ( 2 2, 2 DSTnTH n D VVVI ??= ) β (3-71) 由于晶体管V2与V1的β n 相同但V GS,2 > VGS,1 ，因此晶体管V2工作在非饱和区，其电 流方程是： () ? ? ? ? ? ? ? ? ??= 2 2 2, 2, DS DSTnTHnD V VVVI β (3-72) 由式(3-71)可得出: () n D TnTHDS I VVV β 2 2, ??= (3-73) 将上式代入式(3-72)得到： () n D TnTH I VV β 2=? (3-74) 对于PMOS管V3和V4，其栅源电压与漏源电压分别是： V SG,3 =V SG,4 =V DD -V TH (3-75) V SD,3 =V SD,4 =V DD -V TH (3-76) V3和V4均处于饱和工作状态，有： ( 2 4,3, || 2 TpTHDD p DD VVVII ??== ) β (3-77) V3和V4两管的总电流是： ( ) 2 4, ||2 TpTHDDpDD VVVII ??== β (3-78) 将上式代入式(3-74)，可解出： () n p TpDD n p TN TH VVV V β β β β 21 ||2 + ?+ = (3-79) 在电路完全互补对称时有β n =β p ，V TN =|V Tp |＝V T ，这样，上式可简化为； 3 2 TDD TH VV V ? = (3-80) (2) VA=V DD ,VB从零增大到V TH 时，与非门“翻转”，输出从高电平降至低电平。 电路中各电压关系是： V GS,1 ＝V TH -V DS,2 (3-81) V DS,1 +V DS,2 =V out =V TH (3-82) 与第1种情况相同，V GS,l ＝V DS,1 ，V1处于饱和状态，V2处于非饱和状态，其电流 分别是： ( 2 2,1, 2 DSTnTH n D VVVI ??= ) β (3-83) () ? ? ? ? ? ? ? ? ??= 2 2 2, 2,2, DS DSTnTHnD V VVVI β (3-84) 由于两管串联，电流相等，I D,1 =I D,2 ＝I D ，可解出： () n D TnTHDS I VVV β 2 2, ??= (3-85) 现在再来考虑PMOS管，因为V GS,3 =0，晶体管V3截止，晶体管V4处于饱和状态， 有： () 2 4, || 2 TpTHDD p D VVVI ??= β (3-86) 在β n =β p ，V TN =|V Tp |＝V T ，的条件下由上述各式可求得： () 22 4105 5 1 6.0 TTDDDDTDDTH VVVVVVV +???= (3-87) (3) VB=V DD ，VA从零增大到VTH时的分析计算与 第(2)种情况时的分析计算相 同，此处不再赘述。 综合上述三种情况，两输入 CMOS 与非 门的典型直流传输特性如图 3-29 所示。图 中 A 表示 Vin,B 固定在高电平，Vin,A 变化 时的特性曲线，B表示Vin,A固定在高电平， Vin,B 变化时的特性曲线；A,B 表示 Vin,A 和Vin,B同时变化时的特性曲线。 按照VTH为已知条件来设计两输入与非 门时，可以考虑以第1种情况，即以VA，VB 同时增长至VTH时与非门“翻转”的情形来 进行设计。由式(3-79)可求出: () 2 2 ||4 TPTHDD TnTH n p VVV VV ?? ? = β β (3-88) 例如，若VTn=|VTP|且要求VTH=VDD／2 时，由上式可得到β n ＝4β p 。在实际 应用中也可将图 3-29 中在Vin=Vout与三条曲线交点所对应的三个阈值电压取其 平均值来作为与非门的阈值电压VTH。根据VTH即可由式 (3-88)求出β n 与β p 的关 系。我们已经知道，在工艺条件固定时，β完全由器件版图尺寸宽长比所确定。 因此CMOS与非门中β n 与β p 间关系确定就意味着相应版图结构中两种管子几何尺 寸关系被确定。在讨论CMOS倒相器时曾指出，电气特性对称时将导致版图几何尺 寸不对称；几何尺寸对称时其电气特性亦不对称。 为了加强集成电路版图概念，图3-30给出了两种几何图形对称的CMOS与非 门版图。 需要说明，N输入与非门要求N支MOS管串联工作，这使得器件的宽长比W/L 减小了N倍，同时衬底效应也随之增大。在各个输入电平不同组合时逻辑阈值的 差别也更为显著。因此在实际设计中，输入端一般不超过四个，多输入端应用时 可通过逻辑转换来实现。 3.4.2 CMOS或非门 两输入 CMOS 或非门电路如图 3-31 所示，两支 NMOS 管接成并联形式，PMOS 管则对偶地接成串联。它们的衬底分别接到零电位和电源电压高电平VDD。 (1) VA和VB同时由零增大至 VTH 时或非门“翻转”。这时，由 于 VGS,1=VGS,2=VDS,1 ＝ VDS,2=VTH，可见晶体管 V1 和 V2 都处于饱和状态，流过V1和V2 的 电流相等，而总电流是： I D =I D,1 +I D,2 =β n (V TH -V Tn ) 2 (3-89) PMOS 晶体管 V3 和 V4 串联， 由图3-31有： V GS,3 =V TH -V DD (3-90) V GS,4 =V TH -V DS,3 -V DD (3-91) 可见V3处于非饱和状态，V4处于饱和状态，其电流方程是： () 2 3,4, || 2 DSTpTHDD p D VVVVI ???= β (3-92) () ? ? ? ? ? ? ? ? ???= 2 || 2 3, 3,3, DS DSTpTHDDpD V VVVVI β (3-93) 求解上述联立电流方程，得： () n p TpDD n p TN TH VVV V β β β β 2 1 1 || 2 1 + ?+ = (3-94) 在β n =β p ，V TN =|V Tp |＝V T 时上式简化为： 3 TDD TH VV V + = (3-95) 通常它不等于V DD ／2。 (2) VA=V GS,1 =0，VB由零增大至V TH ，这时晶体管V1截止，V2饱和，其电流方程 是： ( 2 2 TnTH n D VVI ?= ) β (3-96) 在串联连接的PMOS管中，与非门“翻转”时V4 的漏极与栅极电位相同，都是 V TH ，因此V4处于饱和工作状态。这时有： V GS,4 ＝V TH -V DS,3 -V DD (3-97) 它的电流方程是： ( 2 3,4, || 2 DSTpTHDD p D VVVVI ???= ) β (3-98) 由于PMOS晶体管V3处于非饱和状态，有： () ? ? ? ? ? ? ? ? ??= 2 || 2 3, 3,3, SD SDTPDDpD V VVVI β (3-99) 联立上两式并设β n =β p ，V TN =|V Tp |＝V T ，可以求得两输入CMOS或非门的阈值电 压是： 22 41052.06.0 TTDDDDTTH VVVVVV +?+= (3-100) (3)VB＝V GS,2 =0，VA由零增大至V TH ，这种情况的分析与第(2)种情况完全相同。 此处不再另行推导。 综合上述三种情况，两输入CMOS 或非门的直流传输特性如图 3-32 所 示。 在给 定阈值电压V TH 来设计或非 门时，由式(3-94)可求出： () 2 2 || 4 TPTHDD TnTH n p VVV VV ?? ? = β β (3-101) 当V Tn =|V Tp |且要求V TH =V DD /2时应取4 β n ＝β p ，这个结果正好同与非门设计要求相反。 3.5 AOI逻辑门和OAI逻辑门 AOI逻辑门(And Or Inverter)就是 与或非门。在逻辑设计特别是CMOS逻辑 电路设计中，它是极为有用的基本逻辑 门结构。图3-33就是一种2×2 AOI结 构。图 3-33(a)是逻辑图；图 3-33(b) 是相应的电路图。这是一种对称结构的 AOI 门，对称性是针对或非门的输入而 言，从图中可以看到或非门的两个输入 分别来自两个相同即“对称”的与门。 这个AOI逻辑门有以下几个特点： 图 3-33 一种 2×2 AOI 结构 ①任意一个与门的输入同时是高电 平时，AOI门输出低电平。 ②每个与门都有一个输入是低电平 时，AOI门输出高电平。 ③所用晶体管数少。我们知道，一个两输入或非门或与非门需要四支晶体管， 一个倒相器需要两支晶体管。若用两个与非门、两个倒相器和一个或非门来实现 AOI门的逻辑功能时需要用16支晶体管。但用图3-33(b)所示电路则仅需8支晶 体管。 ④电路工作速度高。我们在表3-3中列出了四种逻辑门在典型工作条件下输 出脉冲下降时间t f 和上升时间t r 。从表中看到与非门、倒相器和或非门的脉冲下降 时间分别是6、3.5和2.5ns，级联后总的脉冲下降时间将是12ns；此外，三个门 的脉冲上升时间分别是 2.6、3.1和9.5ns，级联后的脉冲上升时间将是15.2ns。 但是，从表中可以看到AOI门的脉冲下降时间和上升时间分别是6ns和9.5ns，电 路工作速度明显提高。 表3-3 输出脉冲时间参数比较 AOI门结构设计实例进一步说明了逻辑门设计、电路设计和版图设计三者之间 的复杂关系；同一逻辑功能的门电路可 由不同的晶体管级电路图来实现；同一 晶体管级(元件级)电路又可以用不同的 版图结构来实现。 图 3-34 或门和与非门实现的 OAI 门 与AOI门对偶，OAI逻辑门(Or And Inverter)也是一种十分有用的逻辑设 计单元。OAI 门的逻辑特性与 AOI 门相 反；OAI 门中任意一个或门的输入同时 是低电平时，OAI 门输出高电子；每个 或门都有一个输入是高电平时，OAI 门 输出低电平。图3-34是由或门和与非门 实现OAI门的元件级电路图。 除了对称的AOI门和OAI门外，还有非对称结构的AOI门和非对称结构的OAI 门。图3-35所示逻辑门就是一种非对称结构的AOI门。直观上或非门的四个输入 来自不同的、即非对称的逻辑门输出。为了说明布局对电路性能的影响，我们在 图 3-35(b)所示的晶体管 级电路图中有意将PMOS管 画成树状结构。仅就逻辑 功能而言，这四层PMOS管 可以任意顺序串接。实际 上，为了尽可能减小非对 称 AOI 门的输出电容，应 将图 3-35(b)中四层 PMOS 管的树状结构颠倒，成倒 树状。这样，在PMOS管部 分，非对称 AOI 门的输出 电容就只有一个PMOS管漏 极有源区的输出电容了。 图 3-35 一种非对称结构的 AOI 门 图 3-36 变形 AOI 门 除了非对称 AOI 门和 OAI 门外，还有所谓变形 AOI 门和变形 OAI 门。图 3-36 就给出了两种变形 AOI 门，它的或非门输入 不完全来自与门的输出， 可以来自其他逻辑门的输 出或直接来自其他系统的 输出。 利用变形 AOI 门，我 们可以方便地设计一些结 构稍复杂的逻辑门。图 3-37是一个异或门的变形AOI门实现。图3-37(a)中细实线所圈住部分就是部分 AOI门结构，不过此时或非门的输入一个来自与门输出，另一来自或非门的输出。 所以它是一种变形的 AOI 门。在图 3-37(b)中细实线圈住部分晶体管元件级电路 与图3-37(a)细实线圈住部分逻辑门相对应。 与变形AOI门对偶， 由变形OAI门实现的异或非门(亦称同门)如图3-38所示。 图 3-37 异或门的变形 AOI 门实现 图 3-38 变形 OAI 门实现的异或非门 §3.6 CMOS施密特触发器 图 3-39 理想的施密特触发器 (a)电压转移特性 (b) 电路符号 施密特触发器是一种脉冲波形整形 电路， 理想的施密特触发器的直流电压传 输特性曲线如图 3-39 所示，这种曲线类 似于磁滞回线。 其特性的两个重要参数是 前沿触发电压V + 和后沿触发电压V - 。前沿 触发电压V + 是输入电压增加过程中引起 电路翻转动作的触发电压， 后沿触发电压 V - 是输入电压减小过程中引起电路翻转 动作的触发电压。由于V - <V + ，所以施密特 触发器可以作为一种门限开关。 具有倒相 性质的施密特触发器其逻辑符号如图 3-39(b)所示。 图 3-40 施密特触发器的波形整形原理 施密特触发器的波形整形原理可以 由图 3-40 中得到说明。在t<t 1 时，不规 则或受到干扰的输入脉冲缓慢增加，但在 V in <V + 这段时间内，施密特触发器不动作， 仍保持其高电平输出V OH 。在t=t 1 时刻，输 入电压等于前沿触发电压V + ，导致施密特 触发器翻转，输出低电 平V OL ，类似地，当t=t 2 时，输入脉冲下降到与 后沿触发电压V-相等 时， 施密特触发器的 输出将由低电平V OL 翻 转至高电平V OH 。 CMOS 施密特触发 器电路如图 3-41(a)所 示。标准CMOS结构可以使施密特触发器的前沿触发电压和后沿触发电压满足关系 式： 图 3-41 CMOS 施密特触发器电路 (a) 电路图 (b) 电压传输特性 VVV VVV DD DD Δ?= Δ+= ? + 2 1 2 1 (3-102) 式中增量电压△V 由器件的尺寸比所确定，这种施密特触发器的电压传输特 性，如图3-41(b)所示。 因前沿开关特性取决于 NMOS 管 M1、M2 和 M3，所以 CMOS 施密特触发器的前 沿触发特性由 3 1 3 1 1 β β β β + + = + TNDD VV V (3-103) 表达，而器件设计方程由： () () 2 3 1 / / ? ? ? ? ? ? ? ? ? ? = + + TN DD VV VV LW LW (3-104) 在CMOS施密特触发器中，后沿触发特性由PMOS管M 4 、M 5 和M 6 决定。当输入电压 V in 开始从V DD 下降时，晶体管M 5 处于截止状态，倒相器的输出电压是V IP 。当输入电 压下降到 V - =V IP -|V T5 | (3-105) 时，由于M 5 开始导通，施密特触发器翻转。 为了近似计算V - ，忽略体效应并设 V T4 =V T5 =V T6 =V TP (3-106) 此时M 4 工作在饱和区，晶体管M 6 此时也工作在饱和区，因为倒相器中电流 I D4 =I S6 ，所以有 () 6 4 6 4 1 || β β β β + ? = ? TPDD VV V (3-107) 重新安排上式有 () () 2 6 4 ||/ / ? ? ? ? ? ? ? ? ?? = ? ? TPDD VVV V LW LW (3-108) 为了求出V+与V-的关系，我们假设pMOS管和nMOS管的阈值电压绝对值相等 VTN=|VTP|=VT (3-109) 并设 R β β β β β == 6 4 3 1 (3-110) 这样可求得 ( ) () R RTRDD VV V β ββ + +? =Δ 12 21 (3-111) 在实际设计中必须有△V>0，从上式可得出 TDD DD R VVV VV 22 2 ?Δ+ Δ? =β (3-112) 上式即可用来由给定的前后沿触发电压求器件的尺寸比。这种结构对称的 CMOS施密特触发器具有对称的磁滞回线似的电压转换特性. 3.8 小 结 尽管任何电子电路都是由晶体管、电阻、电容等基本元器件组成，在大多数 情况下，人们总是把电子电路看成是由若干子电路或基本单元电路组成。由具有 各自不同功能的基本单元电路可以构成具有复杂功能的系统电路。例如，根据数 字电路理论，所有的数字电路系统都可以由非门、与门、或门和传输门这几个基 本逻辑门构成。在专用集成电路设计中，只要选定了芯片生产工艺、相应于该种 工艺就有了大量精心设计好的基本单元电路。但是，对于稍复杂的专用集成电路 设计，往往不可能从完全现成的基本单元电路拼凑而成，这就需要设计者自行设 计一些新的基本单元电路，从而又丰富该工艺的基本单元数据 库。随着电路理论 和工艺技术不断进步，集成电路芯片不断更新发展，数据库内的信息也需要不断 充实和完善。因此，学习、认识和掌握基本单元电路设计知识也是非常重要的。 一般说来，二进制数字电路工作状态简单规范，倒相器(非门)就是最基本和 最简单的逻辑门电路。本章即以大规模和超大规模集成电路中最常用的CMOS工艺 中的倒相器电路着手讨论专用集成电路中基本单元电路的分析和设计方法，进而 讨论了与非门、或非门的一般分析设计方法。从本章内容可以看出，集成电路的 电气参数与工艺物理参数、几何尺寸之间有密切联系：对于给定工艺条件生产出 的具体芯片，由工艺参数和几何尺寸计算其电路特性的过程就是对集成电路的分 析；根据预先提出的电气特性参数，寻求实现这些预定目标的工艺参数和物理尺 寸(版图)就是对集成电路的设计过程。 只要掌握了基本单元电路的分析和设计，就不难对有复杂功能的电路进行分 析和设计了。