第二章 门电路
2.2 半导体器件的开关特性
2.3 分立元件门电路
2.4 TTL集成门电路
2.6 CMOS集成门电路
获得高、低电平的基本方法：利用半导体开关元件
的导通、截止（即开、关）两种工作状态。
逻辑 0和 1,电子电路中用高、低电平来表示。
逻辑门电路：用以实现基本和常用逻辑运算的电子电
路。简称门电路。
基本和常用门电路有与门、或门、非门（反相器）、
与非门、或非门、与或非门和异或门等。
概述
2.1 半导体器件的开关特性
1,二极管的开关特性
二极管符号,正极 负极
＋ uD －
I
F
0,5 0,7
i
D
( mA )
u
D
( V )
伏安特性
U
BR
0
Ui<0.5V时，二
极管截止,iD=0。
Ui>0.5V时，
二极管导通。
二极管的 单向导电性,
+
u
i
R
L
－
+
u
o
－
D
开关电路
+
u i = 0 V R L
－
+
u o
－
D
u i = 0 V 时的等效电路
+ + －
u i = 5 V R L
－
+
u o
－
D
0, 7 V
u i = 5 V 时的等效电路
uo uo
ui＝ 0V时，二极管截止，
如同开关断开,uo＝ 0V。
ui＝ 5V时, 二极管导通, 如
同 0.7V的电压源, uo＝ 4.3V。
三极管的结构及类型
三极管的结构示意图和符号
2、三 极管的开关特性
N PN 型三极管截止、放大、饱和 3 种工作状态的特点
工作状态 截 止 放 大 饱 和
条 件 i
B
＝ 0 0 ＜ i
B
＜ I
BS
i
B
＞ I
BS
偏置情况
发射结反偏
集电结反偏
u
BE
<0, u
BC
<0
发射结正偏
集电结反偏
u
BE
>0, u
BC
<0
发射结正偏
集电结正偏
u
BE
>0, u
BC
>0
集电极电流 i
C
＝ 0 i
C
＝ β i
B
i
C
＝ I
CS
ce 间电压 u
CE
＝ V
CC
u
CE
＝ V
CC
－
i
C
R
c
u
CE
＝ U
C E S
＝
0.3V
工
作
特
点
ce 间等效电阻
很大，
相当开关断开
可变
很小，
相当开关闭合
三极管的工作状态
Q
2
u
i
i
B
e
R
b
b
i
C
( m A ) 直流负载线
V
CC
R
c
0
+ V
CC
i
C
u
o
工作原理电路 输出特性曲线
80 μ A
60 μ A
40 μ A
20 μ A
i
B
=0
0 U
C E S
V
CC
u
CE
(V ) 0 0,5 u BE ( V )
输入特性曲线
i
B
( μ A )
Q
1
Q
R
c
c
＋
－
Rb Rc
+VCC
b c
e
＋
－
截止状态 饱和状态
iB≥IBSui=UIL<0.5V uo=+VCC u
i=UIH uo=0.3V
＋
－
Rb Rc
+VCC
b c
e
＋
－
＋ ＋
－ －0.7V 0.3V
饱
和
区
截止区
放
大
区
10k Ω
u
i
i
B
e
R
b
b
+ V
CC
= + 5 V
i
C
u
o
R
c
1k Ω
c
β = 4 0
② ui=0.3V时，因为 uBE<0.5V，
iB=0，三极管工作在截止状
态,ic=0。因为 ic=0，所以输
出电压：
① ui=1V时, 三极管导通, 基极电流：
因为 0<iB<IBS，三极管工作在放大
状态。 iC=βiB=50× 0.03=1.5mA，
输出电压：
mA03.0mA10 7.01 ?????
b
BEi
B R
uui
三极管临界饱和时的基极电流：
mA0 9 4.0mA150 3.05 ??????
c
C E Si
BS R
uuI
?
uo=uCE=UCC-iCRc=5-1.5× 1=3.5V
uo=VCC=5V
③ ui＝ 3V时，三极管导通，
基极电流：
mA23.0mA10 7.03 ???Bi
而
mA094.0?BSI
因为 iB>IBS，三极管工作在
饱和状态。输出电压：
uo＝ UCES＝ 0.3V
3、场效应 管的开关特性
i
D
( m A )
0 u
DS
(V )0 U T u GS (V )
i
D
( m A )
u
GS
= 10V
8V
6V
4V
2V
工作原理电路 转移特性曲线 输出特性曲线
ui
ui
G
D
S
RD
+VDD
G D
S
RD
+VDD
G D
S
RD
+VDD截止状态
ui<UT
uo=+VDD
导通状态
ui>UT uo≈0
2.2 分立元件门电路
1,二极管与门
+ V
CC
(+ 5 V )
R
3 k Ω
Y
D
1
A
D
2
B
5V
0V
A
B
Y
&
u
A
u
B
u
Y
D
1
D
2
0 V 0V
0 V 5 V
5 V 0 V
5 V 5V
0,7 V
0,7 V
0,7 V
5V
导通 导通
导通 截止
截止 导通
截止 截止
A B Y
0 0
0 1
1 0
1 1
0
0
0
1
Y=AB
A
D
1
B
D
2
5V
0 V
Y
R
3k Ω
2,二极管或门
A
B
Y
≥ 1
u
A
u
B
u
Y
D
1
D
2
0 V 0V
0 V 5 V
5 V 0 V
5 V 5V
0V
4,3 V
4,3 V
4,3 V
截止 截止
截止 导通
导通 截止
导通 导通
A B Y
0 0
0 1
1 0
1 1
0
1
1
1
Y=A+B
A β = 4 0
+5 V
Y
电路图
1
逻辑符号
A Y
1k Ω
4, 3 k Ω
3,三极管非门
① uA＝ 0V时，三极管截止,iB＝ 0,iC＝ 0，
输出电压 uY＝ VCC＝ 5V
② uA＝ 5V时, 三极管导通 。 基极电流为：
iB＞ IBS，三极管工作
在饱和状态。输出电
压 uY＝ UCES＝ 0.3V。
mA1mA3.4 7.05 ???Bi
三极管临界饱和时
的基极电流为：
mA16.0130 3.05 ????BSI
A Y
0
1
1
0
AY ?
数字集成电路按其内部有源器件的不同可以分为两大类 。
一类为双极型晶体管集成电路, 它主要有晶体管 —晶体
管逻辑 (TTL-Transistor Transistor Logic), 射极耦合逻辑
(ECL-Emitter Coupled Logic)和集成注入逻辑 (I2L-Integrated
Injection Logic)等几种类型 。
另一类为 MOS(Metal Oxide Semiconductor)集成电路,
其有源器件采用金属 —氧化物 — 半导体场效应管, 它又可分
为 NMOS,PMOS和 CMOS等几种类型 。
2.4 TTL门电路
将电路的元器件和连线制作在同一硅片上即为集成电路。
目前数字系统中普遍使用 TTL和 CMOS集成电路 。
TTL集成电路工作速度高, 驱动能力强, 但功耗大, 集
成度低； MOS集成电路集成度高, 功耗低 。 超大规模集
成电路基本上都是 MOS集成电路, 其缺点是工作速度略
低 。 目前已生产了 BiCMOS器件, 它由双极型晶体管电
路和 MOS型集成电路构成, 能够充分发挥两种电路的优
势, 缺点是制造工艺复杂 。
小规模集成电路 (SSI-Small Scale Integration),每片
组件内包含 10~100个元件 (或 10~20个等效门 )。
中规模集成电路 (MSI-Medium Scale Integration),每
片组件内含 100~1000个元件 (或 20~100个等效门 )。
大规模集成电路 (LSI-Large Scale Integration),每片
组件内含 1000~100 000个元件 (或 100~1000个等效门 )。
超大规模集成电路 (VLSI-Very Large Scale Integration)，
每片组件内含 100 000个元件 (或 1000个以上等效门 )。
目前常用的逻辑门和触发器属于 SSI,常用的译码器,
数据选择器, 加法器, 计数器, 移位寄存器等组件属
于 MSI。 常见的 LSI,VLSI有只读存储器, 随机存取存
储器, 微处理器, 单片微处理机, 位片式微处理器,
高速乘法累加器, 通用和专用数字信号处理器等 。 此外
还有专用集成电路 ASIC,它分标准单元, 门阵列和可
编程逻辑器件 PLD。 PLD是近十几年来迅速发展的新型
数字器件, 目前应用十分广泛,
多发射极晶体管 T1为输入极，晶体管 T2为反相极，晶体管 T4、晶体管
T5组成的推拉式电路为输出极。
由于该电路的输入和输出均为晶体管结构，所以称为 三极管 — 三极管
逻辑电路 （ Transistor-transistor Logic），简称 TTL电路 。
该电路与单个三极管反相器相比，其最大优点是持续速度快（由截止
到饱和或由饱和到截止持续快，延迟时间大为缩小）。
2.4 TTL门电路
1,TTL反相器
（ 1）电路结构
① 输入端为低电平：
如 vIL=0.2V,A=0，则 T1发射结导通,vB1= vIL+vON=0.9，因为 vB1 =0.9V,T2
,T5就一定截止,T4则导通。为什么?假设 T2, T5导通，则 T2的基极电流是由 T1
集电结注入的。 T2, T5导通时,T2的基极电位 vB2 =1.4V,T1的基极电位 vB1
=vB2 ＋ 0.7V=2.1V，这与 vB1 =0.9V相矛盾。所以，当 A=0,vB1 =0.9V时,T2,
T5一定截止。因为 T2截止,T4就可以通过 R2获得基极电流而导通。
因为 A=0（ vIL=0.2V）时,T5截止,T4导通，所以输出端为高电平 Y=1（ vOH
为 vcc－ vDI－ vR4－ vces4 3.6V）。
该电路具有非运算功能，现对其逻辑功
能分析如下：
设 vcc=5V，输入高电平 1,vIH=3.4V，低
电平 0,vIL=0.2V,pN结开启电压
vON=0.7V。
（ 2）工作原理
② 当输入端为高电平
A=vIH=3.4V时,vB1 =2.1V,T2
,T5导通,T4截止,Y=0,T1发
射结处于反相偏置状态。
T1发射结不可能导通。因为如
果导通,vB1 =4.1V，而 vB1 达到
2.1V时,T2, T5导通,vB1被钳
在 2.1V。此时 T4截止。因为 T2
,T5导通，而 T4导通的条件是
vB4 = 1.4V,vc2＝
vE2+vces2=0.7+0.3=1.0V。
（ 3） 电压传输特性
电压传输特性是指输出电
压跟随输入电压变化的关系曲
线, 即 UO=f(uI)函数关系, 它
可以用图 3-3所示的曲线表示 。
由图可见, 曲线大致分为四段
A
U
O H
B
C
D E
U
O L
U
I
( V )
U
O
( V )
0, 3
2, 7
U
O FF
U
T
U
ON
AB段 (截止区 )：当 UI≤0.6V时,V1工作在深饱和状
态,Uces1＜ 0.1V,Ube2＜ 0.7V，故 V2,V5截止,V3、
V4均导通,输出高电平 UOH=3.6V 。
BC段 (线性区 )：当 0.6V≤UI＜ 1.3V时, 0.7V≤Ub2＜ 1.4V，
V2开始导通, V5尚未导通 。 此时 V2处于放大状态, 其集电
极电压 Uc2随着 UI的增加而下降, 并通过 V3,V4射极跟随器使
输出电压 UO也下降, 下降斜率近似等于 -R2/R3。
CD段 (转折区 ),1.3V≤UI＜ 1.4V,当 UI略大于 1.3V时, V5
开始导通, 此时 V2发射极到地的等效电阻为 R3∥ Rbe5,比 V5截
止时的 R3 小得多, 因而 V2 放大倍数增加, 近似为 -
R2/(R3∥ Rbe5),因此 Uc2迅速下降, 输出电压 UO也迅速下降,
最后 V3,V4截止, V5 。
DE段 (饱和区 )：当 UI≥1.4V时, 随着 UI增加 V1进入倒置工
作状态, V3导通, V4截止, V2,V5饱和, 因而输出低电平
UOL=0.3V。
从电压传输特性可以得出以下几个重要参数：
① 输出高电平 UOH和输出低电平 UOL 。
电压传输特性的截止区的输出电压 UOH=3.6V,饱和区的
输出电压 UOL=0.3V。 一般产品规定 UOH≥2.4V,UOL＜ 0.4V时
即为合格 。
② 阈值电压 UT。
阈值电压也称门槛电压 。 电压传输特性上转折区中点所
对应的输入电压 UT≈1.3V,可以将 UT看成与非门导通 (输出低
电平 )和截止 (输出高电平 )的分界线 。
③ 开门电平 UON和关门电平 UOFF。
开门电平 UON是保证输出电平达到额定低电平 (0.3V )
时, 所允许输入高电平的最低值, 即只有当 UI＞ UON时,
输出才为低电平 。 通常 UON=1.4V, 一般产品规定
UON≤1.8V。
关门电平 UOFF是保证输出电平为额定高电平 (2.7V左右 )
时, 允许输入低电平的最大值, 即只有当 UI≤UOFF时, 输
出才是高电平 。 通常 UOFF≈1V,一般产品要求 UOFF≥0.8V。
④ 噪声容限 UNL,UNH 。
实际应用中, 由于外界干扰, 电源波动等原因, 可能使
输入电平 UI偏离规定值 。 为了保证电路可靠工作, 应对干扰
的幅度有一定限制, 称为噪声容限 。
低电平噪声容限是指在保证输出高电平的前提下, 允许
叠加在输入低电平上的最大噪声电压 (正向干扰 ),用 UNL表示：
UNL=UOFF-UIL
若 UOFF=0.8V,UIL=0.3V,则 UNL=0.5V。
高电平噪声容限是指在保证输出低电平的前提下, 允许
叠加在输入高电平上的最大噪声电压 (负向干扰 ),用 UNH表
示：
ONIHNH UUU ??
若 UON=1.8V,UIH=3V，则 UNH=1.2V。
T
4
+ V
CC
( + 5 V )
b
1
A
B
R
1
3k Ω
T
3
T
2T
1
Y
R
4
100 Ω
+ V
CC
( + 5 V )
T
5
A
B
TTL 与非门电路 T
1
的等效电路
D
3
c
1
R
1
3k Ω
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
D
1
D
2
2.4.4 其他类型的 TTL门电路
1,TTL与非门等其他功能的门电路
① 输入信号不全为 1：如 uA=0.3V,uB=3.6V
R
4
100 Ω
T
4
A
B
R
1
3k Ω
T
3
T
2T
1
Y
+ V
CC
(+ 5V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
3.6V
0.3V
1V
则 uB1=0.3+0.7=1V,T2,T5截止,T3,T4导通
忽略 iB3，输出端的电位为：
输出 Y为高电平。
uY≈5―0.7―0.7 ＝ 3.6V
T
4
A
B
R
1
3k Ω
T
3
T
2
T
1
Y
R
4
100 Ω
+ V
CC
( + 5 V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0,7 V
0,7 V
+
+
-
-
+
-
0,3 V
+
-
0,3 V
3.6V
3.6V
② 输入信号全为 1：如 uA=uB=3.6V
2.1V
则 uB1=2.1V,T2,T5导通,T3,T4截止
输出端的电位为,uY=UCES＝ 0.3V
输出 Y为低电平。
综上所述, 当输入端全部为高电位 (3.6V)时, 输出为低
电位 (0.3V),这时 V5饱和, 电路处于开门状态；当输入端至
少有一个为低电位 (0.3 V)时, 输出为高电位 (3.6 V),这时 V5
截止, 电路处于关门状态 。 由此可见, 电路的输出和输入
之间满足与非逻辑关系：
表 3-1 TTL与非门各级工作状态
输 入 T1 T2 T3 T4 T5 输 出 与非门
状态
全部为高电位 倒置工作 饱和 导通 截止 饱和 低电位 UOL 开门
至少有一个为低电位 深饱和 截止 微饱和 导通 截止 高电位 UOH 关门
BAY ??
BAY ??
u
A
u
B
u
Y
0.3 V 0.3V
0.3 V 3,6V
3.6 V 0,3V
3.6 V 3.6V
3.6V
3.6V
3.6V
0.3V
A B Y
0 0
0 1
1 0
1 1
1
1
1
0
功能表 真值表
逻辑表达式输入有低，输出为高；
输入全高，输出为低。
图 3-3 TTL与非门的电压传输特性
A
U
O H
B
C
D E
U
O L
U
I
( V )
U
O
( V )
0, 3
2, 7
U
O FF
U
T
U
ON
74LS00内含 4个 2输入与非门，
74LS08内含 4个 2输入或门，
74LS86内含 4个 2输入异或门，
其他逻辑功能的 TTL门电路还有：
或非门、与或非门和异或门等，
其结构和原理不再赘述。
74 L S 00 的引脚排列图
V
CC
3 A
3 B
3 Y
4 A
4 B
4 Y
1 A 1 B 1 Y 2 A 2 B 2 Y G N D
14 13 1 2 1 1 1 0 9 8
74 L S 20
1 2 3 4 5 6 7
V
CC
2 A
2 B
NC
2 C
2 D
2 Y
1 A
1 B NC
1 C
1 D
1 Y
G N D
74 L S 20 的引脚排列图
14 13 1 2 1 1 1 0 9 8
74 L S 00 / 08 / 86
1 2 3 4 5 6 7
74LS20内含 2个 4输入与非门。
① 输出端不能直接和地线或电源线 (+5 V)相连 。 因为当
输出端与地短路时, 会造成 V3,V4管的电流过大而损坏；当
输出端与 +5 V电源线短接时, V5管会因电流过大而损坏 。
② 两个 TTL门的输出端不能直接并接在一起 。 因为当两
个门并接时, 若一个门输出为高电平, 另一个门输出低电平,
就会有一个很大的电流从截止门的 V4管流到导通门的 V5管
(见图 3-12)。 这个电流不仅会使导通门的输出低电平抬高,
而且会使它因功耗过大而损坏 。
集电极开路门和三态门是允许输出端直接并联在一起的
两种 TTL门, 并且用它们还可以构成线与逻辑及线或逻辑 。
2,集电极开路门和三态门
图 3-12 TTL门输出端并联情况
U
OI
L
V
2
V
5
门2
门1
V
3
V
4
U
CC
1,集电极开路门
集电极开路门又称 OC(Open Collector)门，其电路及
符号如图 3-13所示。
图 3-13 OC门电路
L
A
B
V
1
V
5
V
2
R
b
V
6
＋ E
C
R
c
R
2
R
1
( a )
A
B
L
A
B
L
( b ) ( c )
&
图 3-14 OC门线与逻辑
A
B
C
D
F
U
C C
&
&
R
L
OC门的输出端可以直接并接, 如图 3-14所示 。 图中只
要有一个门的输出为低电平, 则 F输出为低, 只有所有门的
输出为高电平, F输出才为高, 因此相当在输出端实现了线
与的逻辑功能：
CDABCDABF ????
外接上拉电阻 RL的选取应保证输出高电平时, 不低于
输出高电平的最小值 UOHmin；输出低电平时, 不高于输出
低电平的最大值 UOLmax。
图 3-15 外接上拉电阻 RL的选取
( a )
I
IH
＋ U
CC
…
&
&
&
1
1
1
2
…
1 m
I
IH
I
IHI
OH
I
OH
I
OH
R
L
I
R
L
( b )
I
IS
＋ U
CC
…
&
&
&
1
1
1
2
…
1 m
I
IS
I
IS
I
OL
R
L
I
R
L
＋ 3, 6 V
1
2
n
IHOH
OHCC
L mInI
UUR
?
?? m i n
m a x
当所有 OC门都为截止状态 (输出高电平 )时，流过 RL的
电流 IRL如图 3-15(a)所示。可求得
其中 ILmax是导通 OC门 V5管允许的最大灌电流, IIS为负
载门的输入短路电流, m为负载门的个数 。
综合以上两种情况,RL的选取应满足：
m a xm i n LLL RRR ??
OC门应用举例
利用 OC门可以方便地构成锯齿波发生器, 如图 (a)所示；
也可以驱动发光二极管, 如图 (b)所示 。 但由于有上拉电阻
RL存在, 降低了系统的开关速度, 故 OC门只适用于速度不
高的场合 。
C
U
O
U
I
U
CC
R
C
( a )
&
&
U
I
2 0 0
+ 5 V
( b )
U
I
U
O
2,三态门
普通 TTL门的输出只有两种状态 ——逻辑 0 和逻辑 1,这
两种状态都是低阻输出 。 三态逻辑 (TSL)输出门除了具有这
两个状态外, 还具有高阻输出的第三状态 (或称禁止状态 )，
这时输出端相当于悬空 。 图 (a)是一种三态与非门的电路图,
其符号如图 (b)所示 。 从电路图中看出, 它由两部分组成 。
上半部分是三输入与非门, 下半部为控制部分, 是一个快速
非门, 控制输入端为 G,其输出 F′一方面接到与非门的一个
输入端, 另一方面通过二极管 VD1和与非门的 V3管基极相连 。
三态与非门电路、符号及真值表
( a )
A
F
＋ U
CC
V
4
V
5
VD
1
V
3
V
2V
1
B
R
1
R
3
R
5
R
4
F
′
VD
2
V
8
V
7
V
6
G
A
B
A
B
&
G
F
G
F
( b )
( c )
G A B F
1 × ×
0 0 0
0 0 1
0 1 0
0 1 1
高阻
1
1
1
0
R
2
EN
V
9
当 G=0时, V7,V8管截止, F′输出高电位, 二极管 VD１
截止, 它对与非门不起作用, 这时三态门和普通与非门一
样, F =A·B。
当 G=1时, V7,V8饱和, F′输出低电位, 这时因 V1的一
个输入为低, 使 V2,V5截止, 同时因 F′=0,VD1导通, 使
Uc2被钳制在 1V左右, 致使 V4也截止 。 这样 V4,V5都截止,
输出端呈现高阻抗, 相当于悬空或断路状态 。 该电路的真
值表如图 3-17(c)所示 。
三态门有两种控制模式：一种是控制端 G为低电平时,
三态门工作, G为高电平时禁止, 如图 3-18(a)所示；另一种
是控制端 G为高电平时三态门工作, G为低电平时禁止, 如
图 3-18(b)所示 。
图 3-18 各种三态逻辑门的符号
A
G
F
1
EN
A
B
G
F
&
EN
A
B
G
F
&
EN
三态缓冲门 三态与门 三态与非门
A
G
F
1
EN
三态倒相门
( a )
A
G
F
1
EN
A
B
G
F
&
EN
A
B
G
F
&
EN
三态缓冲门 三态与门 三态与非门
A
G
F
1
EN
三态倒相门
( b )
三态门的主要用途是可以实现在同一个公用通道上轮流
传送 n个不同的信息, 如图 (a)所示, 这个公共通道通常称
为总线, 各个三态门可以在控制信号的控制下与总线相连
或脱离 。 挂接总线的三态门任何时刻只能有一个控制端有
效, 即一个门传输数据, 因此特别适用于将不同的输入数
据分时传送给总线的情况 。
也可以利用三态门实现双向传输, 如图 (b)所示 。 当 G=0
时, 1门工作, 2门禁止, 数据从 A传送到 B；当 G=1时, 1门
禁止, 2门工作, 数据可以从 B传送到 A。
图 三态门应用
( b )
A
1
1
G
1
A
2
1
G
2
数据线
( a )
A
n
1
G
n
…
…
…
1
2
G
A B
图 3-19 三态门应用
( b )
A
1
1
G
1
A
2
1
G
2
数据线
( a )
A
n
1
G
n
…
…
…
1
2
G
A B
2.3 CMOS集成逻辑门
1,CMOS反相器的电路结构及工作原理
CMOS反相器电路如图 3-20(a)所示, 它由两个增强型
MOS场效应管组成, 其中 V1为 NMOS管, 称驱动管, V2为
PMOS管, 称负载管 。 图 3-20(b)是 CMOS反相器的简化电路 。
NMOS管的栅源开启电压 UTN为正值, PMOS管的栅源开启
电压是负值, 其数值范围在 2~5V之间 。 为了使电路能正常
工作, 要求电源电压 UDD＞ (UTN+|UTP|)。 UDD可在 3~18V之间
工作, 其适用范围较宽 。
图 3-20 CMOS反相器
U
DD
U
O
U
I
V
2
( P 沟道)
V
1
( N 沟道)
( a )
U
DD
U
O
U
I
V
2
V
1
( b )
当 UI=UIL=0V时, UGS1=0,因此 V1 管截止, 而此时
|UGS2|＞ |UTP|,所以 V2 导通, 且导通内阻很低, 所以
UO=UOH≈UDD,即输出为高电平 。
当 UI=UIH=UDD 时, UGS1=UDD ＞ UTN, V1 导通, 而
UGS2=0＜ |UTP|,因此 V2截止 。 此时 UO=UOL≈0,即输出为低
电平 。 可见, CMOS反相器实现了逻辑非的功能 。
CMOS反相器在工作时, 由于在静态下 UI无论是高电平
还是低电平, V1和 V2中总有一个截止, 且截止时阻抗极高,
流过 V1和 V2的静态电流很小, 因此 CMOS反相器的静态功
耗非常低, 这是 CMOS 。
2,CMOS反相器的主要特性
CMOS 反相器的电压传输特性如图 3-21所示 。 该特性
曲线大致分为 AB,BC,CD三个阶段 。
AB段,UI＜ UTN输入低电平时, UGS1＜ UTN,|UGS2|＞
|UTP|,故 V1截止, V2导通, UO=UOH≈UDD,输出高电平 。
CD段,UI＞ UDD-|UTP|输入为高电平, V1导通, 而 |UGS2|
＜ |UTP|,故 V2截止, 所以 UO=UOL≈0,输出低电平 。
图 3-21 CMOS反相器的电压传输特性
U
I
U
O
U
DD
A B
U
DD2
1
U
TN
U
TP
U
DD2
1
U
DD
0
DC
BC段,UTN＜ UI＜ (UDD-|UTP|),此时由于 UGS1＞ UTN，
UGS2＞ |UTP|,故 V1,V2均导通 。 若 V1,V2的参数对称,
则 UI=1/2UDD时两管导通内阻相等, UO=1/2UDD。 因此,
CMOS反相器的阈值电压为 UT≈1/2UDD。 BC段特性曲线很
陡, 可见 CMOS反相器的传输特性接近理想开关特性,
因而其噪声容限大, 抗干扰能力强 。
CMOS反相器的电流传输特性如图 3-22所示, 在 AB段
由于 V1截止, 阻抗很高, 所以流过 V1和 V2的漏电流几乎为
0。 在 CD段 V2截止, 阻抗很高, 所以流过 V1和 V2的漏电流
也几乎为 0。 只有在 BC段, V1和 V2均导通时才有电流 iD流
过 V1和 V2,并且在 UI=1/2UDD附近, iD最大 。
图 3-22 CMOS反相器的电流传输特性
U
I
i
D
A B
U
TN
U
TP
U
DD2
1
U
DD
0
C D
从以上分析看出, CMOS电路有以下特点：
① 静态功耗低 。 CMOS反相器稳定工作时总是有一个
MOS管处于截止状态, 流过的电流为极小的漏电流, 因而
静态功耗很低, 有利于提高集成度 。
② 抗干扰能力强 。 由于其阈值电压 UT=1/2UDD,在输入
信号变化时, 过渡区变化陡峭, 所以低电平噪声容限和高电
平噪声容限近似相等 。 约为 0.45UDD 。 同时, 为了提高
CMOS门电路的抗干扰能力, 还可以通过适当提高 UDD的方
法来实现 。 这在 TTL电路中是办不到的 。
③ 电源电压工作范围宽, 电源利用率高 。 标准
CMOS电路的电源电压范围很宽, 可在 3~18V范围内工作 。
当电源电压变化时, 与电压传输特性有关的参数基本上
都与电源电压呈线性关系 。 CMOS反相器的输出电压摆
幅大, UOH=UDD,UOL=0V,因此电源利用率很高 。
CMOS非门传输延迟较大, 且它们均与电源电压有关 。
表 3-2列出了温度为 25℃, 负载电容为 50pF时, 不同电源
电压下 CMOS非门的传输延迟和功耗 。 由表可见, 电源
电压越高, CMOS电路的传输延迟越小, 功耗越大 。
表 3-2 CMOS非门的延迟和功耗与电源电压的关系
电源电压 /V 5 10 15
传输延迟 /ns每门 50 30 20
功耗 /mW每门 0.5 0.8 2
3,CMOS逻辑门
在 CMOS反相器的基础上可以构成各种 CMOS逻辑
门 。 图 3-23是 CMOS与非门电路, 它由四个 MOS管组成 。
V1,V2为两只串联的 NMOS管, V3,V4为两只并联的
PMOS管 。 当输入 A,B中有一个或者两个均为低电平时,
V1,V2中有一个或两个截止, 输出 UO总为高电平 。 只
有当 A,B均为高电平输入时, 输出 UO(F)才为低电平 。
设高电平为逻辑 1,低电平为逻辑 0,则输出 F和输入 A、
B之间是与非关系, 即 F=A·B
CMOS与非门
U
DD
F
V
4
( P )
V
2
( N )
V
1
( N )
V
3
( P )
A
B
CMOS或非门
U
DD
F
V
4
( P )
V
2
( N )
V
1
( N )
V
3
( P )
A
B
CMOS传输门
图 3-25 CMOS传输门
(a) 电路结构； (b) 逻辑符号
C
C
V
2
V
1
U
I
/ U
O
U
O
/ U
I
U
DD
( a )
TGU
I
/ U
O
U
O
/ U
I
C
C
( b )
图 3-26 CMOS传输门中两个 MOS
C
C
U
I
U
O
U
DD
R
L
U
OU
I
C
D
1
S
1
R
L
V
1
U
OU
I
R
L
V
2
S
2
D
2
C
当在控制端 C加 0V,在 C端加 UDD时, 只要输入信号的
变化范围不超出 0~UDD,则 V1和 V2同时截止, 输入与输出之
间呈高阻态 (＞ 109Ω),传输门截止 。
反之, 若 C=UDD,C=0V,而且在 RL远大于 V1,V2的导
通电阻的情况下, 则当 0＜ UI＜ UDD-UTN时 V1将导通, 而当
|UTP|＜ UI＜ UDD时 V2导通 。 因此, UI在 0~UDD之间变化时,
V1和 V2至少有一个是导通的, 使 UI与 UO两端之间呈低阻态
(小于 1kΩ),传输门导通 。
由于 V1,V2管的结构形式是对称的, 即漏极和源极可互
换使用, 因而 CMOS传输门属于双向器件, 它的输入端和输
出端也可以互易使用 。
传输门的一个重要用途是作模拟开关, 它可以用来传
输连续变化的模拟电压信号 。 模拟开关的基本电路由
CMOS传输门和一个 CMOS反相器组成, 如图 3-27所示 。
当 C=1时, 开关接通, C=0时, 开关断开, 因此只要一个
控制电压即可工作 。 和 CMOS传输门一样, 模拟开关也是
双向器件 。
图 3-27 CMOS
(a) 电路结构； (b) 逻辑符号
U
I
/ U
O
U
O
/ U
I
SWU
I
/ U
O
U
O
/ U
I
C
( b )
TG
1
C
( a )
MOS
尽管 CMOS和大多数 MOS电路输入有保护电路, 但这
些电路吸收瞬变能量有限, 太大的瞬变信号会破坏保护电
路, 甚至破坏电路的工作 。 为防止这种现象发生, 应注
意以下几点：
① 焊接时, 电烙铁外壳应接地 。
② 器件插入或拔出插座时, 所有电压均需除去 。
③ 不用的输入端应根据逻辑要求或接电源 UDD(与非
门 ),或接地 (或非门 ),或与其它输入端连接 。
④ 输出级所接电容负载不能大于 500 pF，否则会因输
出级功率过大而损坏电路。
2.2 半导体器件的开关特性
2.3 分立元件门电路
2.4 TTL集成门电路
2.6 CMOS集成门电路
获得高、低电平的基本方法：利用半导体开关元件
的导通、截止（即开、关）两种工作状态。
逻辑 0和 1,电子电路中用高、低电平来表示。
逻辑门电路：用以实现基本和常用逻辑运算的电子电
路。简称门电路。
基本和常用门电路有与门、或门、非门（反相器）、
与非门、或非门、与或非门和异或门等。
概述
2.1 半导体器件的开关特性
1,二极管的开关特性
二极管符号,正极 负极
＋ uD －
I
F
0,5 0,7
i
D
( mA )
u
D
( V )
伏安特性
U
BR
0
Ui<0.5V时，二
极管截止,iD=0。
Ui>0.5V时，
二极管导通。
二极管的 单向导电性,
+
u
i
R
L
－
+
u
o
－
D
开关电路
+
u i = 0 V R L
－
+
u o
－
D
u i = 0 V 时的等效电路
+ + －
u i = 5 V R L
－
+
u o
－
D
0, 7 V
u i = 5 V 时的等效电路
uo uo
ui＝ 0V时，二极管截止，
如同开关断开,uo＝ 0V。
ui＝ 5V时, 二极管导通, 如
同 0.7V的电压源, uo＝ 4.3V。
三极管的结构及类型
三极管的结构示意图和符号
2、三 极管的开关特性
N PN 型三极管截止、放大、饱和 3 种工作状态的特点
工作状态 截 止 放 大 饱 和
条 件 i
B
＝ 0 0 ＜ i
B
＜ I
BS
i
B
＞ I
BS
偏置情况
发射结反偏
集电结反偏
u
BE
<0, u
BC
<0
发射结正偏
集电结反偏
u
BE
>0, u
BC
<0
发射结正偏
集电结正偏
u
BE
>0, u
BC
>0
集电极电流 i
C
＝ 0 i
C
＝ β i
B
i
C
＝ I
CS
ce 间电压 u
CE
＝ V
CC
u
CE
＝ V
CC
－
i
C
R
c
u
CE
＝ U
C E S
＝
0.3V
工
作
特
点
ce 间等效电阻
很大，
相当开关断开
可变
很小，
相当开关闭合
三极管的工作状态
Q
2
u
i
i
B
e
R
b
b
i
C
( m A ) 直流负载线
V
CC
R
c
0
+ V
CC
i
C
u
o
工作原理电路 输出特性曲线
80 μ A
60 μ A
40 μ A
20 μ A
i
B
=0
0 U
C E S
V
CC
u
CE
(V ) 0 0,5 u BE ( V )
输入特性曲线
i
B
( μ A )
Q
1
Q
R
c
c
＋
－
Rb Rc
+VCC
b c
e
＋
－
截止状态 饱和状态
iB≥IBSui=UIL<0.5V uo=+VCC u
i=UIH uo=0.3V
＋
－
Rb Rc
+VCC
b c
e
＋
－
＋ ＋
－ －0.7V 0.3V
饱
和
区
截止区
放
大
区
10k Ω
u
i
i
B
e
R
b
b
+ V
CC
= + 5 V
i
C
u
o
R
c
1k Ω
c
β = 4 0
② ui=0.3V时，因为 uBE<0.5V，
iB=0，三极管工作在截止状
态,ic=0。因为 ic=0，所以输
出电压：
① ui=1V时, 三极管导通, 基极电流：
因为 0<iB<IBS，三极管工作在放大
状态。 iC=βiB=50× 0.03=1.5mA，
输出电压：
mA03.0mA10 7.01 ?????
b
BEi
B R
uui
三极管临界饱和时的基极电流：
mA0 9 4.0mA150 3.05 ??????
c
C E Si
BS R
uuI
?
uo=uCE=UCC-iCRc=5-1.5× 1=3.5V
uo=VCC=5V
③ ui＝ 3V时，三极管导通，
基极电流：
mA23.0mA10 7.03 ???Bi
而
mA094.0?BSI
因为 iB>IBS，三极管工作在
饱和状态。输出电压：
uo＝ UCES＝ 0.3V
3、场效应 管的开关特性
i
D
( m A )
0 u
DS
(V )0 U T u GS (V )
i
D
( m A )
u
GS
= 10V
8V
6V
4V
2V
工作原理电路 转移特性曲线 输出特性曲线
ui
ui
G
D
S
RD
+VDD
G D
S
RD
+VDD
G D
S
RD
+VDD截止状态
ui<UT
uo=+VDD
导通状态
ui>UT uo≈0
2.2 分立元件门电路
1,二极管与门
+ V
CC
(+ 5 V )
R
3 k Ω
Y
D
1
A
D
2
B
5V
0V
A
B
Y
&
u
A
u
B
u
Y
D
1
D
2
0 V 0V
0 V 5 V
5 V 0 V
5 V 5V
0,7 V
0,7 V
0,7 V
5V
导通 导通
导通 截止
截止 导通
截止 截止
A B Y
0 0
0 1
1 0
1 1
0
0
0
1
Y=AB
A
D
1
B
D
2
5V
0 V
Y
R
3k Ω
2,二极管或门
A
B
Y
≥ 1
u
A
u
B
u
Y
D
1
D
2
0 V 0V
0 V 5 V
5 V 0 V
5 V 5V
0V
4,3 V
4,3 V
4,3 V
截止 截止
截止 导通
导通 截止
导通 导通
A B Y
0 0
0 1
1 0
1 1
0
1
1
1
Y=A+B
A β = 4 0
+5 V
Y
电路图
1
逻辑符号
A Y
1k Ω
4, 3 k Ω
3,三极管非门
① uA＝ 0V时，三极管截止,iB＝ 0,iC＝ 0，
输出电压 uY＝ VCC＝ 5V
② uA＝ 5V时, 三极管导通 。 基极电流为：
iB＞ IBS，三极管工作
在饱和状态。输出电
压 uY＝ UCES＝ 0.3V。
mA1mA3.4 7.05 ???Bi
三极管临界饱和时
的基极电流为：
mA16.0130 3.05 ????BSI
A Y
0
1
1
0
AY ?
数字集成电路按其内部有源器件的不同可以分为两大类 。
一类为双极型晶体管集成电路, 它主要有晶体管 —晶体
管逻辑 (TTL-Transistor Transistor Logic), 射极耦合逻辑
(ECL-Emitter Coupled Logic)和集成注入逻辑 (I2L-Integrated
Injection Logic)等几种类型 。
另一类为 MOS(Metal Oxide Semiconductor)集成电路,
其有源器件采用金属 —氧化物 — 半导体场效应管, 它又可分
为 NMOS,PMOS和 CMOS等几种类型 。
2.4 TTL门电路
将电路的元器件和连线制作在同一硅片上即为集成电路。
目前数字系统中普遍使用 TTL和 CMOS集成电路 。
TTL集成电路工作速度高, 驱动能力强, 但功耗大, 集
成度低； MOS集成电路集成度高, 功耗低 。 超大规模集
成电路基本上都是 MOS集成电路, 其缺点是工作速度略
低 。 目前已生产了 BiCMOS器件, 它由双极型晶体管电
路和 MOS型集成电路构成, 能够充分发挥两种电路的优
势, 缺点是制造工艺复杂 。
小规模集成电路 (SSI-Small Scale Integration),每片
组件内包含 10~100个元件 (或 10~20个等效门 )。
中规模集成电路 (MSI-Medium Scale Integration),每
片组件内含 100~1000个元件 (或 20~100个等效门 )。
大规模集成电路 (LSI-Large Scale Integration),每片
组件内含 1000~100 000个元件 (或 100~1000个等效门 )。
超大规模集成电路 (VLSI-Very Large Scale Integration)，
每片组件内含 100 000个元件 (或 1000个以上等效门 )。
目前常用的逻辑门和触发器属于 SSI,常用的译码器,
数据选择器, 加法器, 计数器, 移位寄存器等组件属
于 MSI。 常见的 LSI,VLSI有只读存储器, 随机存取存
储器, 微处理器, 单片微处理机, 位片式微处理器,
高速乘法累加器, 通用和专用数字信号处理器等 。 此外
还有专用集成电路 ASIC,它分标准单元, 门阵列和可
编程逻辑器件 PLD。 PLD是近十几年来迅速发展的新型
数字器件, 目前应用十分广泛,
多发射极晶体管 T1为输入极，晶体管 T2为反相极，晶体管 T4、晶体管
T5组成的推拉式电路为输出极。
由于该电路的输入和输出均为晶体管结构，所以称为 三极管 — 三极管
逻辑电路 （ Transistor-transistor Logic），简称 TTL电路 。
该电路与单个三极管反相器相比，其最大优点是持续速度快（由截止
到饱和或由饱和到截止持续快，延迟时间大为缩小）。
2.4 TTL门电路
1,TTL反相器
（ 1）电路结构
① 输入端为低电平：
如 vIL=0.2V,A=0，则 T1发射结导通,vB1= vIL+vON=0.9，因为 vB1 =0.9V,T2
,T5就一定截止,T4则导通。为什么?假设 T2, T5导通，则 T2的基极电流是由 T1
集电结注入的。 T2, T5导通时,T2的基极电位 vB2 =1.4V,T1的基极电位 vB1
=vB2 ＋ 0.7V=2.1V，这与 vB1 =0.9V相矛盾。所以，当 A=0,vB1 =0.9V时,T2,
T5一定截止。因为 T2截止,T4就可以通过 R2获得基极电流而导通。
因为 A=0（ vIL=0.2V）时,T5截止,T4导通，所以输出端为高电平 Y=1（ vOH
为 vcc－ vDI－ vR4－ vces4 3.6V）。
该电路具有非运算功能，现对其逻辑功
能分析如下：
设 vcc=5V，输入高电平 1,vIH=3.4V，低
电平 0,vIL=0.2V,pN结开启电压
vON=0.7V。
（ 2）工作原理
② 当输入端为高电平
A=vIH=3.4V时,vB1 =2.1V,T2
,T5导通,T4截止,Y=0,T1发
射结处于反相偏置状态。
T1发射结不可能导通。因为如
果导通,vB1 =4.1V，而 vB1 达到
2.1V时,T2, T5导通,vB1被钳
在 2.1V。此时 T4截止。因为 T2
,T5导通，而 T4导通的条件是
vB4 = 1.4V,vc2＝
vE2+vces2=0.7+0.3=1.0V。
（ 3） 电压传输特性
电压传输特性是指输出电
压跟随输入电压变化的关系曲
线, 即 UO=f(uI)函数关系, 它
可以用图 3-3所示的曲线表示 。
由图可见, 曲线大致分为四段
A
U
O H
B
C
D E
U
O L
U
I
( V )
U
O
( V )
0, 3
2, 7
U
O FF
U
T
U
ON
AB段 (截止区 )：当 UI≤0.6V时,V1工作在深饱和状
态,Uces1＜ 0.1V,Ube2＜ 0.7V，故 V2,V5截止,V3、
V4均导通,输出高电平 UOH=3.6V 。
BC段 (线性区 )：当 0.6V≤UI＜ 1.3V时, 0.7V≤Ub2＜ 1.4V，
V2开始导通, V5尚未导通 。 此时 V2处于放大状态, 其集电
极电压 Uc2随着 UI的增加而下降, 并通过 V3,V4射极跟随器使
输出电压 UO也下降, 下降斜率近似等于 -R2/R3。
CD段 (转折区 ),1.3V≤UI＜ 1.4V,当 UI略大于 1.3V时, V5
开始导通, 此时 V2发射极到地的等效电阻为 R3∥ Rbe5,比 V5截
止时的 R3 小得多, 因而 V2 放大倍数增加, 近似为 -
R2/(R3∥ Rbe5),因此 Uc2迅速下降, 输出电压 UO也迅速下降,
最后 V3,V4截止, V5 。
DE段 (饱和区 )：当 UI≥1.4V时, 随着 UI增加 V1进入倒置工
作状态, V3导通, V4截止, V2,V5饱和, 因而输出低电平
UOL=0.3V。
从电压传输特性可以得出以下几个重要参数：
① 输出高电平 UOH和输出低电平 UOL 。
电压传输特性的截止区的输出电压 UOH=3.6V,饱和区的
输出电压 UOL=0.3V。 一般产品规定 UOH≥2.4V,UOL＜ 0.4V时
即为合格 。
② 阈值电压 UT。
阈值电压也称门槛电压 。 电压传输特性上转折区中点所
对应的输入电压 UT≈1.3V,可以将 UT看成与非门导通 (输出低
电平 )和截止 (输出高电平 )的分界线 。
③ 开门电平 UON和关门电平 UOFF。
开门电平 UON是保证输出电平达到额定低电平 (0.3V )
时, 所允许输入高电平的最低值, 即只有当 UI＞ UON时,
输出才为低电平 。 通常 UON=1.4V, 一般产品规定
UON≤1.8V。
关门电平 UOFF是保证输出电平为额定高电平 (2.7V左右 )
时, 允许输入低电平的最大值, 即只有当 UI≤UOFF时, 输
出才是高电平 。 通常 UOFF≈1V,一般产品要求 UOFF≥0.8V。
④ 噪声容限 UNL,UNH 。
实际应用中, 由于外界干扰, 电源波动等原因, 可能使
输入电平 UI偏离规定值 。 为了保证电路可靠工作, 应对干扰
的幅度有一定限制, 称为噪声容限 。
低电平噪声容限是指在保证输出高电平的前提下, 允许
叠加在输入低电平上的最大噪声电压 (正向干扰 ),用 UNL表示：
UNL=UOFF-UIL
若 UOFF=0.8V,UIL=0.3V,则 UNL=0.5V。
高电平噪声容限是指在保证输出低电平的前提下, 允许
叠加在输入高电平上的最大噪声电压 (负向干扰 ),用 UNH表
示：
ONIHNH UUU ??
若 UON=1.8V,UIH=3V，则 UNH=1.2V。
T
4
+ V
CC
( + 5 V )
b
1
A
B
R
1
3k Ω
T
3
T
2T
1
Y
R
4
100 Ω
+ V
CC
( + 5 V )
T
5
A
B
TTL 与非门电路 T
1
的等效电路
D
3
c
1
R
1
3k Ω
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
D
1
D
2
2.4.4 其他类型的 TTL门电路
1,TTL与非门等其他功能的门电路
① 输入信号不全为 1：如 uA=0.3V,uB=3.6V
R
4
100 Ω
T
4
A
B
R
1
3k Ω
T
3
T
2T
1
Y
+ V
CC
(+ 5V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0.7V
0.7V
+
+
-
-
3.6V
0.3V
1V
则 uB1=0.3+0.7=1V,T2,T5截止,T3,T4导通
忽略 iB3，输出端的电位为：
输出 Y为高电平。
uY≈5―0.7―0.7 ＝ 3.6V
T
4
A
B
R
1
3k Ω
T
3
T
2
T
1
Y
R
4
100 Ω
+ V
CC
( + 5 V )
T
5
R
2
750 Ω
R
3
360 Ω
R
5
3k Ω
0,7 V
0,7 V
+
+
-
-
+
-
0,3 V
+
-
0,3 V
3.6V
3.6V
② 输入信号全为 1：如 uA=uB=3.6V
2.1V
则 uB1=2.1V,T2,T5导通,T3,T4截止
输出端的电位为,uY=UCES＝ 0.3V
输出 Y为低电平。
综上所述, 当输入端全部为高电位 (3.6V)时, 输出为低
电位 (0.3V),这时 V5饱和, 电路处于开门状态；当输入端至
少有一个为低电位 (0.3 V)时, 输出为高电位 (3.6 V),这时 V5
截止, 电路处于关门状态 。 由此可见, 电路的输出和输入
之间满足与非逻辑关系：
表 3-1 TTL与非门各级工作状态
输 入 T1 T2 T3 T4 T5 输 出 与非门
状态
全部为高电位 倒置工作 饱和 导通 截止 饱和 低电位 UOL 开门
至少有一个为低电位 深饱和 截止 微饱和 导通 截止 高电位 UOH 关门
BAY ??
BAY ??
u
A
u
B
u
Y
0.3 V 0.3V
0.3 V 3,6V
3.6 V 0,3V
3.6 V 3.6V
3.6V
3.6V
3.6V
0.3V
A B Y
0 0
0 1
1 0
1 1
1
1
1
0
功能表 真值表
逻辑表达式输入有低，输出为高；
输入全高，输出为低。
图 3-3 TTL与非门的电压传输特性
A
U
O H
B
C
D E
U
O L
U
I
( V )
U
O
( V )
0, 3
2, 7
U
O FF
U
T
U
ON
74LS00内含 4个 2输入与非门，
74LS08内含 4个 2输入或门，
74LS86内含 4个 2输入异或门，
其他逻辑功能的 TTL门电路还有：
或非门、与或非门和异或门等，
其结构和原理不再赘述。
74 L S 00 的引脚排列图
V
CC
3 A
3 B
3 Y
4 A
4 B
4 Y
1 A 1 B 1 Y 2 A 2 B 2 Y G N D
14 13 1 2 1 1 1 0 9 8
74 L S 20
1 2 3 4 5 6 7
V
CC
2 A
2 B
NC
2 C
2 D
2 Y
1 A
1 B NC
1 C
1 D
1 Y
G N D
74 L S 20 的引脚排列图
14 13 1 2 1 1 1 0 9 8
74 L S 00 / 08 / 86
1 2 3 4 5 6 7
74LS20内含 2个 4输入与非门。
① 输出端不能直接和地线或电源线 (+5 V)相连 。 因为当
输出端与地短路时, 会造成 V3,V4管的电流过大而损坏；当
输出端与 +5 V电源线短接时, V5管会因电流过大而损坏 。
② 两个 TTL门的输出端不能直接并接在一起 。 因为当两
个门并接时, 若一个门输出为高电平, 另一个门输出低电平,
就会有一个很大的电流从截止门的 V4管流到导通门的 V5管
(见图 3-12)。 这个电流不仅会使导通门的输出低电平抬高,
而且会使它因功耗过大而损坏 。
集电极开路门和三态门是允许输出端直接并联在一起的
两种 TTL门, 并且用它们还可以构成线与逻辑及线或逻辑 。
2,集电极开路门和三态门
图 3-12 TTL门输出端并联情况
U
OI
L
V
2
V
5
门2
门1
V
3
V
4
U
CC
1,集电极开路门
集电极开路门又称 OC(Open Collector)门，其电路及
符号如图 3-13所示。
图 3-13 OC门电路
L
A
B
V
1
V
5
V
2
R
b
V
6
＋ E
C
R
c
R
2
R
1
( a )
A
B
L
A
B
L
( b ) ( c )
&
图 3-14 OC门线与逻辑
A
B
C
D
F
U
C C
&
&
R
L
OC门的输出端可以直接并接, 如图 3-14所示 。 图中只
要有一个门的输出为低电平, 则 F输出为低, 只有所有门的
输出为高电平, F输出才为高, 因此相当在输出端实现了线
与的逻辑功能：
CDABCDABF ????
外接上拉电阻 RL的选取应保证输出高电平时, 不低于
输出高电平的最小值 UOHmin；输出低电平时, 不高于输出
低电平的最大值 UOLmax。
图 3-15 外接上拉电阻 RL的选取
( a )
I
IH
＋ U
CC
…
&
&
&
1
1
1
2
…
1 m
I
IH
I
IHI
OH
I
OH
I
OH
R
L
I
R
L
( b )
I
IS
＋ U
CC
…
&
&
&
1
1
1
2
…
1 m
I
IS
I
IS
I
OL
R
L
I
R
L
＋ 3, 6 V
1
2
n
IHOH
OHCC
L mInI
UUR
?
?? m i n
m a x
当所有 OC门都为截止状态 (输出高电平 )时，流过 RL的
电流 IRL如图 3-15(a)所示。可求得
其中 ILmax是导通 OC门 V5管允许的最大灌电流, IIS为负
载门的输入短路电流, m为负载门的个数 。
综合以上两种情况,RL的选取应满足：
m a xm i n LLL RRR ??
OC门应用举例
利用 OC门可以方便地构成锯齿波发生器, 如图 (a)所示；
也可以驱动发光二极管, 如图 (b)所示 。 但由于有上拉电阻
RL存在, 降低了系统的开关速度, 故 OC门只适用于速度不
高的场合 。
C
U
O
U
I
U
CC
R
C
( a )
&
&
U
I
2 0 0
+ 5 V
( b )
U
I
U
O
2,三态门
普通 TTL门的输出只有两种状态 ——逻辑 0 和逻辑 1,这
两种状态都是低阻输出 。 三态逻辑 (TSL)输出门除了具有这
两个状态外, 还具有高阻输出的第三状态 (或称禁止状态 )，
这时输出端相当于悬空 。 图 (a)是一种三态与非门的电路图,
其符号如图 (b)所示 。 从电路图中看出, 它由两部分组成 。
上半部分是三输入与非门, 下半部为控制部分, 是一个快速
非门, 控制输入端为 G,其输出 F′一方面接到与非门的一个
输入端, 另一方面通过二极管 VD1和与非门的 V3管基极相连 。
三态与非门电路、符号及真值表
( a )
A
F
＋ U
CC
V
4
V
5
VD
1
V
3
V
2V
1
B
R
1
R
3
R
5
R
4
F
′
VD
2
V
8
V
7
V
6
G
A
B
A
B
&
G
F
G
F
( b )
( c )
G A B F
1 × ×
0 0 0
0 0 1
0 1 0
0 1 1
高阻
1
1
1
0
R
2
EN
V
9
当 G=0时, V7,V8管截止, F′输出高电位, 二极管 VD１
截止, 它对与非门不起作用, 这时三态门和普通与非门一
样, F =A·B。
当 G=1时, V7,V8饱和, F′输出低电位, 这时因 V1的一
个输入为低, 使 V2,V5截止, 同时因 F′=0,VD1导通, 使
Uc2被钳制在 1V左右, 致使 V4也截止 。 这样 V4,V5都截止,
输出端呈现高阻抗, 相当于悬空或断路状态 。 该电路的真
值表如图 3-17(c)所示 。
三态门有两种控制模式：一种是控制端 G为低电平时,
三态门工作, G为高电平时禁止, 如图 3-18(a)所示；另一种
是控制端 G为高电平时三态门工作, G为低电平时禁止, 如
图 3-18(b)所示 。
图 3-18 各种三态逻辑门的符号
A
G
F
1
EN
A
B
G
F
&
EN
A
B
G
F
&
EN
三态缓冲门 三态与门 三态与非门
A
G
F
1
EN
三态倒相门
( a )
A
G
F
1
EN
A
B
G
F
&
EN
A
B
G
F
&
EN
三态缓冲门 三态与门 三态与非门
A
G
F
1
EN
三态倒相门
( b )
三态门的主要用途是可以实现在同一个公用通道上轮流
传送 n个不同的信息, 如图 (a)所示, 这个公共通道通常称
为总线, 各个三态门可以在控制信号的控制下与总线相连
或脱离 。 挂接总线的三态门任何时刻只能有一个控制端有
效, 即一个门传输数据, 因此特别适用于将不同的输入数
据分时传送给总线的情况 。
也可以利用三态门实现双向传输, 如图 (b)所示 。 当 G=0
时, 1门工作, 2门禁止, 数据从 A传送到 B；当 G=1时, 1门
禁止, 2门工作, 数据可以从 B传送到 A。
图 三态门应用
( b )
A
1
1
G
1
A
2
1
G
2
数据线
( a )
A
n
1
G
n
…
…
…
1
2
G
A B
图 3-19 三态门应用
( b )
A
1
1
G
1
A
2
1
G
2
数据线
( a )
A
n
1
G
n
…
…
…
1
2
G
A B
2.3 CMOS集成逻辑门
1,CMOS反相器的电路结构及工作原理
CMOS反相器电路如图 3-20(a)所示, 它由两个增强型
MOS场效应管组成, 其中 V1为 NMOS管, 称驱动管, V2为
PMOS管, 称负载管 。 图 3-20(b)是 CMOS反相器的简化电路 。
NMOS管的栅源开启电压 UTN为正值, PMOS管的栅源开启
电压是负值, 其数值范围在 2~5V之间 。 为了使电路能正常
工作, 要求电源电压 UDD＞ (UTN+|UTP|)。 UDD可在 3~18V之间
工作, 其适用范围较宽 。
图 3-20 CMOS反相器
U
DD
U
O
U
I
V
2
( P 沟道)
V
1
( N 沟道)
( a )
U
DD
U
O
U
I
V
2
V
1
( b )
当 UI=UIL=0V时, UGS1=0,因此 V1 管截止, 而此时
|UGS2|＞ |UTP|,所以 V2 导通, 且导通内阻很低, 所以
UO=UOH≈UDD,即输出为高电平 。
当 UI=UIH=UDD 时, UGS1=UDD ＞ UTN, V1 导通, 而
UGS2=0＜ |UTP|,因此 V2截止 。 此时 UO=UOL≈0,即输出为低
电平 。 可见, CMOS反相器实现了逻辑非的功能 。
CMOS反相器在工作时, 由于在静态下 UI无论是高电平
还是低电平, V1和 V2中总有一个截止, 且截止时阻抗极高,
流过 V1和 V2的静态电流很小, 因此 CMOS反相器的静态功
耗非常低, 这是 CMOS 。
2,CMOS反相器的主要特性
CMOS 反相器的电压传输特性如图 3-21所示 。 该特性
曲线大致分为 AB,BC,CD三个阶段 。
AB段,UI＜ UTN输入低电平时, UGS1＜ UTN,|UGS2|＞
|UTP|,故 V1截止, V2导通, UO=UOH≈UDD,输出高电平 。
CD段,UI＞ UDD-|UTP|输入为高电平, V1导通, 而 |UGS2|
＜ |UTP|,故 V2截止, 所以 UO=UOL≈0,输出低电平 。
图 3-21 CMOS反相器的电压传输特性
U
I
U
O
U
DD
A B
U
DD2
1
U
TN
U
TP
U
DD2
1
U
DD
0
DC
BC段,UTN＜ UI＜ (UDD-|UTP|),此时由于 UGS1＞ UTN，
UGS2＞ |UTP|,故 V1,V2均导通 。 若 V1,V2的参数对称,
则 UI=1/2UDD时两管导通内阻相等, UO=1/2UDD。 因此,
CMOS反相器的阈值电压为 UT≈1/2UDD。 BC段特性曲线很
陡, 可见 CMOS反相器的传输特性接近理想开关特性,
因而其噪声容限大, 抗干扰能力强 。
CMOS反相器的电流传输特性如图 3-22所示, 在 AB段
由于 V1截止, 阻抗很高, 所以流过 V1和 V2的漏电流几乎为
0。 在 CD段 V2截止, 阻抗很高, 所以流过 V1和 V2的漏电流
也几乎为 0。 只有在 BC段, V1和 V2均导通时才有电流 iD流
过 V1和 V2,并且在 UI=1/2UDD附近, iD最大 。
图 3-22 CMOS反相器的电流传输特性
U
I
i
D
A B
U
TN
U
TP
U
DD2
1
U
DD
0
C D
从以上分析看出, CMOS电路有以下特点：
① 静态功耗低 。 CMOS反相器稳定工作时总是有一个
MOS管处于截止状态, 流过的电流为极小的漏电流, 因而
静态功耗很低, 有利于提高集成度 。
② 抗干扰能力强 。 由于其阈值电压 UT=1/2UDD,在输入
信号变化时, 过渡区变化陡峭, 所以低电平噪声容限和高电
平噪声容限近似相等 。 约为 0.45UDD 。 同时, 为了提高
CMOS门电路的抗干扰能力, 还可以通过适当提高 UDD的方
法来实现 。 这在 TTL电路中是办不到的 。
③ 电源电压工作范围宽, 电源利用率高 。 标准
CMOS电路的电源电压范围很宽, 可在 3~18V范围内工作 。
当电源电压变化时, 与电压传输特性有关的参数基本上
都与电源电压呈线性关系 。 CMOS反相器的输出电压摆
幅大, UOH=UDD,UOL=0V,因此电源利用率很高 。
CMOS非门传输延迟较大, 且它们均与电源电压有关 。
表 3-2列出了温度为 25℃, 负载电容为 50pF时, 不同电源
电压下 CMOS非门的传输延迟和功耗 。 由表可见, 电源
电压越高, CMOS电路的传输延迟越小, 功耗越大 。
表 3-2 CMOS非门的延迟和功耗与电源电压的关系
电源电压 /V 5 10 15
传输延迟 /ns每门 50 30 20
功耗 /mW每门 0.5 0.8 2
3,CMOS逻辑门
在 CMOS反相器的基础上可以构成各种 CMOS逻辑
门 。 图 3-23是 CMOS与非门电路, 它由四个 MOS管组成 。
V1,V2为两只串联的 NMOS管, V3,V4为两只并联的
PMOS管 。 当输入 A,B中有一个或者两个均为低电平时,
V1,V2中有一个或两个截止, 输出 UO总为高电平 。 只
有当 A,B均为高电平输入时, 输出 UO(F)才为低电平 。
设高电平为逻辑 1,低电平为逻辑 0,则输出 F和输入 A、
B之间是与非关系, 即 F=A·B
CMOS与非门
U
DD
F
V
4
( P )
V
2
( N )
V
1
( N )
V
3
( P )
A
B
CMOS或非门
U
DD
F
V
4
( P )
V
2
( N )
V
1
( N )
V
3
( P )
A
B
CMOS传输门
图 3-25 CMOS传输门
(a) 电路结构； (b) 逻辑符号
C
C
V
2
V
1
U
I
/ U
O
U
O
/ U
I
U
DD
( a )
TGU
I
/ U
O
U
O
/ U
I
C
C
( b )
图 3-26 CMOS传输门中两个 MOS
C
C
U
I
U
O
U
DD
R
L
U
OU
I
C
D
1
S
1
R
L
V
1
U
OU
I
R
L
V
2
S
2
D
2
C
当在控制端 C加 0V,在 C端加 UDD时, 只要输入信号的
变化范围不超出 0~UDD,则 V1和 V2同时截止, 输入与输出之
间呈高阻态 (＞ 109Ω),传输门截止 。
反之, 若 C=UDD,C=0V,而且在 RL远大于 V1,V2的导
通电阻的情况下, 则当 0＜ UI＜ UDD-UTN时 V1将导通, 而当
|UTP|＜ UI＜ UDD时 V2导通 。 因此, UI在 0~UDD之间变化时,
V1和 V2至少有一个是导通的, 使 UI与 UO两端之间呈低阻态
(小于 1kΩ),传输门导通 。
由于 V1,V2管的结构形式是对称的, 即漏极和源极可互
换使用, 因而 CMOS传输门属于双向器件, 它的输入端和输
出端也可以互易使用 。
传输门的一个重要用途是作模拟开关, 它可以用来传
输连续变化的模拟电压信号 。 模拟开关的基本电路由
CMOS传输门和一个 CMOS反相器组成, 如图 3-27所示 。
当 C=1时, 开关接通, C=0时, 开关断开, 因此只要一个
控制电压即可工作 。 和 CMOS传输门一样, 模拟开关也是
双向器件 。
图 3-27 CMOS
(a) 电路结构； (b) 逻辑符号
U
I
/ U
O
U
O
/ U
I
SWU
I
/ U
O
U
O
/ U
I
C
( b )
TG
1
C
( a )
MOS
尽管 CMOS和大多数 MOS电路输入有保护电路, 但这
些电路吸收瞬变能量有限, 太大的瞬变信号会破坏保护电
路, 甚至破坏电路的工作 。 为防止这种现象发生, 应注
意以下几点：
① 焊接时, 电烙铁外壳应接地 。
② 器件插入或拔出插座时, 所有电压均需除去 。
③ 不用的输入端应根据逻辑要求或接电源 UDD(与非
门 ),或接地 (或非门 ),或与其它输入端连接 。
④ 输出级所接电容负载不能大于 500 pF，否则会因输
出级功率过大而损坏电路。
