触发器特点：
触发器分类：
本章重点,触发器外部逻辑功能、触发方式。
能够存储一位二进制信息的基本单元。
1.有两个能够保持的稳定状态，分别用来表示逻辑 0和逻辑 1。
2,在适当输入信号作用下，可从一种状态翻转到另一种状态；
在输入信号取消后，能将获得的新状态保存下来。
按 触发方式 分：电位触发方式、时钟触发方式
按 逻辑功能 分,R-S触发器,D触发器,J-K触发器和 T触发器
组合电路,不含记忆元件,无反馈,输出与原来状态无关
第四章 集成触发器
触发器：
按 电路结构 分：基本型、主从型、维持阻塞型和边沿型等
时序电路,含记忆元件,有反馈,输出与原来状态有关
4.1 基本 RS触发器
1 1
10
1 1
01
一、电路图与逻辑符号
（ 2）由两个“与非”门构成的 R-S触发器电路图
Q RD=1,SD=1,Q=0,=1
两个稳定状态：
Q
RD=1,SD=1,Q=1,=0
RD,SD,输入
RD,SD为 1
输出不变
（ 1）逻辑符号
Q； Q,：输出
1 0
10
0 1
01
0 0
11
二、基本工作原理：
RD=0,SD=1,Q =0,Q=1
RD=1,SD=0,Q =1,Q=0
RD=1,SD=1,Q, Q（不变）
RD=0,SD=0,Q =Q=1，不稳定
真值表
RD SD Q
0 1 0 1
1 0 1 0
0 0 不定（ Ф）
1 1 不变
Q
RD,SD同时变
为 1时，输出不稳定
RD=1,SD=1,Q, Q（不变）由于,所以,R,S端的低电平信号撤消后，电路状态不变，
相当于记忆下了当前状态。
三、逻辑功能的表示方法：
表 4-2状态转换真值表
RD SD Qn Qn+1
0 0 0 Ф
0 0 1 Ф
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1
?
?
?
??
???
1SR
QRSQ
DD
nDD1n
约束条件，不能同时为零
卡诺图
2.特征方程
Qn,原状态或现态即触发器接收输入信号之前的状态
Qn+1：新状态或次态即触发器接收输入信号之后新的稳定状态
1.状态转换真值表：输入信号与
原态、次态之间的关系
RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示）
SD：置 1或置位端（低电平置１）
Q：触发器原端或 1端
Q
：触发器非端或 0端
3.逻辑符号
4.时序图（波形图）
R
S
Q
Q
置 1 置 0置 1 置 1 置 1保持 不允许
R-S触发器应用举例, 单脉冲发生器（无抖动开关）
& &
RD SD
Q Q
+5V+5V 4.7k?
4.7k? K
R-S触发器应用举例, 单脉冲发生器（无抖动开关）
& &
RD SD
Q Q
+5V+5V 4.7k?
4.7k? K
R-S触发器应用举例,单脉冲发生器（无抖动开关）
& &
RD SD
Q Q
+5V+5V 4.7k?
4.7k? K
Q
Q
t
正脉冲负脉冲
4.2.1 同步 RS触发器G 1 G 2
G
3
G
4
S CP RS CP R
&
Q Q
S CP R
S CP R
Q Q
Q Q
(a ) 逻辑电路
(b) 曾用符号
1S C1 1R
Q Q
(c ) 国标符号
&
&
&
RS
CP＝ 0时,R=S=1，触发器保持原来状态不变。
CP＝ 1时，工作情况与基本 RS触发器相同。
4.2 几种时钟触发器的功能
特性表
特性
方程
?
?
?
?
???
0
1
RS
QRSQ nn CP=1期间有效
R S Qn Qn+1 功能说明
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0
1
0
1
0
1
0
1
0
1
1
1
0
0
d
d
不变
置 1态
置 0态
不定
00
010010
10
0 1
01RS
状态转换图
1 1 1
d d
Qn
S
R
动作特点：
CP＝ 0时, 触发器保持原来状
态不变 。
在 CP＝ 1的全部时间里, S或 R
的变化都能引起触发器输出端
状态的改变
CP=1时, 若输入信号多次发生
变化, 则触发器状态多次发生
翻转, 因此其抗干扰能力差
如, S信号有一个小干扰 （ 正
脉冲 ）, 则 Q翻转为 1状态, 不
能保持 0状态
在 CP为 1期间出现的多次翻转
现象称为空翻, 是时序电路的
一种险象
0
CP
0
S
0
R
0
Q
0
Q
同步 RS触发器的波形图
4.2.2 主从触发器
1、主从 RS触发器
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R C P
CP
G
9
(a ) 逻辑电路
&
&&
&
工作原理
（ 1） 接收输入信号过程
CP=1期间：主触发器控制门 G7、
G8打开，接收输入信号 R,S，有：
从触发器控制门 G3,G4封锁, 其
状态保持不变 。
?
?
?
?
???
0
1
RS
QRSQ nmnm
1
0
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R CP
CP
G
9
&
&&
&
0
1
（ 2） 输出信号过程
CP下降沿到来时, 主触发器控
制门 G7,G8封锁, 在 CP=1期间
接收的内容被存储起来 。 同时,
从触发器控制门 G3,G4被打开,
主触发器将其接收的内容送入
从触发器, 输出端随之改变状
态 。 在 CP=0期间, 由于主触发
器保持状态不变, 因此受其控
制的从触发器的状态也即 Q,Q
的值当然不可能改变 。
?
?
?
?
???
0
1
RS
QRSQ nn CP下降沿到来时有效
特性
方程
主
要
特
点
波
形
图
（ 1） 时钟电平控制 。 在 CP＝ 1期间接收输入信号,
CP＝ 0时状态保持不变, 与基本 RS触发器相比, 对触
发器状态的转变增加了时间控制 。
（ 2） R,S之间有约束 。 不能允许出现 R和 S同时为 1
的情况, 否则会使触发器处于不确定的状态 。
CP
R
S
Q
Q
不
变
不
变
不
变
不
变
不
变
不
变
置
1
置
0
置
1
置
0
不
变
Q Q
S R
S C P R
Q Q
( b ) 曾用符号
1 S 1 R
S C P R
Q Q
( c ) 国标符号
CP C1
逻辑符号 电路特点
主从 RS触发器采用主从控制
结构, 从根本上解决了输入
信号直接控制的问题, 具有
CP＝ 1期间接收输入信号,
CP下降沿到来时触发翻转
的特点 。 但其仍然存在着约
束问题, 即在 CP＝ 1期间,
输入信号 R和 S不能同时为 1。
G
1
G
2
J K CP
G
7
主 G
8
G
5
G
6
G
3
从 G
4
Q Q
1
G
9
Q
m
Q
m
&&
&&
& &
& &
2、主从 JK触发器
nn KQRQJS ??
下降沿到来时有效CP
QKQJ
QKQQJ
QRSQ
nn
nnn
nn
1
??
??
??
?
代入主从 RS触发器的特性方程,
即可得到主从 JK触发器的特性
方程：
将
主从 JK触发器没有约束。
J K Q
n
Q
n+ 1
功能
0 0 0
0 0 1
0
1
nn
QQ ?
? 1
保持
0 1 0
0 1 1
0
0
0
1
?
?n
Q
置 0
1 0 0
1 0 1
1
1
1
1
?
?n
Q
置 1
1 1 0
1 1 1
1
0
nn
QQ ?
? 1
翻转
特
性
表
CP
J
K
Q
时
序
图
0 1
状态 0 状态 1
J=0
K=? K=0J=?
J=1 K= ?
K=1J= ?
状态转换图
J K Q
n
Q
n+ 1
功能
0 0 0
0 0 1
0
1
nn
QQ ?
? 1
保持
0 1 0
0 1 1
0
0
0
1
?
?n
Q
置 0
1 0 0
1 0 1
1
1
1
1
?
?n
Q
置 1
1 1 0
1 1 1
1
0
nn
QQ ?
? 1
翻转
Q Q
J K
J C P K
Q Q
曾用符号
1 J 1 K
J C P K
Q Q
国标符号
CP C1
电路特点逻辑符号
① 主从 JK触发器采用
主从控制结构，从根
本上解决了输入信号
直接控制的问题，具
有 CP＝ 1期间接收
输入信号,CP下降沿
到来时触发翻转的特
点。
②输入信号 J,K之间
没有约束。
③存在一次变化问题。
G
1
G
2
J K CP
G
7
G
8
G
5
G
6
G
3
G
4
Q Q
1 G
9
R
D
S
D
&&
&&
&&
& &
带清零端和预置端的
主从 JK触发器
RD=0，直接置 0
01
1
1
10
0
1
SD=0，直接置 1
G
1
G
2
J K CP
G
7
G
8
G
5
G
6
G
3
G
4
Q Q
1 G
9
R
D
S
D
&&
&&
&&
& &
10
0
0
1
1
1
1
S
D
J C P K R
D
Q Q
S
D
R
D
J K
J C P K
Q Q
曾用符号 国标符号
CP
R
D
S
D
S 1J 1K R
Q Q
C1
带清零端和预置端的主从
JK触发器的逻辑符号
1J 2K
S R
S
D
J
1
J
2
J
3
C P K
1
K
2
K
3
R
D
Q Q
CP&
&
与输入主从 JK触发器的逻辑符号
主从 JK触发器功能完善，并且输入信号 J,K之间没有约
束。但主从 JK触发器还存在着一次变化问题，即主从 JK
触发器中的主触发器，在 CP＝ 1期间其状态能且只能变化
一次，这种变化可以是 J,K变化引起，也可以是干扰脉冲
引起，因此其抗干扰能力尚需进一步提高。
主从触发器的一次翻转
CP
J
K
Q
主
Q
主
Q
Q
t
1
t
2
t
3
4.2.3 维持阻塞型边沿触发器
同时具备以下条件的触发器称为边沿触发方式触发器 (简称
边沿触发器 ),① 触发器仅在 CP某一约定跳变到来时, 才接收
输入信号； ② 在 CP=0或 CP=1期间, 输入信号变化不会引起触
发器输出状态变化 。 因此, 边沿触发器不仅克服了空翻现象,
而且大大提高了抗干扰能力, 工作更为可靠 。
边沿触发方式的触发器有两种类型：一种是维持 —阻塞式
触发器, 它是利用直流反馈来维持翻转后的新状态, 阻塞触发
器在同一时钟内再次产生翻转；另一种是边沿触发器, 它是利
用触发器内部逻辑门之间延迟时间的不同, 使触发器只在约定
时钟跳变时才接收输入信号 。
维持 —阻塞式边沿 D
1)
维持 —阻塞式 D触发器由钟控 RS触发器, 引导门和 4根直
流反馈线组成, 如图 4-18所示 。 图中, RD,SD为直接置 0、
置 1端, 其操作不受 CP控制, 因此也称异步置 0,置 1端 。
当 RDSD=01时, 使得 Q=1; 3门, 6门锁定,,由
于, 因而 Q=0,无论 CP和输入信号处于什么状
态, 都能保证触发器可靠置 0。
1,1 '' ?? DD SR
1' ??? DD SSQ
维持 — 阻塞式 D触发器
Ｄ＝１，Ｑ＝０，ＣＰ上升沿：Ｑ＝１
Ｄ＝１，Ｑ＝１Ｄ＝０，Ｑ＝０
Ｄ＝０，Ｑ＝１
自己分析
０ １
１
１
１
０
１
００ １
１ １ ０
０
１
综上所述, 维持 —阻塞式 D触发器是在 CP上升沿到达前接
收输入信号；上升沿到达时刻触发器翻转；上升沿以后输入
被封锁 。 因此, 维持 —阻塞式 D触发器具有边沿触发的功能,
并有效地防止了空翻 。
由于维持 —阻塞式 D触发器只要求输入信号 D在 CP上
升沿前后很短时间 (tset+th=3tpd)内保持不变, 而在 CP=0及
CP=1的其余时间内, 无论输入信号如何变化, 都不会影
响输出状态, 因此, 它的数据输入端具有较强的抗干扰
能力, 且工作速度快, 故应用较广泛 。
D C P
Q Q
D
Q Q
曾用符号
D C P
1D
Q Q
国标符号
C P C 1
逻辑符号
特性方程
DQ n ??1 （ CP上升沿到来有效）
D触发器状态转移真值表
D Qn+1
0
1
0
1
Qn Qn+1 D
0 0
0 1
1 0
1 1
0
1
0
1
Ｄ触发器激励表
D触发器状态图
0 1D = 0
D = 0
D = 1
D = 1
维持 — 阻塞式 D触发器波形图
CP
R
D
S
D
D
Q
14 13 1 2 1 1 1 0 9 8
74 L S 74
1 2 3 4 5 6 7
V
C C
2 R
D
2 D
2 CP
2 S
D
2 Q
2 Q
1 R
D
1 D
1 CP
1 S
D
1 Q
1 Q G ND
14 13 1 2 1 1 1 0 9 8
CC4013
1 2 3 4 5 6 7
V
C C
2 Q
2 Q
2 CP
2 R
D
2 D
2 S
D
1 Q
1 Q
1 CP
1 R
D
1 D
1 S
D
V
SS
( a ) 74 L S 74 引脚排列图 ( b) CC 4 01 3 引脚排列图
集成边沿 D触发器
注意, CC4013的异步输入端 RD和 SD为高电平有效 。
CP上升沿触发
负边沿 JK触发器
负边沿 JK触发器
&
≥1
&
≥1
& &
R
D
Q Q
S
D
CPJ K
21
′
R
D
′
S
D
4.2.4 负边沿型 JK触发器
上图是利用门传输延迟时间构成的负边沿 JK触发器逻辑
电路 。 图中的两个与或非门构成基本 RS触发器, 两个与
非门 (1,2门 )作为输入信号引导门, 而且在制作时已保
证与非门的延迟时间大于基本 RS触发器的传输延迟时间 。
RD,SD为直接置 0,置 1端, 不用时应使 SDRD=11。 其原
理如下：
当 CP=0稳定时, 输入信号 J,K被封锁,,
触发器的状态保持不变；而当 CP=1时, 触发器的输出也
不会变, 这可从以下的推导式中看出：
1'' ?? DD RS
n
D
nnn
n
D
nnn
QRQCPQQ
QSQCPQQ
????
????
?
?
'1
'1
由此可见, 在稳定的 CP=0及 CP=1期间, 触发器状态均维持
不变, 这时触发器处于一种, 自锁, 状态 。
当 CP由 1变为 0时, 由于 CP信号是直接加到与或非门的
其中一个与门输入端, 首先解除了触发器的, 自锁,, 但
还要经过一个与非门延迟时间 tpd才能变为 1。 在没有变为 1
以前, 仍维持 CP下降沿前的值, 即
'' DD RS,
nDnD KQRQJS ?? '',
代入基本 RS触发器特征方程，有
nnn QKQJQ ??? 1也就是说, 在 CP由 1变为 0的下降沿时刻, 触发器接收了输
入信号 J,K,并按 JK触发器的特征规律变化 。
由以上分析可知, 在 CP=1时, J,K信号可以进入输
入与非门, 但仍被拒于触发器之外 。 只有在 CP由 1变为 0
之后的短暂时刻里, 由于与非门对信号的延迟, 在 CP=0
前进入与非门的 J,K信号仍起作用, 而此时触发器又解
除了, 自锁,, 使得 J,K信号可以进入触发器, 并引起
触发器状态改变 。 因此, 只在时钟下降沿前的 J,K值
才能对触发器起作用, 从而实现了边沿触发的功能 。
综上所述, 负边沿 JK触发器是在 CP下降沿产生翻转,
翻转方向决定于 CP下降前瞬间的 J,K输入信号 。 它只要
求输入信号在 CP下降沿到达之前, 在与非门 1,2转换过
程中保持不变, 而在 CP=0及 CP=1期间, J,K信号的任何
变化都不会影响触发器的输出 。 因此这种触发器比维持 —
阻塞式触发器在数据输入端具有更强的抗干扰能力, 其波
形图如图所示 。
边沿 JK触发器的理想波形图
CP
J
Q
K
J C P K
Q Q
J K
Q Q
曾用符号
J C P K
1 J 1 K
Q Q
国标符号
C P
C 1
边沿 JK触发器
的逻辑符号
边沿 JK触发
器的特点
① 边沿触发，无一
次变化问题。
②功能齐全，使用
方便灵活。
③抗干扰能力极强，
工作速度很高。
集成边沿 JK触发器
(a ) 74 L S 11 2 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S 11 2
1 2 3 4 5 6 7 8
V
C C
1 R
D
2 R
D
2 CP
2 K
2 J
2 S
D
2 Q
1 CP
1 K
1 J
1 S
D
1 Q
1 Q
2 Q G ND
(b ) CC4 02 7 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
CC4 02 7
1 2 3 4 5 6 7 8
V
DD
2 Q
2 Q
2 CP
2 R
D
2 K
2 J
2 S
D
1 Q
1 Q
1 CP
1 R
D
1 K
1 J
1 S
D
V
SS
① 74LS112为 CP下降沿触发 。
② CC4027为 CP上升沿触发, 且其
异步输入端 RD和 SD为高电平有效 。
注
意
Ｊ－Ｋ触发器的Ｊ、Ｋ端连接在一起就形成了Ｔ触发器
真值表
K J Qn+1
0 0 Qn
1 0 0
0 1 1
1 1 Q
真值表
T Qn+1
0 Qn
1 nQ
（１）逻辑符号
（２）真值表
4.2.5 T和 T’触发器
nnn1n QTQTQTQ ?????
激励表
Qn Qn+1 T
0 0 0
0 1 1
1 0 1
1 1 0
（３）状态转换图
（４）特征方程
T=1时又称做 T’触发器,Q n+1 =/Qn;即每来一个 CP的
有效边沿状态就翻转一次，亦可称之为计数型触发器。
触发器逻辑功能的转换
nn1n QKQJQ ???
nnnn1n QDDQ)QQ(DDQ ??????
一、Ｊ－Ｋ型改Ｄ型
Ｊ－Ｋ触发器特征方程：
Ｄ触发器特征方程：
KＪ＝Ｄ ＝Ｄ
比较得：
二、Ｄ型改Ｊ－Ｋ型
三、Ｄ型改Ｔ型
自己完成
本章小结,
触发器是数字电路的极其重要的基本单元 。 触发器有两个
稳定状态, 在外界信号作用下, 可以从一个稳态转变为另一个
稳态；无外界信号作用时状态保持不变 。 因此, 触发器可以作
为二进制存储单元使用 。
触发器的逻辑功能可以用真值表, 卡诺图, 特性方程, 状
态图和波形图等 5种方式来描述 。 触发器的特性方程是表示其逻
辑功能的重要逻辑函数, 在分析和设计时序电路时常用来作为
判断电路状态转换的依据 。
各种不同逻辑功能的触发器的特性方程为：
RS触发器,Qn+1=S+RQn,其约束条件为,RS＝ 0
JK触发器,Qn+1=JQn+KQn
D触发器,Qn+1=D
T触发器,Qn+1=TQn+TQn
T＇ 触发器,Qn+1=Qn
同一种功能的触发器, 可以用不同的电路结构形式来实现；
反过来, 同一种电路结构形式, 可以构成具有不同功能的各种
类型触发器 。
要求掌握：
（ 1）触发器的概念
（ 2）电平触发、边沿触发
（ 3）钟控 R-S,J-K,D触发器的逻辑功能
（ 4）集成触发器的使用：
直接（异步）置 0置 1端 时钟输入端 触发输入端
例题：时钟 CP波形如图所示,试画出各触发器 Q
端的波形,设各输出端 Q的初始状态 Qn=0 。
1J
Q
C1
CP
Q
1K
"1"
D
QC1
Q1
Q
Q2
CP
CP
Q1
Q2
1J
Q
C1
CP
Q
1K
"1"
D
QC1
Q1
Q
Q2
)(12
11
1
1
??
???
CPQQ
QKQJQ
nn
nnn
)(112 ??? CPQQ nn
触发器分类：
本章重点,触发器外部逻辑功能、触发方式。
能够存储一位二进制信息的基本单元。
1.有两个能够保持的稳定状态，分别用来表示逻辑 0和逻辑 1。
2,在适当输入信号作用下，可从一种状态翻转到另一种状态；
在输入信号取消后，能将获得的新状态保存下来。
按 触发方式 分：电位触发方式、时钟触发方式
按 逻辑功能 分,R-S触发器,D触发器,J-K触发器和 T触发器
组合电路,不含记忆元件,无反馈,输出与原来状态无关
第四章 集成触发器
触发器：
按 电路结构 分：基本型、主从型、维持阻塞型和边沿型等
时序电路,含记忆元件,有反馈,输出与原来状态有关
4.1 基本 RS触发器
1 1
10
1 1
01
一、电路图与逻辑符号
（ 2）由两个“与非”门构成的 R-S触发器电路图
Q RD=1,SD=1,Q=0,=1
两个稳定状态：
Q
RD=1,SD=1,Q=1,=0
RD,SD,输入
RD,SD为 1
输出不变
（ 1）逻辑符号
Q； Q,：输出
1 0
10
0 1
01
0 0
11
二、基本工作原理：
RD=0,SD=1,Q =0,Q=1
RD=1,SD=0,Q =1,Q=0
RD=1,SD=1,Q, Q（不变）
RD=0,SD=0,Q =Q=1，不稳定
真值表
RD SD Q
0 1 0 1
1 0 1 0
0 0 不定（ Ф）
1 1 不变
Q
RD,SD同时变
为 1时，输出不稳定
RD=1,SD=1,Q, Q（不变）由于,所以,R,S端的低电平信号撤消后，电路状态不变，
相当于记忆下了当前状态。
三、逻辑功能的表示方法：
表 4-2状态转换真值表
RD SD Qn Qn+1
0 0 0 Ф
0 0 1 Ф
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1
?
?
?
??
???
1SR
QRSQ
DD
nDD1n
约束条件，不能同时为零
卡诺图
2.特征方程
Qn,原状态或现态即触发器接收输入信号之前的状态
Qn+1：新状态或次态即触发器接收输入信号之后新的稳定状态
1.状态转换真值表：输入信号与
原态、次态之间的关系
RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示）
SD：置 1或置位端（低电平置１）
Q：触发器原端或 1端
Q
：触发器非端或 0端
3.逻辑符号
4.时序图（波形图）
R
S
Q
Q
置 1 置 0置 1 置 1 置 1保持 不允许
R-S触发器应用举例, 单脉冲发生器（无抖动开关）
& &
RD SD
Q Q
+5V+5V 4.7k?
4.7k? K
R-S触发器应用举例, 单脉冲发生器（无抖动开关）
& &
RD SD
Q Q
+5V+5V 4.7k?
4.7k? K
R-S触发器应用举例,单脉冲发生器（无抖动开关）
& &
RD SD
Q Q
+5V+5V 4.7k?
4.7k? K
Q
Q
t
正脉冲负脉冲
4.2.1 同步 RS触发器G 1 G 2
G
3
G
4
S CP RS CP R
&
Q Q
S CP R
S CP R
Q Q
Q Q
(a ) 逻辑电路
(b) 曾用符号
1S C1 1R
Q Q
(c ) 国标符号
&
&
&
RS
CP＝ 0时,R=S=1，触发器保持原来状态不变。
CP＝ 1时，工作情况与基本 RS触发器相同。
4.2 几种时钟触发器的功能
特性表
特性
方程
?
?
?
?
???
0
1
RS
QRSQ nn CP=1期间有效
R S Qn Qn+1 功能说明
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0
1
0
1
0
1
0
1
0
1
1
1
0
0
d
d
不变
置 1态
置 0态
不定
00
010010
10
0 1
01RS
状态转换图
1 1 1
d d
Qn
S
R
动作特点：
CP＝ 0时, 触发器保持原来状
态不变 。
在 CP＝ 1的全部时间里, S或 R
的变化都能引起触发器输出端
状态的改变
CP=1时, 若输入信号多次发生
变化, 则触发器状态多次发生
翻转, 因此其抗干扰能力差
如, S信号有一个小干扰 （ 正
脉冲 ）, 则 Q翻转为 1状态, 不
能保持 0状态
在 CP为 1期间出现的多次翻转
现象称为空翻, 是时序电路的
一种险象
0
CP
0
S
0
R
0
Q
0
Q
同步 RS触发器的波形图
4.2.2 主从触发器
1、主从 RS触发器
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R C P
CP
G
9
(a ) 逻辑电路
&
&&
&
工作原理
（ 1） 接收输入信号过程
CP=1期间：主触发器控制门 G7、
G8打开，接收输入信号 R,S，有：
从触发器控制门 G3,G4封锁, 其
状态保持不变 。
?
?
?
?
???
0
1
RS
QRSQ nmnm
1
0
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R CP
CP
G
9
&
&&
&
0
1
（ 2） 输出信号过程
CP下降沿到来时, 主触发器控
制门 G7,G8封锁, 在 CP=1期间
接收的内容被存储起来 。 同时,
从触发器控制门 G3,G4被打开,
主触发器将其接收的内容送入
从触发器, 输出端随之改变状
态 。 在 CP=0期间, 由于主触发
器保持状态不变, 因此受其控
制的从触发器的状态也即 Q,Q
的值当然不可能改变 。
?
?
?
?
???
0
1
RS
QRSQ nn CP下降沿到来时有效
特性
方程
主
要
特
点
波
形
图
（ 1） 时钟电平控制 。 在 CP＝ 1期间接收输入信号,
CP＝ 0时状态保持不变, 与基本 RS触发器相比, 对触
发器状态的转变增加了时间控制 。
（ 2） R,S之间有约束 。 不能允许出现 R和 S同时为 1
的情况, 否则会使触发器处于不确定的状态 。
CP
R
S
Q
Q
不
变
不
变
不
变
不
变
不
变
不
变
置
1
置
0
置
1
置
0
不
变
Q Q
S R
S C P R
Q Q
( b ) 曾用符号
1 S 1 R
S C P R
Q Q
( c ) 国标符号
CP C1
逻辑符号 电路特点
主从 RS触发器采用主从控制
结构, 从根本上解决了输入
信号直接控制的问题, 具有
CP＝ 1期间接收输入信号,
CP下降沿到来时触发翻转
的特点 。 但其仍然存在着约
束问题, 即在 CP＝ 1期间,
输入信号 R和 S不能同时为 1。
G
1
G
2
J K CP
G
7
主 G
8
G
5
G
6
G
3
从 G
4
Q Q
1
G
9
Q
m
Q
m
&&
&&
& &
& &
2、主从 JK触发器
nn KQRQJS ??
下降沿到来时有效CP
QKQJ
QKQQJ
QRSQ
nn
nnn
nn
1
??
??
??
?
代入主从 RS触发器的特性方程,
即可得到主从 JK触发器的特性
方程：
将
主从 JK触发器没有约束。
J K Q
n
Q
n+ 1
功能
0 0 0
0 0 1
0
1
nn
QQ ?
? 1
保持
0 1 0
0 1 1
0
0
0
1
?
?n
Q
置 0
1 0 0
1 0 1
1
1
1
1
?
?n
Q
置 1
1 1 0
1 1 1
1
0
nn
QQ ?
? 1
翻转
特
性
表
CP
J
K
Q
时
序
图
0 1
状态 0 状态 1
J=0
K=? K=0J=?
J=1 K= ?
K=1J= ?
状态转换图
J K Q
n
Q
n+ 1
功能
0 0 0
0 0 1
0
1
nn
QQ ?
? 1
保持
0 1 0
0 1 1
0
0
0
1
?
?n
Q
置 0
1 0 0
1 0 1
1
1
1
1
?
?n
Q
置 1
1 1 0
1 1 1
1
0
nn
QQ ?
? 1
翻转
Q Q
J K
J C P K
Q Q
曾用符号
1 J 1 K
J C P K
Q Q
国标符号
CP C1
电路特点逻辑符号
① 主从 JK触发器采用
主从控制结构，从根
本上解决了输入信号
直接控制的问题，具
有 CP＝ 1期间接收
输入信号,CP下降沿
到来时触发翻转的特
点。
②输入信号 J,K之间
没有约束。
③存在一次变化问题。
G
1
G
2
J K CP
G
7
G
8
G
5
G
6
G
3
G
4
Q Q
1 G
9
R
D
S
D
&&
&&
&&
& &
带清零端和预置端的
主从 JK触发器
RD=0，直接置 0
01
1
1
10
0
1
SD=0，直接置 1
G
1
G
2
J K CP
G
7
G
8
G
5
G
6
G
3
G
4
Q Q
1 G
9
R
D
S
D
&&
&&
&&
& &
10
0
0
1
1
1
1
S
D
J C P K R
D
Q Q
S
D
R
D
J K
J C P K
Q Q
曾用符号 国标符号
CP
R
D
S
D
S 1J 1K R
Q Q
C1
带清零端和预置端的主从
JK触发器的逻辑符号
1J 2K
S R
S
D
J
1
J
2
J
3
C P K
1
K
2
K
3
R
D
Q Q
CP&
&
与输入主从 JK触发器的逻辑符号
主从 JK触发器功能完善，并且输入信号 J,K之间没有约
束。但主从 JK触发器还存在着一次变化问题，即主从 JK
触发器中的主触发器，在 CP＝ 1期间其状态能且只能变化
一次，这种变化可以是 J,K变化引起，也可以是干扰脉冲
引起，因此其抗干扰能力尚需进一步提高。
主从触发器的一次翻转
CP
J
K
Q
主
Q
主
Q
Q
t
1
t
2
t
3
4.2.3 维持阻塞型边沿触发器
同时具备以下条件的触发器称为边沿触发方式触发器 (简称
边沿触发器 ),① 触发器仅在 CP某一约定跳变到来时, 才接收
输入信号； ② 在 CP=0或 CP=1期间, 输入信号变化不会引起触
发器输出状态变化 。 因此, 边沿触发器不仅克服了空翻现象,
而且大大提高了抗干扰能力, 工作更为可靠 。
边沿触发方式的触发器有两种类型：一种是维持 —阻塞式
触发器, 它是利用直流反馈来维持翻转后的新状态, 阻塞触发
器在同一时钟内再次产生翻转；另一种是边沿触发器, 它是利
用触发器内部逻辑门之间延迟时间的不同, 使触发器只在约定
时钟跳变时才接收输入信号 。
维持 —阻塞式边沿 D
1)
维持 —阻塞式 D触发器由钟控 RS触发器, 引导门和 4根直
流反馈线组成, 如图 4-18所示 。 图中, RD,SD为直接置 0、
置 1端, 其操作不受 CP控制, 因此也称异步置 0,置 1端 。
当 RDSD=01时, 使得 Q=1; 3门, 6门锁定,,由
于, 因而 Q=0,无论 CP和输入信号处于什么状
态, 都能保证触发器可靠置 0。
1,1 '' ?? DD SR
1' ??? DD SSQ
维持 — 阻塞式 D触发器
Ｄ＝１，Ｑ＝０，ＣＰ上升沿：Ｑ＝１
Ｄ＝１，Ｑ＝１Ｄ＝０，Ｑ＝０
Ｄ＝０，Ｑ＝１
自己分析
０ １
１
１
１
０
１
００ １
１ １ ０
０
１
综上所述, 维持 —阻塞式 D触发器是在 CP上升沿到达前接
收输入信号；上升沿到达时刻触发器翻转；上升沿以后输入
被封锁 。 因此, 维持 —阻塞式 D触发器具有边沿触发的功能,
并有效地防止了空翻 。
由于维持 —阻塞式 D触发器只要求输入信号 D在 CP上
升沿前后很短时间 (tset+th=3tpd)内保持不变, 而在 CP=0及
CP=1的其余时间内, 无论输入信号如何变化, 都不会影
响输出状态, 因此, 它的数据输入端具有较强的抗干扰
能力, 且工作速度快, 故应用较广泛 。
D C P
Q Q
D
Q Q
曾用符号
D C P
1D
Q Q
国标符号
C P C 1
逻辑符号
特性方程
DQ n ??1 （ CP上升沿到来有效）
D触发器状态转移真值表
D Qn+1
0
1
0
1
Qn Qn+1 D
0 0
0 1
1 0
1 1
0
1
0
1
Ｄ触发器激励表
D触发器状态图
0 1D = 0
D = 0
D = 1
D = 1
维持 — 阻塞式 D触发器波形图
CP
R
D
S
D
D
Q
14 13 1 2 1 1 1 0 9 8
74 L S 74
1 2 3 4 5 6 7
V
C C
2 R
D
2 D
2 CP
2 S
D
2 Q
2 Q
1 R
D
1 D
1 CP
1 S
D
1 Q
1 Q G ND
14 13 1 2 1 1 1 0 9 8
CC4013
1 2 3 4 5 6 7
V
C C
2 Q
2 Q
2 CP
2 R
D
2 D
2 S
D
1 Q
1 Q
1 CP
1 R
D
1 D
1 S
D
V
SS
( a ) 74 L S 74 引脚排列图 ( b) CC 4 01 3 引脚排列图
集成边沿 D触发器
注意, CC4013的异步输入端 RD和 SD为高电平有效 。
CP上升沿触发
负边沿 JK触发器
负边沿 JK触发器
&
≥1
&
≥1
& &
R
D
Q Q
S
D
CPJ K
21
′
R
D
′
S
D
4.2.4 负边沿型 JK触发器
上图是利用门传输延迟时间构成的负边沿 JK触发器逻辑
电路 。 图中的两个与或非门构成基本 RS触发器, 两个与
非门 (1,2门 )作为输入信号引导门, 而且在制作时已保
证与非门的延迟时间大于基本 RS触发器的传输延迟时间 。
RD,SD为直接置 0,置 1端, 不用时应使 SDRD=11。 其原
理如下：
当 CP=0稳定时, 输入信号 J,K被封锁,,
触发器的状态保持不变；而当 CP=1时, 触发器的输出也
不会变, 这可从以下的推导式中看出：
1'' ?? DD RS
n
D
nnn
n
D
nnn
QRQCPQQ
QSQCPQQ
????
????
?
?
'1
'1
由此可见, 在稳定的 CP=0及 CP=1期间, 触发器状态均维持
不变, 这时触发器处于一种, 自锁, 状态 。
当 CP由 1变为 0时, 由于 CP信号是直接加到与或非门的
其中一个与门输入端, 首先解除了触发器的, 自锁,, 但
还要经过一个与非门延迟时间 tpd才能变为 1。 在没有变为 1
以前, 仍维持 CP下降沿前的值, 即
'' DD RS,
nDnD KQRQJS ?? '',
代入基本 RS触发器特征方程，有
nnn QKQJQ ??? 1也就是说, 在 CP由 1变为 0的下降沿时刻, 触发器接收了输
入信号 J,K,并按 JK触发器的特征规律变化 。
由以上分析可知, 在 CP=1时, J,K信号可以进入输
入与非门, 但仍被拒于触发器之外 。 只有在 CP由 1变为 0
之后的短暂时刻里, 由于与非门对信号的延迟, 在 CP=0
前进入与非门的 J,K信号仍起作用, 而此时触发器又解
除了, 自锁,, 使得 J,K信号可以进入触发器, 并引起
触发器状态改变 。 因此, 只在时钟下降沿前的 J,K值
才能对触发器起作用, 从而实现了边沿触发的功能 。
综上所述, 负边沿 JK触发器是在 CP下降沿产生翻转,
翻转方向决定于 CP下降前瞬间的 J,K输入信号 。 它只要
求输入信号在 CP下降沿到达之前, 在与非门 1,2转换过
程中保持不变, 而在 CP=0及 CP=1期间, J,K信号的任何
变化都不会影响触发器的输出 。 因此这种触发器比维持 —
阻塞式触发器在数据输入端具有更强的抗干扰能力, 其波
形图如图所示 。
边沿 JK触发器的理想波形图
CP
J
Q
K
J C P K
Q Q
J K
Q Q
曾用符号
J C P K
1 J 1 K
Q Q
国标符号
C P
C 1
边沿 JK触发器
的逻辑符号
边沿 JK触发
器的特点
① 边沿触发，无一
次变化问题。
②功能齐全，使用
方便灵活。
③抗干扰能力极强，
工作速度很高。
集成边沿 JK触发器
(a ) 74 L S 11 2 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S 11 2
1 2 3 4 5 6 7 8
V
C C
1 R
D
2 R
D
2 CP
2 K
2 J
2 S
D
2 Q
1 CP
1 K
1 J
1 S
D
1 Q
1 Q
2 Q G ND
(b ) CC4 02 7 的引脚图
16 15 1 4 1 3 1 2 11 1 0 9
CC4 02 7
1 2 3 4 5 6 7 8
V
DD
2 Q
2 Q
2 CP
2 R
D
2 K
2 J
2 S
D
1 Q
1 Q
1 CP
1 R
D
1 K
1 J
1 S
D
V
SS
① 74LS112为 CP下降沿触发 。
② CC4027为 CP上升沿触发, 且其
异步输入端 RD和 SD为高电平有效 。
注
意
Ｊ－Ｋ触发器的Ｊ、Ｋ端连接在一起就形成了Ｔ触发器
真值表
K J Qn+1
0 0 Qn
1 0 0
0 1 1
1 1 Q
真值表
T Qn+1
0 Qn
1 nQ
（１）逻辑符号
（２）真值表
4.2.5 T和 T’触发器
nnn1n QTQTQTQ ?????
激励表
Qn Qn+1 T
0 0 0
0 1 1
1 0 1
1 1 0
（３）状态转换图
（４）特征方程
T=1时又称做 T’触发器,Q n+1 =/Qn;即每来一个 CP的
有效边沿状态就翻转一次，亦可称之为计数型触发器。
触发器逻辑功能的转换
nn1n QKQJQ ???
nnnn1n QDDQ)QQ(DDQ ??????
一、Ｊ－Ｋ型改Ｄ型
Ｊ－Ｋ触发器特征方程：
Ｄ触发器特征方程：
KＪ＝Ｄ ＝Ｄ
比较得：
二、Ｄ型改Ｊ－Ｋ型
三、Ｄ型改Ｔ型
自己完成
本章小结,
触发器是数字电路的极其重要的基本单元 。 触发器有两个
稳定状态, 在外界信号作用下, 可以从一个稳态转变为另一个
稳态；无外界信号作用时状态保持不变 。 因此, 触发器可以作
为二进制存储单元使用 。
触发器的逻辑功能可以用真值表, 卡诺图, 特性方程, 状
态图和波形图等 5种方式来描述 。 触发器的特性方程是表示其逻
辑功能的重要逻辑函数, 在分析和设计时序电路时常用来作为
判断电路状态转换的依据 。
各种不同逻辑功能的触发器的特性方程为：
RS触发器,Qn+1=S+RQn,其约束条件为,RS＝ 0
JK触发器,Qn+1=JQn+KQn
D触发器,Qn+1=D
T触发器,Qn+1=TQn+TQn
T＇ 触发器,Qn+1=Qn
同一种功能的触发器, 可以用不同的电路结构形式来实现；
反过来, 同一种电路结构形式, 可以构成具有不同功能的各种
类型触发器 。
要求掌握：
（ 1）触发器的概念
（ 2）电平触发、边沿触发
（ 3）钟控 R-S,J-K,D触发器的逻辑功能
（ 4）集成触发器的使用：
直接（异步）置 0置 1端 时钟输入端 触发输入端
例题：时钟 CP波形如图所示,试画出各触发器 Q
端的波形,设各输出端 Q的初始状态 Qn=0 。
1J
Q
C1
CP
Q
1K
"1"
D
QC1
Q1
Q
Q2
CP
CP
Q1
Q2
1J
Q
C1
CP
Q
1K
"1"
D
QC1
Q1
Q
Q2
)(12
11
1
1
??
???
CPQQ
QKQJQ
nn
nnn
)(112 ??? CPQQ nn
