?时序逻辑电路的分析
?常用的时序逻辑电路
?时序逻辑电路的设计
第五章 时序逻辑电路
5.1 概述
1、时序电路的特点
时序电路在任何时刻
的稳定输出，不仅与
该时刻的输入信号有
关，而且还与电路原
来的状态有关。
∑
C
I
C
O
1 D
C 1
CP
C
i － 1
a
i
b
i
S
i
FF
C
i
Q
时序电路示例
时序逻辑电路的结构框图
与组合逻辑电路相比, 时序逻辑电路有两个特点：第一,
时序逻辑电路包含组合逻辑电路和存储电路两部分, 存储电路
具有记忆功能, 通常由触发器组成；第二, 存储电路的状态反
馈到组合逻辑电路的输入端, 与外部输入信号共同决定组合逻
辑电路的输出 。 组合逻辑电路的输出除包含外部输出外, 还包
含连接到存储电路的内部输出, 它将控制存储电路状态的转移 。
存储电路
组合逻辑电路
?
??
?x
1
x
n
z
1
z
m
q
1
q
j
y
1
y
k
x1, xn：
时序电路的输入
z1, zm：
时序电路的输出
q1.,qj：
存储电路的状态输出
Y1, Yl：
存储 电路的激励输入
?
?
?
?
?
?
?
???????
???????
???????
),,,,,,,(
),,,,,,,(
),,,,,,,(
2121
212122
212111
n
j
nnn
n
nn
m
n
m
n
j
nnn
n
nnn
n
j
nnn
n
nnn
qqqxxxfz
qqqxxxfz
qqqxxxfz
…
?
?
?
?
?
?
?
???????
???????
???????
),,,,,,,(
),,,,,,,(
),,,,,,,(
2121
212122
212111
n
j
nnn
n
nn
k
n
k
n
j
nnn
n
nnn
n
j
nnn
n
nnn
qqqxxxgy
qqqxxxgy
qqqxxxgy
?
?
?
?
?
?
?
???????
???????
???????
?
?
?
),,,,,,,(
),,,,,,,(
),,,,,,,(
2121
1
21212
1
2
21211
1
1
n
j
nnn
k
nn
j
n
j
n
j
nnn
k
nnn
n
j
nnn
n
nnn
qqqyyyhq
qqqyyyhq
qqqyyyhq
…
…
输出方程：
驱动方程：
状态方程：
其中, 第一个方程组称为输出方程, 第二个方程组称为驱动
方程 （ 或激励方程 ）,第三个方程组称为状态方程 。 方程中
的上标 n和 n+1表示相邻的两个离散时间 （ 或称相邻的两个节
拍 ）, 如 表示存储电路中每个触发器的当前
状态 （ 也称现状态或原状态 ）, 表示存
储电路中每个触发器的新状态 （ 也称下一状态或次状态 ） 。
以上三个方程组可写成如下形式：
njnn qqq,、,???21
11211 ??? ??? njnn qqq,、、
),(
),(
),(
1 nnn
nnn
nnn
QYHQ
QXGY
QXFZ
?
?
?
?
从以上关系式不难看出：时序逻辑电路某时刻的输出 Zn
决定于该时刻的外部输入 Xn和内部状态 Qn；而时序逻辑电路
的下一状态 Qn+1同样决定于 Xn和 Qn。 时序逻辑电路的工作过
程实质上就是在不同的输入条件下, 内部状态不断更新的过
程 。 以上三个方程人们习惯写成如下形式：
),(
),(
),(
1
QYHQ
QXGY
QXFZ
n
?
?
?
?
2、时序电路的分类
根据时钟分类
同步时序电路,各个触发器的时钟脉冲相同，即电路中有一
个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变
一次。
异步时序电路,各个触发器的时钟脉冲不同，即电路中没有
统一的时钟脉冲来控制电路状态的变化，电路状态改变时，
电路中要更新状态的触发器的翻转有先有后，是异步进行的。
1 J
C 1
1 K
1 J
C 1
1 K
1 J
C 1
1 K
& &
FF
1
FF
0
FF
2
Z
CP
Q
2
Q
1
Q
0
1 J
C 1
1 K
1 J
C 1
1 K
1 J
C 1
1 K
&
FF
1
FF
0
FF
2
CP
Z
Q
2
Q 1Q 0
同步时序电路示例 异步时序电路示例
（ 1）
),(
),(
),(
1
QYHQ
QXGY
QXFZ
n
?
?
?
?
3、时序电路的 功能描述：
输出方程：
驱动方程：
状态方程：
（ 2） 状态转换表
状态转移表也称状态迁移表或状态表, 是用列表的方
式来描述时序逻辑电路输出 Z,次态 Qn+1和外部输入 X,现
态 Q之间的逻辑关系 。
时序电路状态表
（ 3） 状态图
时序逻辑电路状态图示例
00 01
1110
0 1 / 1
1 1 / 0
0 0 / 0
1 1 / 0 1 0 / 1
1 1 / 0
0 1 / 1
0 0 / 0
1 1 / 0
0 0 / 1
1 0 / 1
1 0 / 1
0 0 / 1
0 1 / 1
0 1 / 1
1 0 / 1
X
1
X
0
/ Z
Q
1
Q
0
( a )
0 0 / 0 0 1 / 0
1 0 / 01 1 / 1
( b )
Q
1
Q
0
/ Z
1
1
1 1 0
0
0
0
X
0 0 0 0 0 1 0 1 0 0 1 1
1 1 1 1 1 0 1 0 1 1 0 0
Q
2
Q
1
Q
0
( c )
（ 4）
时序图即为时序电路的工作波形图, 它以波形的形式
描述时序电路内部状态 Q,外部输出 Z随输入信号 X变化的
规律, 其具体画法将在下面讨论 。
以上几种同步时序逻辑电路功能描述的方法, 各有特
点, 但实质相同, 且可以相互转换, 它们都是同步时序逻
辑电路分析和设计的主要工具 。
电路图
时钟方程、
驱动方程和
输出方程
状态方程
状态图、
状态表或
时序图
判断电路
逻辑功能
检查自启动
1 2
3
5
5.2 时序逻辑电路的分析方法
时序电路的分析步骤：
计算
4
Y
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q
0
Q
0
FF
0
F F
1
F F
2
CP
CPCPCPCP ??? 012
例
1
nn QQY 21?
?
?
?
?
?
??
??
??
nn
nn
nn
QKQJ
QKQJ
QKQJ
2020
0101
1212
时钟方程：
输出方程：
同步时序电路的时
钟方程可省去不写。
驱动方程：
1
写
方
程
式
2 求状态方程
JK触发器的特性方程：
nnn QKQJQ ??? 1
将各触发器的驱动方程代入, 即得电路的状态方程：
?
?
?
?
?
?????
?????
?????
?
?
?
nnnnnnnn
nnnnnnnn
nnnnnnnn
QQQQQQKQJQ
QQQQQQKQJQ
QQQQQQKQJQ
202020000
1
0
010101111
1
1
121212222
1
2
现 态 次 态 输 出
nnn
QQQ
012
1
0
1
1
1
2
??? nnn
QQQ
Y
3 计算、列状态表
nn
nn
nn
nn
QQY
QQ
QQ
QQ
21
2
1
0
0
1
1
1
1
2
?
?
?
?
?
?
?
?
?
?
?
?
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 1
1 0 1
1 1 1
0 0 0
0 1 0
1 0 0
1 1 0
0
0
0
0
1
1
0
0
000
10
0
0
1
0
1
1
1
2
???
?
?
?
?
?
??
?
?
?
?
?
Y
Q
Q
Q
n
n
n
1
1
11
01
?
?
?
?
?
?
0
4 画状态图、时序图
000 → 001 → 011
/1 ↑ ↓ /0
100 ← 110 ← 111
/ 0 / 0
/ 0 / 0
( a ) 有效循环
0 1 0 1 0 1
( b ) 无效循环
/0
/1
排列顺序：
/ Y
nnn
QQQ
012
状态图
由状态图可见，有效循环中没有包含所有的状态，故需检查
其自 启动功能 。该电路的两个无效状态无法自动返回有效循
环，所以不具备 自启动功能 。
若无效状态均能自动返回有效循环，则具备 自启动功能 。
CP
Q
0
Q
1
Q
2
Y
5
电
路
功
能
时
序
图
有效循环的 6个状态分别是 0～ 5这 6个十进制数字的格
雷码, 并且在时钟脉冲 CP的作用下, 这 6个状态是按
递增规律变化的, 即：
000→001→011→111→110→100→000→…
所以这是一个用格雷码表示的六进制同步加法计数器 。
当对第 6个脉冲计数时, 计数器又重新从 000开始计数,
并产生输出 Y＝ 1。
Q 0
Q 0
FF 0 F F 1
CP
Y
Q 1
Q 1
1T
C 1
1T
C 1
&
=1
X
,1,例
2
输出方程：
同步时序电路，时钟方程省去。
驱动方程：
1
写
方
程
式
nn QXQXY 11 ???
?
?
?
?
??
10
01
T
QXT n
??
?
?
?
?????
??????
nnnn
nnnn
QQQTQ
QQXQTQ
00000
1011
1
1
1
2 求状态方程
T触发器的特性方程：
将各触发器的驱动方程代入, 即得电路的状态方程：
nn QTQ ??? 1
3 计算、列状态表
输入 现 态 次 态 输出
X
nn
QQ
01
1
0
1
1
?? nn
QQ
Y
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 1
1 0
1 1
0 0
1 1
0 0
0 1
1 0
1
1
1
1
0
0
1
1
n
nn
nnn
QXY
QQ
QQXQ
1
00
10
1
1
??
??
?
?
?
?
????
100
10
0000
0
1
1
???
??
?
?
?
??
?????
Y
Q
Q
n
n
100
01
11
0
???
?? ??
?
Y
n
11
10
01
?
? 01 ?
01
01 ? 01 ?
111
01
1111
0
1
1
???
??
?
?
?
??
??
?
Y
Q
n
n
4
00 01
11 10
0/ 1 1/ 0 1/ 1 0/ 1
0/ 1
0/ 0
1/ 1
0/ 1
CP
X
Q
0
Q
1
Y
(a ) 状态图 (b) 时序图
5
电
路
功
能
由状态图可以看出, 当输入 X ＝ 0时, 在时钟脉冲 CP
的作用下, 电路的 4个状态按递增规律循环变化, 即：
00→01→10→11→00→…
当 X＝ 1时, 在时钟脉冲 CP的作用下, 电路的 4个状态
按递减规律循环变化, 即：
00→11→10→01→00→…
可见, 该电路既具有递增计数功能, 又具有递减计数
功能, 是一个 2位二进制同步可逆计数器 。
画
状
态
图
时
序
图
CP
Q 2
Q 2
1D
C 1
1D
C 1
Q 1
Q 1
FF 0 F F 1 F F 2
1D
C 1
Q 0
Q 0
异步时序电路分析举例：
异步时序电路，时钟方程：
驱动方程：
1
写
方
程
式
CPCPQCPQCP ??? 00112,，
nnn QDQDQD 001122 ???,，
?
?
?
?
?
??
??
??
?
?
?
上升沿时刻有效
上升沿时刻有效
上升沿时刻有效
CP
Q
Q
00
1
0
011
1
1
122
1
2
nn
nn
nn
QDQ
QDQ
QDQ
DQ n ?? 1
2 求状态方程
D触发器的特性方程：
将各触发器的驱动方程代入, 即得电路的状态方程：
3 计算、列状态表
现 态 次 态 注
nnn
QQQ
012
1
0
1
1
1
2
??? nnn
QQQ 时钟条件
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
?
?
?
?
?
??
??
??
?
?
?
CP
Q
Q
0
1
0
01
1
1
12
1
2
nn
nn
nn
QQ
QQ
QQ
?
?
?
?
?
???
???
???
?
?
?
CP,10
Q,10
Q,10
1
0
0
1
1
1
1
2
n
n
n
Q
Q
Q
?? CP,01
不变
不变
?
??
?
?
?
CP,10
Q,01
1
0
0
1
1
2
n
n
n
不变
1 不变
?Q,01 1,1 不变
,
,0
不变不变
0 0 0 ← 001 ← 010 ← 011
↓ ↑
111 → 110 → 101 → 100
(a ) 状态图 (b ) 时序图
CP
Q
0
Q
1
Q
2
排列顺序：
nnn
QQQ
012
4
5 电路功能
由状态图可以看出, 在时钟脉冲 CP的作用下, 电路的 8个状
态按递减规律循环变化, 即：
000→111→110→101→100→011→010→001→000→…
电路具有递减计数功能, 是一个 3位二进制异步减法计数器 。
画状态图、时序图
在数字电路中，用来存放二进制数据或代码的电路称
为寄存器。
寄存器是由具有存储功能的触发器组合起来构成的 。
一个触发器可以存储 1位二进制代码, 存放 n位二进制
代码的寄存器, 需用 n个触发器来构成 。
按照功能的不同, 可将寄存器分为基本寄存器和移位
寄存器两大类 。 基本寄存器只能并行送入数据, 需要
时也只能并行输出 。 移位寄存器中的数据可以在移位
脉冲作用下依次逐位右移或左移, 数据既可以并行输
入, 并行输出, 也可以串行输入, 串行输出, 还可以
并行输入, 串行输出, 串行输入, 并行输出, 十分灵
活, 用途也很广 。
5.3 寄存器和移位寄存器
1、单拍工作方式基本寄存器
D
1
1D C1
Q
0
Q
0
D
0
FF
0
1D C1
Q
1
Q
1
FF
1
1D C1
Q
2
Q
2
D
2
FF
2
1D C1
Q
3
Q
3
D
3
FF
3
CP
无论寄存器中原来的内容是什么，只要送数控制时钟脉冲 CP
上升沿到来，加在并行数据输入端的数据 D0～ D3，就立即被
送入进寄存器中，即有：
012310111213 DDDDQQQQ nnnn ?????
5.3.1寄存器
2、双拍工作方式基本寄存器
CP
D
1
1D C1
Q
0
Q
0
D
0
FF
0
1D C1
Q
1
Q
1
FF
1
1D C1
Q
2
Q
2
D
2
FF
2
1D C1
Q
3
Q
3
D
3
FF
3
CR
R
D
R
D R D
R
D
0 0 0 00123 ?nnnn QQQQ
（ 1） 清零 。 CR=0,异步清零 。 即有：
012310111213 DDDDQQQQ nnnn ?????
（ 2） 送数 。 CR=1时, CP上升沿送数 。 即有：
（ 3） 保持 。 在 CR=1,CP上升沿以外时间, 寄存器内容将
保持不变 。
5.3.2 移位寄存器
1、单向移位寄存器
CPCPCPCPCP ???? 3210
nnni QDQDQDDD 2312010 ????,、、
nnnnnnin QQQQQQDQ 21311201110 ???? ????,、、
时钟方程：
驱动方程：
状态方程：
Q
R
C1
1D
∧
1D
C1
∧
R
Q 1D
C1
∧
R
Q 1D Q
∧
R
C1
Q
0
Q
1
Q
2
Q
3
CP
CR
I
D
串行输入 串行输出
D
0 D 1
D
2
0
FF
1
FF
2
FF
3
FF
并 行 输 出
D
3
输入 现态 次态
D
i
CP
nnnn
QQQQ
3210
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
说明
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
连续输入
4 个 1
Q
R
C1
1D
∧
1D
C1
∧
R
Q 1D
C1
∧
R
Q 1D Q
∧
R
C1
Q
0
Q
1
Q
2
Q
3
CP
CR
I
D
串行输入 串行输出
D
0 D 1
D
2
0
FF
1
FF
2
FF
3
FF
并 行 输 出
D
3
状态表：
Q
R
C1
1D
∧
1D
C1
∧
R
Q 1D
C1
∧
R
Q 1D Q
∧
R
C1
Q
0
Q
1
Q
2
Q
3
CP
CR
I
D
串行输入 串行输出
D
0 D 1
D
2
0
FF
1
FF
2
FF
3
FF
并 行 输 出
D
3
2Q
1Q
0
CP
Q
1 2 3 4 5 6 7 8 9
3Q
ID 1 1 10
1
1
1
1 1
0
0
时
序
图
Q
0
Q
1
Q
2
Q
3
FF
0
FF
1
FF
2
FF
3
D
0
D
1
D
2
D
3
1D
C1
1D
C1
1D
C1
1D
C1
Q
0
Q
1
Q
2
Q
3
CP
移位时钟脉冲
左移输出
左移输入
D
i
Q
0
Q
1
Q
2
Q
3
并行输出4位左移移位寄存器
CPCPCPCPCP ???? 3210
innn DDQDQDQD ???? 3322110,、、
innnnnnn DQQQQQQQ ???? ???? 13312211110,、、
时钟方程：
驱动方程：
状态方程：
Q
0
Q
1
Q
2
Q
3
FF
0
FF
1
FF
2
FF
3
D
0
D
1
D
2
D
3
1D
C1
1D
C1
1D
C1
1D
C1
Q
0
Q
1
Q
2
Q
3
CP
移位时钟脉冲
左移输出
左移输入
D
i
Q
0
Q
1
Q
2
Q
3
输入 现态 次态
D
i
CP
nnnn
QQQQ
3210
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
说明
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
0 0 0 1
0 0 1 1
0 1 1 1
1 1 1 1
连续输入
4 个 1
单向移位寄存器具有以下主要特点：
（ 1） 单向移位寄存器中的数码, 在 CP脉冲操
作下, 可以依次右移或左移 。
（ 2） n位单向移位寄存器可以寄存 n位二进制
代码 。 n个 CP脉冲即可完成串行输入工作, 此
后可从 Q0～ Qn-1端获得并行的 n位二进制数码,
再用 n个 CP脉冲又可实现串行输出操作 。
（ 3） 若串行输入端状态为 0,则 n个 CP脉冲后,
寄存器便被清零 。
2、双向移位寄存器
D
0
D
1
D
2
D
3
FF
0
FF
1
FF
2
FF
3
Q
0
Q
1
Q
2
Q
3
1D
C 1
1D
C 1
1D
C 1
1D
C 1
Q
0
Q
1
Q
2
Q
3
CP
D
SL&
≥ 1
&
≥ 1
&
≥ 1
&
≥ 1
1
D
SR
M
Q
0
Q
1
Q
2
Q
3
?
?
?
?
?
?
?
??
??
??
??
?
?
?
?
SL
nn
nnn
nnn
n
SR
n
MDQMQ
MQQMQ
MQQMQ
MQDMQ
2
1
3
31
1
2
20
1
1
1
1
0
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
nn
nn
nn
SR
n
QQ
QQ
QQ
DQ
2
1
3
1
1
2
0
1
1
1
0
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
SL
n
nn
nn
nn
DQ
QQ
QQ
QQ
1
3
3
1
2
2
1
1
1
1
0
M=0时右移 M=1时左移
( a ) 引脚排列图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S 19 4
1 2 3 4 5 6 7 8
V
CC
Q
0
Q
1
Q
2
Q
3
C P M
1
M
0
CR D
SR
D
0
D
1
D
2
D
3
D
SL
G N D
M
1
M
0
D
SL
74 L S 19 4
Q
0
Q
1
Q
2
Q
3
( b) 逻辑功能示意图
D
0
D
1
D
2
D
3
CR
CP
D
SR
集成双向移位寄存器 74LS194
输 入 输 出
Ｑ ０ Ｑ 1 Ｑ 2 Ｑ 3
０ φ φ φ φ φ φ φ
１ ０ φ φ φ φ φ φ
１ ↑ φ d0 …… d3 １ １ φ
０ ０ ０ ０
保 持
d0 d 1 d 2 d 3
１ Q Q Q１ ↑ １ φ φ ０ １ φ 0n 1n 2n
１ ↑ ０ φ φ ０ １ φ 0 Q0n Q 1n Q2nQ Q Q
１ ↑ φ φ φ １ ０ １ 1n 2n 3n １
１ ↑ φ φ φ １ ０ ０ Q Q Q1n 2n 3n 0
R CP DSR D0 …… D3 MB MA DSL
１ φ φ φ φ ０ ０ φ 保 持
右移
左移
置数
74LS194
应用举例
时序图
启动
信号
CR
D
SR
M
1
M
0
D
SL
74L S 194
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
0 1 1 1
&
&
1
1
CP G
2
G
1
(a ) 逻辑电路图
(b) 时序图
CP
Q
0
Q
1
Q
2
Q
3
由时序图可见,Q0~Q3
为一组在时间上有先后
顺序的脉冲信号。我们
把用来产生一组顺序脉
冲的电路称为 顺序脉冲
发生器 。
在数字电路中，能够记忆输入脉冲个数的电路称为计数器。
计
数
器
二进制计数器
十进制计数器
N进制计数器
加法计数器
同步计数器
异步计数器
减法计数器
可逆计数器
加法计数器
减法计数器
可逆计数器
二进制计数器
十进制计数器
N进制计数器
·
·
·
·
·
·
5.4 计数器
一,异步二进制计数器
3位二进制异步加法计数器
000 → 001 → 010 → 011
/ 1 ↑ ↓ /0
111 ← 110 ← 101 ← 100
/ 0 / 0 / 0
/ 0 / 0 / 0
排列顺序：
/ C
nnn
QQQ
012
状
态
图
选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
输出方程：
nnn QQQC
012?
5.4.1 异步计数器
CP
Q
0
Q
1
Q
2
C
时
序
图
C
Q
0
Q
1
Q
2
Q
0
Q
1
Q
2
1
FF
0
F F
1
FF
2
CP
1J
C 1
1K
1J
C 1
1K
1J
C 1
1K
&
逻
辑
图
3个 JK触发器都是在需要翻转时就有下降沿，不需要翻转时
没有下降沿，所以 3个触发器都接成 T＇型。
?
?
?
?
?
??
??
??
1
1
1
22
11
00
KJ
KJ
KJ驱动方程：
时钟方程：
FF0每输入一个时钟脉
冲翻转一次，
FF1在 Q0由 1变 0时翻转，
FF2在 Q1由 1变 0时翻转。
CPCP ?0
01 QCP ?
12 QCP ?
从时序图可以看出, Q0,Ql,Q2的周期分别是计数脉冲 (CP)周期的 2倍, 4倍, 8倍,
也就是说, Q0,Ql,Q2分别对 CP波形进行了二分频, 四分频, 八分频, 因而计数
器也可作为分频器 。
异步二进制计数器结构简单，改变级联触发器的个数，可以很方便地改变二进制计
数器的位数,n个触发器构成 n位二进制计数器或模 2n计数器，或 2n分频器。
3位二进制异步减法计数器
0 0 0 ← 001 ← 010 ← 011
↓ ↑
1 1 1 → 110 → 101 → 100
排列顺序,
nnn
QQQ
012 状
态
图
选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
输出方程：
nnn QQQB
012?
CP
Q
0
Q
1
Q
2
时钟方程：
时
序
图
FF0每输入一个时钟脉
冲翻转一次，
FF1在 Q0由 0变 1时翻转，
FF2在 Q1由 0变 1时翻转。
CPCP ?0
01 QCP ?
12 QCP ?
3个 JK触发器都是在需要翻转时就有下降沿，不需要翻转时
没有下降沿，所以 3个触发器都应接成 T＇型。
?
?
?
?
?
??
??
??
1
1
1
22
11
00
KJ
KJ
KJ驱动方程：
电路图
CP
Q
0
Q
1
Q
2
Q
0
Q
1
Q
2
B
FF
0
F F
1
FF
2
C 1 C 1 C 1
&
T ＇ 触发器的触发沿
连 接 规 律
上 升 沿 下 降 沿
加 法 计 数
1?
?
ii
QCP 1?? ii QCP
减 法 计 数 1?
?
ii
QCP
1?
?
ii
QCP
二进制异步计数器
级间连接规律
时
钟
方
程
CPCP ?0
01 QCP ?
12 QCP ?
03 QCP ?
Q
0
Q
0
Y
FF
0
F F
1
F F
2
FF
3
Q
2
Q
2
Q
1
Q
1
Q
3
Q
3
1D
C1
1D
C1
&
CP
& 1D
C1
&1D
C1
电路图
二、异步十进制计数器 异步十进制加法计数器
?
?
?
?
?
?
?
?
?
?
?
nn
n
nn
n
QQD
QD
QQD
QD
123
22
131
00
驱
动
方
程 ?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
nnn
nn
nnn
nn
QQQ
QQ
QQQ
QQ
12
1
3
2
1
2
13
1
1
0
1
0
状
态
方
程
输出方程：
nn QQC 03?
0 0 0 0 → 0001 → 0010 → 0011 → 0100
/ 1 ↑ ↓ /0
1 0 0 1 ← 1000 ← 0111 ← 0110 ← 0101
/ 0 / 0 / 0 / 0
/ 0 / 0 / 0 / 0
排列顺序：
/ C
nnnn
QQQQ 0123
状
态
图 CP
Q
0
Q
1
Q
2
Q
3
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
时
序
图
集成可预置二 -五 -十进制异步加法计数器 74LS197
CP 1
CP 0
74 L S19 6
Q 0 Q 1 Q 2 Q 3
( b) 逻辑功能示意图 ( a ) 引脚排列图
14 13 1 2 1 1 1 0 9 8
74 L S19 6
1 2 3 4 5 6 7
V CC CR Q 3 D 3 D 1 Q 1 CP 0
C T / L D Q 2 D 2 D 0 Q 0 CP 1 G N D
D 0 D 1 D 2 D 3
CT / LD
C R
① CR=0时异步清零。 ② CR=1,CT/LD=0时异步置数。
③ CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲 CP加在
CP0端、把 Q0与 CP1连接起来，则构成 4位二进制即 16进制异步加
法计数器。若将 CP加在 CP1端，则构成 3位二进制即 8进制计数器，
FF0不工作。如果只将 CP加在 CP0端,CP1接 0或 1，则形成 1位二
进制即二进制计数器。
用两片 74196构成的 100进制计数器
CP
1
R
0A
R
0 B
N C V
C C
S
0 A
S
0B
14 13 12 11 10 9 8
74 L S 90
1 2 3 4 5 6 7
CP
0
N C Q
0
Q
3
G N D Q
1
Q
2
74 L S 90
S
0A
S
0 B
R
0A
R
0B
Q
0
Q
3
Q
1
Q
2
CP
0
CP
1
(a ) 引脚排列图 (b ) 逻辑功能示意图
集成
十进
制异
步计
数器
74L
S90/
290
输 入 输 出
R
0A
R
0B
S
0A
S
0B
CP
0
CP
1
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
1 1 0 × × ×
1 1 × 0 × ×
× × 1 1 × ×
× 0 × 0 ↓ 0
× 0 0 × 0 ↓
0 × × 0 ↓ Q
0
0 × 0 × Q
1
↓
0 0 0 0 ( 清零 )
0 0 0 0 ( 清零 )
1 0 0 1 ( 置 9)
二进制计数
五进制计数
8421 码十进制计数
5421 码十进制计数
74LS90/290
(a) 逻辑图； (b) 传统逻辑符号； (c) 结构框图
S
1J
C1
1K
R
S
1J
C1
1K
R
1J
C1
1K
≥ 1 R
1J
C1
1K
≥ 1 R
&
FFA FFB FFC
QA QB QC
&R01R02
CP2
CP1
&S92S91
QD
QA QB QC QD
CP1
CP2
S91 S92 R01 R02
(a)
(b)
74LS90
M=2 M=5
QA QB QC QD
S91 S92 R01 R02
CP1
CP2
(c)
FFD
74LS90
(a) 8421 BCD码接法； (b) 5421 BCD码接法
Q
A
Q
B
Q
C
Q
D
CP
1
CP
2
7 4 L S 9 0
CP
( a ) ( b )
Q
A
Q
B
Q
C
Q
D
CP
1
CP
2
7 4 L S 9 0
CP
S
91
S
92
R
01
R
02
S
91
S
92
R
01
R
02
5.4.2 同步计数器
1、同步二进制计数器
3位同步二进制加法计数器
000 → 001 → 010 → 011
/ 1 ↑ ↓ /0
111 ← 110 ← 101 ← 100
/ 0 / 0 / 0
/ 0 / 0 / 0
排列顺序：
/ C
nnn QQQ
012
选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
状
态
图
nnn QQQC 012?
输出方程：
CPCPCPCP ??? 210时钟方程：
CP
Q
0
Q
1
Q
2
C
时
序
图
FF0每输入一个时钟脉
冲翻转一次
FF1在 Q0=1时，在下一个 CP
触发沿到来时翻转。
FF2在 Q0=Q1=1时，在下一个
CP触发沿到来时翻转。
100 ?? KJ
nQKJ 011 ??
nn QQKJ 0122 ??
f0
1/2f0
1/4f0
1/8f0
Q
0
Q
0
C
FF
0
F F
1
F F
2
CP
Q
1
Q
1
Q
2
Q
2
1J
C 1
1K
1 J
C 1
1 K
1J
C 1
1K
&
&
1
&
电路图
由于没有无
效状态，电
路能自启动。
?
?
?
?
?
?
?
?
?
??
??
??
??
????
nnn
n
n
nnn
nn
n
QQQQKJ
QQKJ
QKJ
KJ
013211
0122
011
00
1
?
??推广到
n位二
进制同
步加法
计数器
驱动方程
输出方程 nnn
nnn QQQQC 0121 ????
同步二进制减法计数器
选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
状态图
输出方程：
000 ← 001 ← 010 ← 011
/1 ↓ ↑ /0
111 → 110 → 101 → 100
/ 0 / 0 / 0
/ 0 / 0 / 0
排列顺序：
/ B
nnn
QQQ
012
CPCPCPCP ??? 210时钟方程：
nnn QQQB 012?
CP
Q
0
Q
1
Q
2
B
时
序
图
FF0每输入一个时钟脉
冲翻转一次
FF1在 Q0=0时，在下一个 CP
触发沿到来时翻转。
FF2在 Q0=Q1=0时，在下一个
CP触发沿到来时翻转。
100 ?? KJ
nQKJ 011 ??
nn QQKJ 0122 ??
Q
0
Q
0
B
1
FF
0
F F
1
F F
2
CP
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
&
&
电路图
由于没有无
效状态，电
路能自启动。
?
?
?
?
?
?
?
?
?
??
??
??
??
????
nnn
n
n
nnn
nn
n
QQQQKJ
QQKJ
QKJ
KJ
013211
0122
011
00
1
?
??推广到
n位二
进制同
步减法
计数器
驱动方程
输出方程 nnn
nnn QQQQB 0121 ????
3位同步二进制可逆计数器
设用 U/D表示加减控制信号，且 U/D＝ 0时作加计数,U/D ＝ 1
时作减计数，则把二进制同步加法计数器的驱动方程和 U/D相
与，把减法计数器的驱动方程和 U/D相与，再把二者相加，便
可得到二进制同步可逆计数器的驱动方程。
?
?
?
??
?
?
?????
?????
??
nnnn
nn
QQDUQQDUKJ
QDUQDUKJ
KJ
010122
0011
00
//
//
1
输出方程
nnnnnn QQQDUQQQDUBC 210210 /// ????
Q
0
Q
0
C / B
1
FF
0
F F
1
FF
2
CP
Q
1
Q
1
Q
2
Q
2
1J
C 1
1K
1J
C 1
1K
1J
C 1
1K
≥ 1& ≥ 1&≥ 1&
1
U / D
电路图
74 L S1 61 /3
Q 0 Q 1 Q 2 Q 3
( b) 逻辑功能示意图 ( a ) 引脚排列图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S1 61 /3
1 2 3 4 5 6 7 8
V CC CO Q 0 Q 1 Q 2 Q 3 CT T LD
C R C P D 0 D 1 D 2 D 3 CT P G N D
CR D 0 D 1 D 2 D 3
CT T
CT P
CP
CO
LD
集成 4位二进制同步加法计数器 74LS161/163
① CR=0时异 /同步清零。 ② CR=1,LD=0时同步置数。
③ CR=LD=1且 CPT=CPP=1时，按照 4位自然二进制码进行
同步二进制计数。 OC为进位输出端,OC=QDQCQBQAT，仅
当 T=1且计数状态为 1111时,OC才变高，并产生进位信号。
④ CR=LD=1且 CPT·CPP=0时，计数器状态保持不变。
&
C 1
1 K
R
1 J
&
&
≥1
&
&
C 1
1 K
R
1 J
&
&
≥1
&
&
C 1
1 K
R
1 J
&
&
≥1
&
&
C 1
1 K
R
1 J
&
&
≥1
&
&
&
&
&
&
T
P
D
1
C
r
C
1
CP
计数脉冲
B
A
1
LD
Q
A
Q
B
Q
C
Q
D
O
C
( b )
Q
A
Q
B
Q
C
Q
D
P
CP
A B C D
7 4 1 6 1
T
C
r
LD
O
C
( a )
( M S B )
74161
(a) 逻辑图； (b) 传统
逻辑符号
P和 T是允许输入端, 当都为 1,且并行寄存输入控制端 LD和直
接置 0端 CR都为 1,在 CP上升沿时, 进行二进制同步计数； LD
为 0,CR为 1时, 数据输入端 A,B,C,D的数据在 CP上升沿并
行送入计数器； CR=0,强迫置 0； P,T和进位输出端 OC是为了
级联而设置的 。
74LS163的引脚排列和 74LS161相同，不同之处是 74LS163采用同步清零方式。
74LS161/3功能表
C
r
LD
A
B
C
D
CP
P
T
Q
A
Q
B
Q
C
Q
D
12 13 14 15 0 1 2
清除 置数 计数 保持
O
C
74161/3 时序图
74161/3的同步级联方式
2、同步十进制计数器
C
FF
0
F F
1
F F
2
FF
3
Q
1
Q
1
Q
0
Q
0
1
CP
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
&
&
Q
3
Q
3
1J
C1
1K
&&
?
?
?
?
?
?
?
??
??
??
??
nnnn
nn
nnn
QKQQQJ
QQKJ
QKQQJ
KJ
030123
0122
01031
00
,
,
1
?
?
?
?
?
?
?
????
????
????
????
?
?
?
?
nnnnnnn
nnnnnnn
nnnnnn
nnn
QQQQQQQ
QQQQQQQ
QQQQQQ
QQQ
303012
1
3
201201
1
2
10103
1
1
00
1
0
11
nnn QKQJ ??? 1
nn QQC 03?
0 0 0 0 → 0001 → 0010 → 0011 → 0100
/ 1 ↑ ↓ /0
1 0 0 1 ← 1000 ← 0111 ← 0110 ← 0101
/ 0 / 0 / 0 / 0
/ 0 / 0 / 0 / 0
排列顺序：
/ C
nnnn
QQQQ 0123
状
态
图 CP
Q
0
Q
1
Q
2
Q
3
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
时
序
图
Q
0
Q
0
FF
0
F F
1
F F
2
FF
3
B
Q
1
Q
1
Q
2
Q
2
1
CP
1 J
C 1
1K
1 J
C 1
1 K
1J
C 1
1K
&
&
&
Q
3
Q
3
1 J
C 1
1K
&&
&
十进制同步减法计数器
/ 0 / 0 / 0 / 0
0 0 0 0 ← 0001 ← 0010 ← 0011 ← 0100
/ 1 ↓ ↑ /0
1 0 0 1 → 1000 → 0111 → 0110 → 0101
/ 0 / 0 / 0 / 0
排列顺序：
/ B
nnnn
QQQQ 0123
十进制同步可逆计数器
集成十进制同步计数器
集成十进制同步加法计数器 74160,74162的引脚排列图, 逻
辑功能示意图与 74161,74163相同, 不同的是, 74160和
74162是十进制同步加法计数器, 而 74161和 74163是 4位二进
制 （ 16进制 ） 同步加法计数器 。 此外, 74160和 74162的区别
是, 74160采用的是异步清零方式, 而 74162采用的是同步清
零方式 。
74190是单时钟集成十进制同步可逆计数器, 其引脚排列图
和逻辑功能示意图与 74191相同 。
74192是双时钟集成十进制同步可逆计数器, 其引脚排列图
和逻辑功能示意图与 74193相同 。
把前面介绍的十进制加法计数器和十进制减法计数器用与或
门组合起来，并用 U/D作为加减控制信号，即可获得十进制
同步可逆计数器。
表 4, 1 1 74160 的功能表
P T LD CR CP 功能
1 1 1 1 同步计数
? ? 0 1 寄存并行输入数据
0 1 1 1 ? 状 态 保 持,
O C =Q A Q D
? 0 1 1 ? 状态保持,O C =0
? ? ? 0 ? 强迫置 0
74161 的功能表
P T LD CR CP 功能 备注
1 1 1 1 同步计数 P, T, LD, CR 需均为 1
? ? 0 1 寄存并行输入数
据
在 CP 上升沿时寄存，与 P, T
无关，只需 LD 为 0, CR 为 1
0 1 1 1 ? 状态保持，且进位
输出保持
P = 0,它不影响 O C 输出，即
O C =Q A Q B Q C Q D
? 0 1 1 ? 状态保持，且进位
输出为 0
T = 0,它使 O C 输出为 0
? ? ? 0 ? 直接置 0 与其它输入无关，只需 CR 为 0
十进制可逆集成计数器 74LS192
图 7-5 74LS192传统逻辑符号
Q
D
Q
C
Q
B
Q
A
CP
+
D C B A
7 4 LS 1 9 2
C
r
LD
O
C
O
B
CP
－
( M S B )
表 7-5 74LS192功能表
① 该器件为双时钟工作方式, CP+是加计数时钟输入,
CP-是减计数时钟输入, 均为上升沿触发, 采用 8421 BCD码
计数 。
② Cr为异步清 0端, 高电平有效 。
③ LD为异步预置控制端, 低电平有效, 当 Cr=0,LD=0时
预置输入端 D, C, B, A 的 数 据 送 至 输 出 端, 即
QDQCQBQA=DCBA。
④ 进位输出和借位输出是分开的 。
OC为进位输出, 加法计数时, 进入 1001状态后有负脉冲
输出, 脉宽为一个时钟周期 。
OB为借位输出, 减法计数时, 进入 0000状态后有负脉冲
输出, 脉宽为一个时钟周期 。
常用 TTL型 MSI计数器
1,M＜ N时：
设计数器的最大计数值为 N,若要得到一个模值为 M(＜
N)的计数器, 则只要在 N进制计数器的顺序计数过程中, 设
法使之跳过 (N-M)个状态, 只在 M个状态中循环就可以了 。
通常 MSI计数器都有清 0,置数等多个控制端, 因此实现模
M计数器的基本方法有两种：一种是反馈清 0法 (或称复位
法 ),另一种是反馈置数法 (或称置数法 )。
任意进制计数器的构成方法
集成 N进制计数器可以加适当反馈电路后可以构成任
意模值 M进制计数器。
(a) 清 0法； (b) 置数法
S
N － 1
S
0
S
1
S
N － 2
S
M
S
M － 1
S
M － 2
S
2
复
位
( a )
S
0
S
i － 1
S
i
S
N － 1
S
i + M
S
i+ M － 1
S
i+ M － 2
S
i + 1
置
数
( b )
（ 1）, 反馈清 0法
这种方法的基本思想是：计数器从全 0状态 S0开始计数,
计满 M个状态后产生清 0信号, 使计数器恢复到初态 S0,然
后再重复上述过程 。
① 异步清 0。 计数器在 S0~SM-1共 M个状态中工作, 当
计数器进入 SM状态时, 利用 SM状态进行译码产生清 0信号
并反馈到异步清 0端, 使计数器立即返回 S0状态 。 其示意图
如图 7-10(a)中虚线所示 。 由于是异步清 0,只要 SM状态一
出现便立即被置成 S0状态, 因此 SM状态只在极短的瞬间出
现, 通常称它为, 过渡态, 。 在计数器的稳定状态循环中
不包含 SM状态 。
② 同步清 0。 计数器在 S0~SM-1共 M个状态中工作, 当
计数器进入 SM-1状态时, 利用 SM-1状态译码产生清 0信号并
反馈到同步清 0端, 要等下一拍时钟来到时, 才完成清 0动
作, 使计数器返回 S0。 可见, 同步清 0没有过渡状态, 其
示意图如图 7-10(a)中实线所示 。
用同步清零端或置数端
归零构成 N进置计数器
用异步清零端或置数端
归零构成 N进置计数器
（ 1） 写出状态 SN-1的二进
制代码 。
（ 2） 求归零逻辑, 即求同
步清零端或置数控制端信
号的逻辑表达式 。
（ 3） 画连线图 。
（ 1） 写出状态 SN的二进制
代码 。
（ 2） 求归零逻辑, 即求异
步清零端或置数控制端信
号的逻辑表达式 。
（ 3） 画连线图 。
在前面介绍的集成计数器中, 清零, 置数均采用同步方式的有
74LS163；均采用异步方式的有 74LS193,74LS197,74LS192；
清零采用异步方式, 置数采用同步方式的有 74LS161,
74LS160；有的只具有异步清零功能, 如 CC4520,74LS190、
74LS191； 74LS90则具有异步清零和异步置 9功能 。
综上所述, 采用反馈清 0法或反馈置数法设计任意模值计数器都需要经过以下三个步
骤,① 选择模 M计数器的计数范围, 确定初态和末态； ② 确定产生清 0或置数信号的
译码状态, 然后根据译码状态设计译码反馈电路； ③ 画出模 M计数器的逻辑电路 。
用 74LS163来构成一个十二进制计数器 。
（ 1） 写出状态 SN-1的二进制代码 。
（ 3） 画连线图 。
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
( a ) 用同步清零端 CR 归零
7 4 L S 1 6 3
nnnNN QQQPPPPLDCR 013111111,????? ??
SN-1＝ S12-1＝ S11＝ 1011
（ 2）求归零逻辑。
例
D0～ D3可随意处理 D0～ D3必须都接 0
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
( b ) 用同步置数端 LD 归零
7 4 L S 1 6 3
用 74LS161来构成一个十二进制计数器 。
nn QQCR 23?
SN＝ S12＝ 1100
例
D0～ D3可随意处理 D0～ D3必须都接 0
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
( a ) 用异步清零端 CR 归零
7 4 L S 1 6 1
用异步清零端 CR 归零用同步置数端 LD 归零
SN-1＝ S11＝ 1011
nnn QQQLD 013?
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
(b ) 用同步置数端 LD 归零
74 L S 16 1
提高归零可靠性的方法
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
& &
QQ
74 L S 16 1
利用一个基本 RS 触发器将 CR 或 0?LD 暂存一下，从而
保证归零信号有足够的作用时间，使计数器能够可靠归零。
（ 2）, 反馈置数法
置数法和清 0法不同, 由于置数操作可以在任意状态下
进行, 因此计数器不一定从全 0状态 S0开始计数 。 它可以通
过预置功能使计数器从某个预置状态 Si开始计数, 计满 M个
状态后产生置数信号, 置数法是通过控制同步置数端 LD和
预置输入端 DCBA来实现模 M计数器 。 由于置数状态可在 N个
状态中任选, 因此实现的方案很多, 常用方法有三种：
① 同步置 0法 (前 M个状态计数 )。
选用 S0~SM-1共 M个状态计数, 计到 SM-1时使 LD=0,等下
一个 CP来到时置 0,即返回 S0状态 。 这种方法和同步清 0 似,
但必须设置预置输入 DCBA=0000。
② OC置数法 (后 M个状态计数 )
选用 Si~SN-1共 M个状态，当计到 SN-1状态并产生进位信
号时，利用进位信号置数，使计数器返回初态 Si。同步置
数时预置输入数的设置为 N-M。
③ 中间任意 M个状态计数 。
随意选用 Si~Si+M-1共 M个状态, 计到 Si+M-1时译码使 LD=0，
等下一个 CP来到时返回 Si状态 。
【 例 】 用 74161实现模 7
Q
A
Q
B
Q
C
Q
D
P
C
r
7 4 1 6 1
A B C D
&
T
1
LD
( a )
Q
A
Q
B
Q
C
Q
D
P
C
r
7 4 1 6 1
A B C D
&
T
1
LD
( b )
Q
A
Q
B
Q
C
Q
D
P
C
r
7 4 1 6 1
A B C D
T
1
LD
( c )
O
C
1
1 0 0 11
Q
A
Q
B
Q
C
Q
D
P
C
r
7 4 1 6 1
A B C D
T
1
LD
( d )
O
C
1
0 1 0 01
O
C
O
C
1
CP CP CP CP CP CP CP CP
模 7 计数器的四种实现方法,
异步清 0 法 同步置 0法
选用 0000~0110 共七个状态
OC置数法
选用 1001~1111共七个状态
中间任意状态计数
选用 0010~1000 共七个状态
2,M>N时：
如果要求实现的模值 M超过单片计数器的计数范围时,
必须将多片计数器级联, 才能实现模 M计数器 。 常用的方法
① 将模 M分解为 M=M1× M2× …Mn,用 n片计数器分别
组成模值为 M1,M2,…,Mn的计数器, 然后再将它们异步
级联组成模 M计数器 。
② 先将 n片计数器级联组成最大计数值 N＞ M的计数器,
然后采用整体清 0 或整体置数的方法实现模 M计数器 。
计数器容量的扩展
用前一级计数器的输出作为后一级计数器的时钟信号 。 这种信号
可以取自前一级的进位 (或借位 )输出, 也可直接取自高位触发器
的输出 。 此时若后一级计数器有计数允许控制端, 则应使它处于
允许计数状态 。 下图是两片 74LS90按异步级联方式组成的
10× 10=100进制计数器 。
100进制计数器
CP
1
Q
0
Q
1
Q
2
Q
3
S
9A
S
9 B
R
0A
R
0B
CP
1
CP
CP
0
74L S 90( 个位 )
N
1
= 10
Q
0
Q
1
Q
2
Q
3
S
9A
S
9 B
R
0A
R
0B
CP
0
74L S 90( 十位 )
N
2
= 10
Q
A
Q
B
Q
C
Q
D
Q
0
Q
1
Q
2
Q
3
O
C 1
P
1
T
1
7 4 1 6 1( 1 )
Q
A
Q
B
Q
C
Q
D
Q
4
Q
5
Q
6
Q
7
O
C 2
P
2
T
2
1
Q
A
Q
B
Q
C
Q
D
Q
8
Q
9
Q
10
Q
11
O
C 3
P
3
T
3
1 1
C
CP
( a )
Q
A
Q
B
Q
C
Q
D
Q
0
Q
1
Q
2
Q
3
O
C 1
P
1
Q
A
Q
B
Q
C
Q
D
Q
4
Q
5
Q
6
Q
7
O
C 2
P
2
T
2
Q
A
Q
B
Q
C
Q
D
Q
8
Q
9
Q
10
Q
11
O
C 3
P
3
T
3
1
CP
( b )
7 4 1 6 1( 2 ) 7 4 1 6 1( 3 )
7 4 1 6 1( 3 )7 4 1 6 1( 1 ) 7 4 1 6 1( 2 )
CP CP CP
CP
T
1
1
CP CP
& C
O
C 1
O
C 3
( c )
74161的两种同步级联方式
CP
1
Q
0
Q
1
Q
2
Q
3
CP
1
CP
CP
0
74L S 90( 个位 )
Q
0
Q
1
Q
2
Q
3
CP
0
74L S 90( 十位 )
S
9A
S
9 B
R
0A
R
0B
S
9A
S
9 B
R
0A
R
0B
&
CP
1
Q
0
Q
1
Q
2
Q
3
CP
1
CP
CP
0
7 4 L S 9 0 ( 个位 )
N
1
= 1 0
Q
0
Q
1
Q
2
Q
3
CP
0
7 4 L S 9 0 ( 十位 )
N
2
=6
S
9 A
S
9 B
R
0 A
R
0B
S
9 A
S
9 B
R
0 A
R
0B
60进制计数器（ 大模分解法）
64进制计数器（ 整体清 0 法 ）
【 例 1】 试用 74LS90实现模 54 计数器 。
解,因一片 74LS90的最大计数值为 10,故实现模 54计
数器需要用两片 74LS90 。
① 大模分解法 。
可将 M分解为 54=6× 9,用两片 74LS90分别组成
8421BCD码模 6,模 9 计数器, 然后级联组成 M=54 计数
器, 其逻辑图如图 所示 。 图中, 模 6 计数器的进位信号
应从 QC输出 。
② 整体清 0 法 。
先将两片 74LS90用 8421BCD码接法构成模 100计数
器, 然 后加 译码 反 馈电 路 构成 模 54 计 数器 。 过渡
态, 所以译码逻辑方程
为 。 模 54 计数器的逻辑图如图
所示 。
0 1 0 1 0 1 0 0''' ?ABCDBCD QQQQQQQ
CAC QQQRRRR '''02'010201 ??
用 74LS90 实现模 54
(a) 大模分解法 ; (b) 整体清 0 法
Q
A
Q
B
Q
C
Q
D
7 4 LS 9 0
S
91
CP CP
1
CP
2
S
92
R
01
R
02
Q
A
Q
B
Q
C
Q
D
7 4 LS 9 0
S
91
CP
1
CP
2
S
92
R
01
R
02
( a )
Q
A
Q
B
Q
C
Q
D
7 4 LS 9 0
S
91
CP CP
1
CP
2
S
92
R
01
R
02
Q
A
Q
B
Q
C
Q
D
7 4 LS 9 0
S
91
CP
1
CP
2
S
92
R
01
R
02
&
( b )
′ ′ ′ ′
【 例 2】 试用 74161 实现模 60 计数器 。
解,因一片 74161 最大计数值为 16,故实现模 60
计数器必须用两片 74161。
① 大模分解法 。
可将 M分解为 60=6× 10,用两片 74161 分别组成模 6、
模 10 计数器, 然后级联组成模 60 计数器, 逻辑电路如
图 所示 。
( a )
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
CP
1
LD
7 4 1 6 1
0
1
1 0 11
Q
A
Q
B
Q
C
Q
D
O
C
P
T
1
7 4 1 6 1
1
′
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
1
LD
7 4 1 6 1
1
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
LD
′
7 4 1 6 1
1
′ ′ ′ ′
′
′
′′′
&
( b )
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
1
LD
7 4 1 6 1
1
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
LD
′
7 4 1 6 1
1
′ ′ ′ ′
′
′
′′′
0 0 1 0
0 0 1 1
1
( c )
′
CP
CP
CP
′
CP
A B C DC
r
LD
0 1 1 01
′ ′ ′ ′ ′
CP
CP
CP CP
模 60 计数器逻
(a) 大模分解法；
(b) 整体置 0 法；
(c) OC整体置数
法
通常, 凡是具有预置功能的加 (减 )计数器都可以实现可
编程分频器, 只要用进位 (或借位 )输出去控制置数端, 使加
计数计到 SN-1状态, 或减计数计到 S0状态时置数控制端有效,
使计数器又进入 Si预置状态 。 这样计数器总是在 Si~SN-1(或 S0)
共 M个状态中循环, 从而构成模 M计数器 。 对于同步置数加
法计数器, 预置值 =N-M=［ M］ 补, M=N-预 =［ 预 ］ 补, 即如
果已知 M,只要求出 ［ M］ 补 (M的各位求反, 末位加 1),即
可求得预置值；同理, 若已知预置值, 只要求出 ［ 预 ］ 补 即
可求得模 M的值 。 可见用这种方法设计可编程分频器是很简
便的 。
可编程分频器
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
1
LD
7 4 1 6 1
Q
A
Q
B
Q
C
Q
D
O
CT
P
LD
′
7 4 1 6 1
′ ′ ′ ′
′
CP
I
0
I
1
I
2
I
3
1
I
4
I
5
I
6
I
7
CP A ′ B ′ C ′ D ′CP
① 当 M=(100)10=(01100100)2时，预置值 D′C′B′A′DCBA=［ M］ 补
=10011100；当 M=(200)10 =(11001000)2 时，预置值
D′C′B′A′DCBA=［ M］ 补 =00111000
② 当 I7~I0=01101000 时，由于 M=［预］ 补,因此 M=［ 01101000］
补 =(10011000) 2=152。
本节小结：
计数器是一种应用十分广泛的时序电路，除
用于计数、分频外，还广泛用于数字测量、运算
和控制，从小型数字仪表，到大型数字电子计算
机，几乎无所不在，是任何现代数字系统中不可
缺少的组成部分。
计数器 可利用触发器和门电路构成。但在实
际工作中，主要是利用集成计数器来构成。在用
集成计数器构成 N进制计数器时，需要利用清零
端或置数控制端，让电路跳过某些状态来获得 N
进制计数器。
例 1：试用 74LS160构成六进制计数器，用清零法。
? 状态转换表 ? 连线图
RD=0
?状态转换图 （ Q3Q2Q1Q0 / Y）
进位输出
CP Q3 Q2 Q1 Q0 Y
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 03 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0
0 0 0 0
0000 0001 0010
001101000101
0110
0111 1000 1001 /0 /0
/0
/0/0
/1
& Y
1
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160RD
LD D3 D2 D1 D0
1010 1011
1110 1111
1100 1101
Y
0
0
00
1
1
或者
&
用 74LS160构成六进制计数器，置入 0000。
? 状态转换表
2、置位法,利用第 M个状态译码，使 LD=0,等 下一个 CP
脉冲过后，电路回到第一个循环状态。第 M个状态为稳态。
LD=0
?状态转换图 （ Q3Q2Q1Q0 / Y）
例 2：
CP Q3 Q2 Q1 Q0 Y
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 03 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 0 0 0
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160RD
LD D3 D2 D1 D0
& Y
1
1
0000 0001 0010
001101000101
0110
0111 1000 1001 /0 /0
/0/0/0/1
10101011
1110 1111
1100 1101
连线图
Y
0
0
00
1
1
或者 &
例 1的时序图：
0
CP
t
0
Q0
t
0
Q1
t
0
Q2
t
1 2 3 4 5 6
0
Q3
t0
1
0
1
0
1
1
0
0
0
0
0
0
1
0
1
0
0
0
0
例 2的时序图：
0
Y
t
0
Y
t
Y=Q2Q0
Y=Q2或：
0
CP
t
0
Q0
t
0
Q1
t
0
Q2
t
1 2 3 4 5 6
0
Q3
t
进位端的输出波形同左。
或：
? 连线图? 状态转换表
例 3
? 状态转换图
进位输出
用 74LS160够成六进制,置入 1001。
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 10 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
LD=0
置入
&
Y
1
1 0 0 1
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160
RD
LD
D3 D2 D1 D0
0010
001101001001
0000 0001
/0/0
/0 /0
/0Y=C=1
（ Q3Q2Q1Q0 / Y）
跳
过
状
态
（检查自启动情况略）
例 1 试用两片 74LS160构成百进制计数器。
2、连接方式与特点
1）同步 CP方式。
2）用低位的进位信号控制高位的 功能转换 端,
高位仅在 EP=ET=C1=1 的时间内计数。
3、进制 M
M = 10× 10 = 100
高位的 C 端是此计数器的进位输出端，进位信号为 Y=1。
高位、低位 各自能 输出 10个稳定状态：
（ 二） M >N 的情况 （用多片 N进制计数器组合构成）
1、连接线路
Q3 Q2 Q1 Q0C
CP
EP
ET74LS160
RD
LD
D3 D2 D1 D0
Q3 Q2 Q1 Q0C
CP
EP
ET74LS160
RD
LD
D3 D2 D1 D0
CP
1Y
（ 1）（ 2）
例 2 试用两片 74LS160构成百进制计数器。
2、连接方式与特点
1）异步 CP方式。低位的进位信号是高位的时钟。
2）两片的 EP,ET恒为 1，都处于计数状态。
3、进制 M
M = 10× 10 = 100
高位的 C 端是此计数器的进位输出端，进位信号为 Y=1。
高位、低位 各自能 输出 10个稳定状态：
1、连接线路 为何用非门？
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160
RD
LD
D3 D2 D1 D0
CP
1
Y
（ 1）（ 2）
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160
RD
LD
D3 D2 D1 D0
1
例 2 两片之间用非门连接的原理
74LS160是 CP↑ 作用的计数器，若片间连接不用非门，则：
CP …
9 10
Q0
Q1
Q2
Q3
低
位
C1
Q0高位 … 1 1
1
0
0
1
0
0
0
0
第 9个 CP过后，电路输出
（ 1, 1001），出错。
CP …
9 10
Q0
Q1
Q2
Q3
Q0… 1
1
0
0
1
0
0
0
0
C1
低
位
若用非门连接，则正常输出。
0高位
例 3 电路如图，试分析电路为几进制计数器，两片之间是几进制。
解,1、连接方式与特点
异步 CP方式。 （ 1） 片 Y’端 的进位信号是 （ 2） 片的时钟。
（ 1）片是 10进制，
当两片计数到 0001,0010状态时，电路整体清零。
Y 端是此计数器的进位输出端，进位信号为 Y=0。
CP
1
Y
（ 1）（ 2）
Q3 Q2 Q1 Q0C CP
EP
ET
74LS161
RD
LD
D3 D2 D1 D0
Q3 Q2 Q1 Q0C CP
EP
ET
74LS161
RD
LD
D3 D2 D1 D0
&&
1
1
Y′
（即：两片之间是 10进制）。
0 0 0 1 0 0 1 00 0 0 0 0 0 0 0
2,计数状态表
（ 2）片 （ 1）片
CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数
1… …
9
0 0 0 0…
0 0 0 0
10 0 0 0 00 0 0 1
11 0 0 0 10 0 0 1
12 0 0 1 00 0 0 1
1
2…
10
11
12
13
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0
0 0 0 1
1 0 0 1
暂态
此例能否用整体置数法？问题：
3、进制 M M = 10 + 2 = 12 。
RD=0
例 4 电路如图，试分析电路为几进制计数器，
两片之间是几进制。
解：
（ 1）片的进位信号控制（ 2）片的 使能端，
Y 端是此计数器的进位输出端，进位信号为 Y=0。
两片之间是 16进制。
当两片计数到 0100,0010状态时，
Q3 Q2 Q1 Q0C
CP
ET
EP74LS161RD
LD D3 D2 D1 D0
Q3 Q2 Q1 Q0C
CP
ET
EP74LS161RD
LD D3 D2 D1 D0
CP
1
（ 1）（ 2） 11
Y &
同步 CP方式。
（ 2）片仅在 ET=EP=C1=1 的时间内计数。
1、连接方式与特点
0 1 0 0 0 0 1 00 0 0 0 0
电路总体置入 0。
（ 2）片 （ 1）片
CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数
1… …
16
0 0 0 0…
0 0 0 1
1
2…
17
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0
0 0 0 1
0 0 0 0
15 0 0 0 0 161 1 1 1
… …… …
31 0 0 0 1 321 1 1 1
32 0 0 1 0 330 0 0 0 … …… …
47 0 0 1 0 481 1 1 1
48 0 0 1 1 490 0 0 0 … …… …
63 0 0 1 1 641 1 1 1
64 0 1 0 0 650 0 0 0
67
65 0 1 0 0 0 0 0 1 66 0 1 0 0 0 0 1 0
3、进制 M,M = 16× 4 + 3 = 67
2、计数状态表
66
67 LD=0
?常用的时序逻辑电路
?时序逻辑电路的设计
第五章 时序逻辑电路
5.1 概述
1、时序电路的特点
时序电路在任何时刻
的稳定输出，不仅与
该时刻的输入信号有
关，而且还与电路原
来的状态有关。
∑
C
I
C
O
1 D
C 1
CP
C
i － 1
a
i
b
i
S
i
FF
C
i
Q
时序电路示例
时序逻辑电路的结构框图
与组合逻辑电路相比, 时序逻辑电路有两个特点：第一,
时序逻辑电路包含组合逻辑电路和存储电路两部分, 存储电路
具有记忆功能, 通常由触发器组成；第二, 存储电路的状态反
馈到组合逻辑电路的输入端, 与外部输入信号共同决定组合逻
辑电路的输出 。 组合逻辑电路的输出除包含外部输出外, 还包
含连接到存储电路的内部输出, 它将控制存储电路状态的转移 。
存储电路
组合逻辑电路
?
??
?x
1
x
n
z
1
z
m
q
1
q
j
y
1
y
k
x1, xn：
时序电路的输入
z1, zm：
时序电路的输出
q1.,qj：
存储电路的状态输出
Y1, Yl：
存储 电路的激励输入
?
?
?
?
?
?
?
???????
???????
???????
),,,,,,,(
),,,,,,,(
),,,,,,,(
2121
212122
212111
n
j
nnn
n
nn
m
n
m
n
j
nnn
n
nnn
n
j
nnn
n
nnn
qqqxxxfz
qqqxxxfz
qqqxxxfz
…
?
?
?
?
?
?
?
???????
???????
???????
),,,,,,,(
),,,,,,,(
),,,,,,,(
2121
212122
212111
n
j
nnn
n
nn
k
n
k
n
j
nnn
n
nnn
n
j
nnn
n
nnn
qqqxxxgy
qqqxxxgy
qqqxxxgy
?
?
?
?
?
?
?
???????
???????
???????
?
?
?
),,,,,,,(
),,,,,,,(
),,,,,,,(
2121
1
21212
1
2
21211
1
1
n
j
nnn
k
nn
j
n
j
n
j
nnn
k
nnn
n
j
nnn
n
nnn
qqqyyyhq
qqqyyyhq
qqqyyyhq
…
…
输出方程：
驱动方程：
状态方程：
其中, 第一个方程组称为输出方程, 第二个方程组称为驱动
方程 （ 或激励方程 ）,第三个方程组称为状态方程 。 方程中
的上标 n和 n+1表示相邻的两个离散时间 （ 或称相邻的两个节
拍 ）, 如 表示存储电路中每个触发器的当前
状态 （ 也称现状态或原状态 ）, 表示存
储电路中每个触发器的新状态 （ 也称下一状态或次状态 ） 。
以上三个方程组可写成如下形式：
njnn qqq,、,???21
11211 ??? ??? njnn qqq,、、
),(
),(
),(
1 nnn
nnn
nnn
QYHQ
QXGY
QXFZ
?
?
?
?
从以上关系式不难看出：时序逻辑电路某时刻的输出 Zn
决定于该时刻的外部输入 Xn和内部状态 Qn；而时序逻辑电路
的下一状态 Qn+1同样决定于 Xn和 Qn。 时序逻辑电路的工作过
程实质上就是在不同的输入条件下, 内部状态不断更新的过
程 。 以上三个方程人们习惯写成如下形式：
),(
),(
),(
1
QYHQ
QXGY
QXFZ
n
?
?
?
?
2、时序电路的分类
根据时钟分类
同步时序电路,各个触发器的时钟脉冲相同，即电路中有一
个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变
一次。
异步时序电路,各个触发器的时钟脉冲不同，即电路中没有
统一的时钟脉冲来控制电路状态的变化，电路状态改变时，
电路中要更新状态的触发器的翻转有先有后，是异步进行的。
1 J
C 1
1 K
1 J
C 1
1 K
1 J
C 1
1 K
& &
FF
1
FF
0
FF
2
Z
CP
Q
2
Q
1
Q
0
1 J
C 1
1 K
1 J
C 1
1 K
1 J
C 1
1 K
&
FF
1
FF
0
FF
2
CP
Z
Q
2
Q 1Q 0
同步时序电路示例 异步时序电路示例
（ 1）
),(
),(
),(
1
QYHQ
QXGY
QXFZ
n
?
?
?
?
3、时序电路的 功能描述：
输出方程：
驱动方程：
状态方程：
（ 2） 状态转换表
状态转移表也称状态迁移表或状态表, 是用列表的方
式来描述时序逻辑电路输出 Z,次态 Qn+1和外部输入 X,现
态 Q之间的逻辑关系 。
时序电路状态表
（ 3） 状态图
时序逻辑电路状态图示例
00 01
1110
0 1 / 1
1 1 / 0
0 0 / 0
1 1 / 0 1 0 / 1
1 1 / 0
0 1 / 1
0 0 / 0
1 1 / 0
0 0 / 1
1 0 / 1
1 0 / 1
0 0 / 1
0 1 / 1
0 1 / 1
1 0 / 1
X
1
X
0
/ Z
Q
1
Q
0
( a )
0 0 / 0 0 1 / 0
1 0 / 01 1 / 1
( b )
Q
1
Q
0
/ Z
1
1
1 1 0
0
0
0
X
0 0 0 0 0 1 0 1 0 0 1 1
1 1 1 1 1 0 1 0 1 1 0 0
Q
2
Q
1
Q
0
( c )
（ 4）
时序图即为时序电路的工作波形图, 它以波形的形式
描述时序电路内部状态 Q,外部输出 Z随输入信号 X变化的
规律, 其具体画法将在下面讨论 。
以上几种同步时序逻辑电路功能描述的方法, 各有特
点, 但实质相同, 且可以相互转换, 它们都是同步时序逻
辑电路分析和设计的主要工具 。
电路图
时钟方程、
驱动方程和
输出方程
状态方程
状态图、
状态表或
时序图
判断电路
逻辑功能
检查自启动
1 2
3
5
5.2 时序逻辑电路的分析方法
时序电路的分析步骤：
计算
4
Y
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q
0
Q
0
FF
0
F F
1
F F
2
CP
CPCPCPCP ??? 012
例
1
nn QQY 21?
?
?
?
?
?
??
??
??
nn
nn
nn
QKQJ
QKQJ
QKQJ
2020
0101
1212
时钟方程：
输出方程：
同步时序电路的时
钟方程可省去不写。
驱动方程：
1
写
方
程
式
2 求状态方程
JK触发器的特性方程：
nnn QKQJQ ??? 1
将各触发器的驱动方程代入, 即得电路的状态方程：
?
?
?
?
?
?????
?????
?????
?
?
?
nnnnnnnn
nnnnnnnn
nnnnnnnn
QQQQQQKQJQ
QQQQQQKQJQ
QQQQQQKQJQ
202020000
1
0
010101111
1
1
121212222
1
2
现 态 次 态 输 出
nnn
QQQ
012
1
0
1
1
1
2
??? nnn
QQQ
Y
3 计算、列状态表
nn
nn
nn
nn
QQY
21
2
1
0
0
1
1
1
1
2
?
?
?
?
?
?
?
?
?
?
?
?
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 1
1 0 1
1 1 1
0 0 0
0 1 0
1 0 0
1 1 0
0
0
0
0
1
1
0
0
000
10
0
0
1
0
1
1
1
2
???
?
?
?
?
?
??
?
?
?
?
?
Y
Q
Q
Q
n
n
n
1
1
11
01
?
?
?
?
?
?
0
4 画状态图、时序图
000 → 001 → 011
/1 ↑ ↓ /0
100 ← 110 ← 111
/ 0 / 0
/ 0 / 0
( a ) 有效循环
0 1 0 1 0 1
( b ) 无效循环
/0
/1
排列顺序：
/ Y
nnn
QQQ
012
状态图
由状态图可见，有效循环中没有包含所有的状态，故需检查
其自 启动功能 。该电路的两个无效状态无法自动返回有效循
环，所以不具备 自启动功能 。
若无效状态均能自动返回有效循环，则具备 自启动功能 。
CP
Q
0
Q
1
Q
2
Y
5
电
路
功
能
时
序
图
有效循环的 6个状态分别是 0～ 5这 6个十进制数字的格
雷码, 并且在时钟脉冲 CP的作用下, 这 6个状态是按
递增规律变化的, 即：
000→001→011→111→110→100→000→…
所以这是一个用格雷码表示的六进制同步加法计数器 。
当对第 6个脉冲计数时, 计数器又重新从 000开始计数,
并产生输出 Y＝ 1。
Q 0
Q 0
FF 0 F F 1
CP
Y
Q 1
Q 1
1T
C 1
1T
C 1
&
=1
X
,1,例
2
输出方程：
同步时序电路，时钟方程省去。
驱动方程：
1
写
方
程
式
nn QXQXY 11 ???
?
?
?
?
??
10
01
T
QXT n
??
?
?
?
?????
??????
nnnn
nnnn
QQQTQ
QQXQTQ
00000
1011
1
1
1
2 求状态方程
T触发器的特性方程：
将各触发器的驱动方程代入, 即得电路的状态方程：
nn QTQ ??? 1
3 计算、列状态表
输入 现 态 次 态 输出
X
nn
01
1
0
1
1
?? nn
Y
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 1
1 0
1 1
0 0
1 1
0 0
0 1
1 0
1
1
1
1
0
0
1
1
n
nn
nnn
QXY
QQXQ
1
00
10
1
1
??
??
?
?
?
?
????
100
10
0000
0
1
1
???
??
?
?
?
??
?????
Y
Q
Q
n
n
100
01
11
0
???
?? ??
?
Y
n
11
10
01
?
? 01 ?
01
01 ? 01 ?
111
01
1111
0
1
1
???
??
?
?
?
??
??
?
Y
Q
n
n
4
00 01
11 10
0/ 1 1/ 0 1/ 1 0/ 1
0/ 1
0/ 0
1/ 1
0/ 1
CP
X
Q
0
Q
1
Y
(a ) 状态图 (b) 时序图
5
电
路
功
能
由状态图可以看出, 当输入 X ＝ 0时, 在时钟脉冲 CP
的作用下, 电路的 4个状态按递增规律循环变化, 即：
00→01→10→11→00→…
当 X＝ 1时, 在时钟脉冲 CP的作用下, 电路的 4个状态
按递减规律循环变化, 即：
00→11→10→01→00→…
可见, 该电路既具有递增计数功能, 又具有递减计数
功能, 是一个 2位二进制同步可逆计数器 。
画
状
态
图
时
序
图
CP
Q 2
Q 2
1D
C 1
1D
C 1
Q 1
Q 1
FF 0 F F 1 F F 2
1D
C 1
Q 0
Q 0
异步时序电路分析举例：
异步时序电路，时钟方程：
驱动方程：
1
写
方
程
式
CPCPQCPQCP ??? 00112,，
nnn QDQDQD 001122 ???,，
?
?
?
?
?
??
??
??
?
?
?
上升沿时刻有效
上升沿时刻有效
上升沿时刻有效
CP
Q
Q
00
1
0
011
1
1
122
1
2
nn
nn
nn
QDQ
QDQ
QDQ
DQ n ?? 1
2 求状态方程
D触发器的特性方程：
将各触发器的驱动方程代入, 即得电路的状态方程：
3 计算、列状态表
现 态 次 态 注
nnn
QQQ
012
1
0
1
1
1
2
??? nnn
QQQ 时钟条件
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
?
?
?
?
?
??
??
??
?
?
?
CP
Q
Q
0
1
0
01
1
1
12
1
2
nn
nn
nn
?
?
?
?
?
???
???
???
?
?
?
CP,10
Q,10
Q,10
1
0
0
1
1
1
1
2
n
n
n
Q
Q
Q
?? CP,01
不变
不变
?
??
?
?
?
CP,10
Q,01
1
0
0
1
1
2
n
n
n
不变
1 不变
?Q,01 1,1 不变
,
,0
不变不变
0 0 0 ← 001 ← 010 ← 011
↓ ↑
111 → 110 → 101 → 100
(a ) 状态图 (b ) 时序图
CP
Q
0
Q
1
Q
2
排列顺序：
nnn
QQQ
012
4
5 电路功能
由状态图可以看出, 在时钟脉冲 CP的作用下, 电路的 8个状
态按递减规律循环变化, 即：
000→111→110→101→100→011→010→001→000→…
电路具有递减计数功能, 是一个 3位二进制异步减法计数器 。
画状态图、时序图
在数字电路中，用来存放二进制数据或代码的电路称
为寄存器。
寄存器是由具有存储功能的触发器组合起来构成的 。
一个触发器可以存储 1位二进制代码, 存放 n位二进制
代码的寄存器, 需用 n个触发器来构成 。
按照功能的不同, 可将寄存器分为基本寄存器和移位
寄存器两大类 。 基本寄存器只能并行送入数据, 需要
时也只能并行输出 。 移位寄存器中的数据可以在移位
脉冲作用下依次逐位右移或左移, 数据既可以并行输
入, 并行输出, 也可以串行输入, 串行输出, 还可以
并行输入, 串行输出, 串行输入, 并行输出, 十分灵
活, 用途也很广 。
5.3 寄存器和移位寄存器
1、单拍工作方式基本寄存器
D
1
1D C1
Q
0
Q
0
D
0
FF
0
1D C1
Q
1
Q
1
FF
1
1D C1
Q
2
Q
2
D
2
FF
2
1D C1
Q
3
Q
3
D
3
FF
3
CP
无论寄存器中原来的内容是什么，只要送数控制时钟脉冲 CP
上升沿到来，加在并行数据输入端的数据 D0～ D3，就立即被
送入进寄存器中，即有：
012310111213 DDDDQQQQ nnnn ?????
5.3.1寄存器
2、双拍工作方式基本寄存器
CP
D
1
1D C1
Q
0
Q
0
D
0
FF
0
1D C1
Q
1
Q
1
FF
1
1D C1
Q
2
Q
2
D
2
FF
2
1D C1
Q
3
Q
3
D
3
FF
3
CR
R
D
R
D R D
R
D
0 0 0 00123 ?nnnn QQQQ
（ 1） 清零 。 CR=0,异步清零 。 即有：
012310111213 DDDDQQQQ nnnn ?????
（ 2） 送数 。 CR=1时, CP上升沿送数 。 即有：
（ 3） 保持 。 在 CR=1,CP上升沿以外时间, 寄存器内容将
保持不变 。
5.3.2 移位寄存器
1、单向移位寄存器
CPCPCPCPCP ???? 3210
nnni QDQDQDDD 2312010 ????,、、
nnnnnnin QQQQQQDQ 21311201110 ???? ????,、、
时钟方程：
驱动方程：
状态方程：
Q
R
C1
1D
∧
1D
C1
∧
R
Q 1D
C1
∧
R
Q 1D Q
∧
R
C1
Q
0
Q
1
Q
2
Q
3
CP
CR
I
D
串行输入 串行输出
D
0 D 1
D
2
0
FF
1
FF
2
FF
3
FF
并 行 输 出
D
3
输入 现态 次态
D
i
CP
nnnn
QQQQ
3210
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
说明
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
连续输入
4 个 1
Q
R
C1
1D
∧
1D
C1
∧
R
Q 1D
C1
∧
R
Q 1D Q
∧
R
C1
Q
0
Q
1
Q
2
Q
3
CP
CR
I
D
串行输入 串行输出
D
0 D 1
D
2
0
FF
1
FF
2
FF
3
FF
并 行 输 出
D
3
状态表：
Q
R
C1
1D
∧
1D
C1
∧
R
Q 1D
C1
∧
R
Q 1D Q
∧
R
C1
Q
0
Q
1
Q
2
Q
3
CP
CR
I
D
串行输入 串行输出
D
0 D 1
D
2
0
FF
1
FF
2
FF
3
FF
并 行 输 出
D
3
2Q
1Q
0
CP
Q
1 2 3 4 5 6 7 8 9
3Q
ID 1 1 10
1
1
1
1 1
0
0
时
序
图
Q
0
Q
1
Q
2
Q
3
FF
0
FF
1
FF
2
FF
3
D
0
D
1
D
2
D
3
1D
C1
1D
C1
1D
C1
1D
C1
Q
0
Q
1
Q
2
Q
3
CP
移位时钟脉冲
左移输出
左移输入
D
i
Q
0
Q
1
Q
2
Q
3
并行输出4位左移移位寄存器
CPCPCPCPCP ???? 3210
innn DDQDQDQD ???? 3322110,、、
innnnnnn DQQQQQQQ ???? ???? 13312211110,、、
时钟方程：
驱动方程：
状态方程：
Q
0
Q
1
Q
2
Q
3
FF
0
FF
1
FF
2
FF
3
D
0
D
1
D
2
D
3
1D
C1
1D
C1
1D
C1
1D
C1
Q
0
Q
1
Q
2
Q
3
CP
移位时钟脉冲
左移输出
左移输入
D
i
Q
0
Q
1
Q
2
Q
3
输入 现态 次态
D
i
CP
nnnn
QQQQ
3210
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
说明
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
0 0 0 1
0 0 1 1
0 1 1 1
1 1 1 1
连续输入
4 个 1
单向移位寄存器具有以下主要特点：
（ 1） 单向移位寄存器中的数码, 在 CP脉冲操
作下, 可以依次右移或左移 。
（ 2） n位单向移位寄存器可以寄存 n位二进制
代码 。 n个 CP脉冲即可完成串行输入工作, 此
后可从 Q0～ Qn-1端获得并行的 n位二进制数码,
再用 n个 CP脉冲又可实现串行输出操作 。
（ 3） 若串行输入端状态为 0,则 n个 CP脉冲后,
寄存器便被清零 。
2、双向移位寄存器
D
0
D
1
D
2
D
3
FF
0
FF
1
FF
2
FF
3
Q
0
Q
1
Q
2
Q
3
1D
C 1
1D
C 1
1D
C 1
1D
C 1
Q
0
Q
1
Q
2
Q
3
CP
D
SL&
≥ 1
&
≥ 1
&
≥ 1
&
≥ 1
1
D
SR
M
Q
0
Q
1
Q
2
Q
3
?
?
?
?
?
?
?
??
??
??
??
?
?
?
?
SL
nn
nnn
nnn
n
SR
n
MDQMQ
MQQMQ
MQQMQ
MQDMQ
2
1
3
31
1
2
20
1
1
1
1
0
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
nn
nn
nn
SR
n
DQ
2
1
3
1
1
2
0
1
1
1
0
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
SL
n
nn
nn
nn
DQ
1
3
3
1
2
2
1
1
1
1
0
M=0时右移 M=1时左移
( a ) 引脚排列图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S 19 4
1 2 3 4 5 6 7 8
V
CC
Q
0
Q
1
Q
2
Q
3
C P M
1
M
0
CR D
SR
D
0
D
1
D
2
D
3
D
SL
G N D
M
1
M
0
D
SL
74 L S 19 4
Q
0
Q
1
Q
2
Q
3
( b) 逻辑功能示意图
D
0
D
1
D
2
D
3
CR
CP
D
SR
集成双向移位寄存器 74LS194
输 入 输 出
Ｑ ０ Ｑ 1 Ｑ 2 Ｑ 3
０ φ φ φ φ φ φ φ
１ ０ φ φ φ φ φ φ
１ ↑ φ d0 …… d3 １ １ φ
０ ０ ０ ０
保 持
d0 d 1 d 2 d 3
１ Q Q Q１ ↑ １ φ φ ０ １ φ 0n 1n 2n
１ ↑ ０ φ φ ０ １ φ 0 Q0n Q 1n Q2nQ Q Q
１ ↑ φ φ φ １ ０ １ 1n 2n 3n １
１ ↑ φ φ φ １ ０ ０ Q Q Q1n 2n 3n 0
R CP DSR D0 …… D3 MB MA DSL
１ φ φ φ φ ０ ０ φ 保 持
右移
左移
置数
74LS194
应用举例
时序图
启动
信号
CR
D
SR
M
1
M
0
D
SL
74L S 194
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
0 1 1 1
&
&
1
1
CP G
2
G
1
(a ) 逻辑电路图
(b) 时序图
CP
Q
0
Q
1
Q
2
Q
3
由时序图可见,Q0~Q3
为一组在时间上有先后
顺序的脉冲信号。我们
把用来产生一组顺序脉
冲的电路称为 顺序脉冲
发生器 。
在数字电路中，能够记忆输入脉冲个数的电路称为计数器。
计
数
器
二进制计数器
十进制计数器
N进制计数器
加法计数器
同步计数器
异步计数器
减法计数器
可逆计数器
加法计数器
减法计数器
可逆计数器
二进制计数器
十进制计数器
N进制计数器
·
·
·
·
·
·
5.4 计数器
一,异步二进制计数器
3位二进制异步加法计数器
000 → 001 → 010 → 011
/ 1 ↑ ↓ /0
111 ← 110 ← 101 ← 100
/ 0 / 0 / 0
/ 0 / 0 / 0
排列顺序：
/ C
nnn
QQQ
012
状
态
图
选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
输出方程：
nnn QQQC
012?
5.4.1 异步计数器
CP
Q
0
Q
1
Q
2
C
时
序
图
C
Q
0
Q
1
Q
2
Q
0
Q
1
Q
2
1
FF
0
F F
1
FF
2
CP
1J
C 1
1K
1J
C 1
1K
1J
C 1
1K
&
逻
辑
图
3个 JK触发器都是在需要翻转时就有下降沿，不需要翻转时
没有下降沿，所以 3个触发器都接成 T＇型。
?
?
?
?
?
??
??
??
1
1
1
22
11
00
KJ
KJ
KJ驱动方程：
时钟方程：
FF0每输入一个时钟脉
冲翻转一次，
FF1在 Q0由 1变 0时翻转，
FF2在 Q1由 1变 0时翻转。
CPCP ?0
01 QCP ?
12 QCP ?
从时序图可以看出, Q0,Ql,Q2的周期分别是计数脉冲 (CP)周期的 2倍, 4倍, 8倍,
也就是说, Q0,Ql,Q2分别对 CP波形进行了二分频, 四分频, 八分频, 因而计数
器也可作为分频器 。
异步二进制计数器结构简单，改变级联触发器的个数，可以很方便地改变二进制计
数器的位数,n个触发器构成 n位二进制计数器或模 2n计数器，或 2n分频器。
3位二进制异步减法计数器
0 0 0 ← 001 ← 010 ← 011
↓ ↑
1 1 1 → 110 → 101 → 100
排列顺序,
nnn
QQQ
012 状
态
图
选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
输出方程：
nnn QQQB
012?
CP
Q
0
Q
1
Q
2
时钟方程：
时
序
图
FF0每输入一个时钟脉
冲翻转一次，
FF1在 Q0由 0变 1时翻转，
FF2在 Q1由 0变 1时翻转。
CPCP ?0
01 QCP ?
12 QCP ?
3个 JK触发器都是在需要翻转时就有下降沿，不需要翻转时
没有下降沿，所以 3个触发器都应接成 T＇型。
?
?
?
?
?
??
??
??
1
1
1
22
11
00
KJ
KJ
KJ驱动方程：
电路图
CP
Q
0
Q
1
Q
2
Q
0
Q
1
Q
2
B
FF
0
F F
1
FF
2
C 1 C 1 C 1
&
T ＇ 触发器的触发沿
连 接 规 律
上 升 沿 下 降 沿
加 法 计 数
1?
?
ii
QCP 1?? ii QCP
减 法 计 数 1?
?
ii
QCP
1?
?
ii
QCP
二进制异步计数器
级间连接规律
时
钟
方
程
CPCP ?0
01 QCP ?
12 QCP ?
03 QCP ?
Q
0
Q
0
Y
FF
0
F F
1
F F
2
FF
3
Q
2
Q
2
Q
1
Q
1
Q
3
Q
3
1D
C1
1D
C1
&
CP
& 1D
C1
&1D
C1
电路图
二、异步十进制计数器 异步十进制加法计数器
?
?
?
?
?
?
?
?
?
?
?
nn
n
nn
n
QQD
QD
QQD
QD
123
22
131
00
驱
动
方
程 ?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
nnn
nn
nnn
nn
QQQ
QQQ
12
1
3
2
1
2
13
1
1
0
1
0
状
态
方
程
输出方程：
nn QQC 03?
0 0 0 0 → 0001 → 0010 → 0011 → 0100
/ 1 ↑ ↓ /0
1 0 0 1 ← 1000 ← 0111 ← 0110 ← 0101
/ 0 / 0 / 0 / 0
/ 0 / 0 / 0 / 0
排列顺序：
/ C
nnnn
QQQQ 0123
状
态
图 CP
Q
0
Q
1
Q
2
Q
3
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
时
序
图
集成可预置二 -五 -十进制异步加法计数器 74LS197
CP 1
CP 0
74 L S19 6
Q 0 Q 1 Q 2 Q 3
( b) 逻辑功能示意图 ( a ) 引脚排列图
14 13 1 2 1 1 1 0 9 8
74 L S19 6
1 2 3 4 5 6 7
V CC CR Q 3 D 3 D 1 Q 1 CP 0
C T / L D Q 2 D 2 D 0 Q 0 CP 1 G N D
D 0 D 1 D 2 D 3
CT / LD
C R
① CR=0时异步清零。 ② CR=1,CT/LD=0时异步置数。
③ CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲 CP加在
CP0端、把 Q0与 CP1连接起来，则构成 4位二进制即 16进制异步加
法计数器。若将 CP加在 CP1端，则构成 3位二进制即 8进制计数器，
FF0不工作。如果只将 CP加在 CP0端,CP1接 0或 1，则形成 1位二
进制即二进制计数器。
用两片 74196构成的 100进制计数器
CP
1
R
0A
R
0 B
N C V
C C
S
0 A
S
0B
14 13 12 11 10 9 8
74 L S 90
1 2 3 4 5 6 7
CP
0
N C Q
0
Q
3
G N D Q
1
Q
2
74 L S 90
S
0A
S
0 B
R
0A
R
0B
Q
0
Q
3
Q
1
Q
2
CP
0
CP
1
(a ) 引脚排列图 (b ) 逻辑功能示意图
集成
十进
制异
步计
数器
74L
S90/
290
输 入 输 出
R
0A
R
0B
S
0A
S
0B
CP
0
CP
1
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
1 1 0 × × ×
1 1 × 0 × ×
× × 1 1 × ×
× 0 × 0 ↓ 0
× 0 0 × 0 ↓
0 × × 0 ↓ Q
0
0 × 0 × Q
1
↓
0 0 0 0 ( 清零 )
0 0 0 0 ( 清零 )
1 0 0 1 ( 置 9)
二进制计数
五进制计数
8421 码十进制计数
5421 码十进制计数
74LS90/290
(a) 逻辑图； (b) 传统逻辑符号； (c) 结构框图
S
1J
C1
1K
R
S
1J
C1
1K
R
1J
C1
1K
≥ 1 R
1J
C1
1K
≥ 1 R
&
FFA FFB FFC
QA QB QC
&R01R02
CP2
CP1
&S92S91
QD
QA QB QC QD
CP1
CP2
S91 S92 R01 R02
(a)
(b)
74LS90
M=2 M=5
QA QB QC QD
S91 S92 R01 R02
CP1
CP2
(c)
FFD
74LS90
(a) 8421 BCD码接法； (b) 5421 BCD码接法
Q
A
Q
B
Q
C
Q
D
CP
1
CP
2
7 4 L S 9 0
CP
( a ) ( b )
Q
A
Q
B
Q
C
Q
D
CP
1
CP
2
7 4 L S 9 0
CP
S
91
S
92
R
01
R
02
S
91
S
92
R
01
R
02
5.4.2 同步计数器
1、同步二进制计数器
3位同步二进制加法计数器
000 → 001 → 010 → 011
/ 1 ↑ ↓ /0
111 ← 110 ← 101 ← 100
/ 0 / 0 / 0
/ 0 / 0 / 0
排列顺序：
/ C
nnn QQQ
012
选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
状
态
图
nnn QQQC 012?
输出方程：
CPCPCPCP ??? 210时钟方程：
CP
Q
0
Q
1
Q
2
C
时
序
图
FF0每输入一个时钟脉
冲翻转一次
FF1在 Q0=1时，在下一个 CP
触发沿到来时翻转。
FF2在 Q0=Q1=1时，在下一个
CP触发沿到来时翻转。
100 ?? KJ
nQKJ 011 ??
nn QQKJ 0122 ??
f0
1/2f0
1/4f0
1/8f0
Q
0
Q
0
C
FF
0
F F
1
F F
2
CP
Q
1
Q
1
Q
2
Q
2
1J
C 1
1K
1 J
C 1
1 K
1J
C 1
1K
&
&
1
&
电路图
由于没有无
效状态，电
路能自启动。
?
?
?
?
?
?
?
?
?
??
??
??
??
????
nnn
n
n
nnn
nn
n
QQQQKJ
QQKJ
QKJ
KJ
013211
0122
011
00
1
?
??推广到
n位二
进制同
步加法
计数器
驱动方程
输出方程 nnn
nnn QQQQC 0121 ????
同步二进制减法计数器
选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
状态图
输出方程：
000 ← 001 ← 010 ← 011
/1 ↓ ↑ /0
111 → 110 → 101 → 100
/ 0 / 0 / 0
/ 0 / 0 / 0
排列顺序：
/ B
nnn
QQQ
012
CPCPCPCP ??? 210时钟方程：
nnn QQQB 012?
CP
Q
0
Q
1
Q
2
B
时
序
图
FF0每输入一个时钟脉
冲翻转一次
FF1在 Q0=0时，在下一个 CP
触发沿到来时翻转。
FF2在 Q0=Q1=0时，在下一个
CP触发沿到来时翻转。
100 ?? KJ
nQKJ 011 ??
nn QQKJ 0122 ??
Q
0
Q
0
B
1
FF
0
F F
1
F F
2
CP
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
&
&
电路图
由于没有无
效状态，电
路能自启动。
?
?
?
?
?
?
?
?
?
??
??
??
??
????
nnn
n
n
nnn
nn
n
QQQQKJ
QQKJ
QKJ
KJ
013211
0122
011
00
1
?
??推广到
n位二
进制同
步减法
计数器
驱动方程
输出方程 nnn
nnn QQQQB 0121 ????
3位同步二进制可逆计数器
设用 U/D表示加减控制信号，且 U/D＝ 0时作加计数,U/D ＝ 1
时作减计数，则把二进制同步加法计数器的驱动方程和 U/D相
与，把减法计数器的驱动方程和 U/D相与，再把二者相加，便
可得到二进制同步可逆计数器的驱动方程。
?
?
?
??
?
?
?????
?????
??
nnnn
nn
QQDUQQDUKJ
QDUQDUKJ
KJ
010122
0011
00
//
//
1
输出方程
nnnnnn QQQDUQQQDUBC 210210 /// ????
Q
0
Q
0
C / B
1
FF
0
F F
1
FF
2
CP
Q
1
Q
1
Q
2
Q
2
1J
C 1
1K
1J
C 1
1K
1J
C 1
1K
≥ 1& ≥ 1&≥ 1&
1
U / D
电路图
74 L S1 61 /3
Q 0 Q 1 Q 2 Q 3
( b) 逻辑功能示意图 ( a ) 引脚排列图
16 15 1 4 1 3 1 2 11 1 0 9
74 L S1 61 /3
1 2 3 4 5 6 7 8
V CC CO Q 0 Q 1 Q 2 Q 3 CT T LD
C R C P D 0 D 1 D 2 D 3 CT P G N D
CR D 0 D 1 D 2 D 3
CT T
CT P
CP
CO
LD
集成 4位二进制同步加法计数器 74LS161/163
① CR=0时异 /同步清零。 ② CR=1,LD=0时同步置数。
③ CR=LD=1且 CPT=CPP=1时，按照 4位自然二进制码进行
同步二进制计数。 OC为进位输出端,OC=QDQCQBQAT，仅
当 T=1且计数状态为 1111时,OC才变高，并产生进位信号。
④ CR=LD=1且 CPT·CPP=0时，计数器状态保持不变。
&
C 1
1 K
R
1 J
&
&
≥1
&
&
C 1
1 K
R
1 J
&
&
≥1
&
&
C 1
1 K
R
1 J
&
&
≥1
&
&
C 1
1 K
R
1 J
&
&
≥1
&
&
&
&
&
&
T
P
D
1
C
r
C
1
CP
计数脉冲
B
A
1
LD
Q
A
Q
B
Q
C
Q
D
O
C
( b )
Q
A
Q
B
Q
C
Q
D
P
CP
A B C D
7 4 1 6 1
T
C
r
LD
O
C
( a )
( M S B )
74161
(a) 逻辑图； (b) 传统
逻辑符号
P和 T是允许输入端, 当都为 1,且并行寄存输入控制端 LD和直
接置 0端 CR都为 1,在 CP上升沿时, 进行二进制同步计数； LD
为 0,CR为 1时, 数据输入端 A,B,C,D的数据在 CP上升沿并
行送入计数器； CR=0,强迫置 0； P,T和进位输出端 OC是为了
级联而设置的 。
74LS163的引脚排列和 74LS161相同，不同之处是 74LS163采用同步清零方式。
74LS161/3功能表
C
r
LD
A
B
C
D
CP
P
T
Q
A
Q
B
Q
C
Q
D
12 13 14 15 0 1 2
清除 置数 计数 保持
O
C
74161/3 时序图
74161/3的同步级联方式
2、同步十进制计数器
C
FF
0
F F
1
F F
2
FF
3
Q
1
Q
1
Q
0
Q
0
1
CP
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
&
&
Q
3
Q
3
1J
C1
1K
&&
?
?
?
?
?
?
?
??
??
??
??
nnnn
nn
nnn
QKQQQJ
QQKJ
QKQQJ
KJ
030123
0122
01031
00
,
,
1
?
?
?
?
?
?
?
????
????
????
????
?
?
?
?
nnnnnnn
nnnnnnn
nnnnnn
nnn
QQQQQQQ
QQQQQQQ
QQQQQQ
QQQ
303012
1
3
201201
1
2
10103
1
1
00
1
0
11
nnn QKQJ ??? 1
nn QQC 03?
0 0 0 0 → 0001 → 0010 → 0011 → 0100
/ 1 ↑ ↓ /0
1 0 0 1 ← 1000 ← 0111 ← 0110 ← 0101
/ 0 / 0 / 0 / 0
/ 0 / 0 / 0 / 0
排列顺序：
/ C
nnnn
QQQQ 0123
状
态
图 CP
Q
0
Q
1
Q
2
Q
3
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
时
序
图
Q
0
Q
0
FF
0
F F
1
F F
2
FF
3
B
Q
1
Q
1
Q
2
Q
2
1
CP
1 J
C 1
1K
1 J
C 1
1 K
1J
C 1
1K
&
&
&
Q
3
Q
3
1 J
C 1
1K
&&
&
十进制同步减法计数器
/ 0 / 0 / 0 / 0
0 0 0 0 ← 0001 ← 0010 ← 0011 ← 0100
/ 1 ↓ ↑ /0
1 0 0 1 → 1000 → 0111 → 0110 → 0101
/ 0 / 0 / 0 / 0
排列顺序：
/ B
nnnn
QQQQ 0123
十进制同步可逆计数器
集成十进制同步计数器
集成十进制同步加法计数器 74160,74162的引脚排列图, 逻
辑功能示意图与 74161,74163相同, 不同的是, 74160和
74162是十进制同步加法计数器, 而 74161和 74163是 4位二进
制 （ 16进制 ） 同步加法计数器 。 此外, 74160和 74162的区别
是, 74160采用的是异步清零方式, 而 74162采用的是同步清
零方式 。
74190是单时钟集成十进制同步可逆计数器, 其引脚排列图
和逻辑功能示意图与 74191相同 。
74192是双时钟集成十进制同步可逆计数器, 其引脚排列图
和逻辑功能示意图与 74193相同 。
把前面介绍的十进制加法计数器和十进制减法计数器用与或
门组合起来，并用 U/D作为加减控制信号，即可获得十进制
同步可逆计数器。
表 4, 1 1 74160 的功能表
P T LD CR CP 功能
1 1 1 1 同步计数
? ? 0 1 寄存并行输入数据
0 1 1 1 ? 状 态 保 持,
O C =Q A Q D
? 0 1 1 ? 状态保持,O C =0
? ? ? 0 ? 强迫置 0
74161 的功能表
P T LD CR CP 功能 备注
1 1 1 1 同步计数 P, T, LD, CR 需均为 1
? ? 0 1 寄存并行输入数
据
在 CP 上升沿时寄存，与 P, T
无关，只需 LD 为 0, CR 为 1
0 1 1 1 ? 状态保持，且进位
输出保持
P = 0,它不影响 O C 输出，即
O C =Q A Q B Q C Q D
? 0 1 1 ? 状态保持，且进位
输出为 0
T = 0,它使 O C 输出为 0
? ? ? 0 ? 直接置 0 与其它输入无关，只需 CR 为 0
十进制可逆集成计数器 74LS192
图 7-5 74LS192传统逻辑符号
Q
D
Q
C
Q
B
Q
A
CP
+
D C B A
7 4 LS 1 9 2
C
r
LD
O
C
O
B
CP
－
( M S B )
表 7-5 74LS192功能表
① 该器件为双时钟工作方式, CP+是加计数时钟输入,
CP-是减计数时钟输入, 均为上升沿触发, 采用 8421 BCD码
计数 。
② Cr为异步清 0端, 高电平有效 。
③ LD为异步预置控制端, 低电平有效, 当 Cr=0,LD=0时
预置输入端 D, C, B, A 的 数 据 送 至 输 出 端, 即
QDQCQBQA=DCBA。
④ 进位输出和借位输出是分开的 。
OC为进位输出, 加法计数时, 进入 1001状态后有负脉冲
输出, 脉宽为一个时钟周期 。
OB为借位输出, 减法计数时, 进入 0000状态后有负脉冲
输出, 脉宽为一个时钟周期 。
常用 TTL型 MSI计数器
1,M＜ N时：
设计数器的最大计数值为 N,若要得到一个模值为 M(＜
N)的计数器, 则只要在 N进制计数器的顺序计数过程中, 设
法使之跳过 (N-M)个状态, 只在 M个状态中循环就可以了 。
通常 MSI计数器都有清 0,置数等多个控制端, 因此实现模
M计数器的基本方法有两种：一种是反馈清 0法 (或称复位
法 ),另一种是反馈置数法 (或称置数法 )。
任意进制计数器的构成方法
集成 N进制计数器可以加适当反馈电路后可以构成任
意模值 M进制计数器。
(a) 清 0法； (b) 置数法
S
N － 1
S
0
S
1
S
N － 2
S
M
S
M － 1
S
M － 2
S
2
复
位
( a )
S
0
S
i － 1
S
i
S
N － 1
S
i + M
S
i+ M － 1
S
i+ M － 2
S
i + 1
置
数
( b )
（ 1）, 反馈清 0法
这种方法的基本思想是：计数器从全 0状态 S0开始计数,
计满 M个状态后产生清 0信号, 使计数器恢复到初态 S0,然
后再重复上述过程 。
① 异步清 0。 计数器在 S0~SM-1共 M个状态中工作, 当
计数器进入 SM状态时, 利用 SM状态进行译码产生清 0信号
并反馈到异步清 0端, 使计数器立即返回 S0状态 。 其示意图
如图 7-10(a)中虚线所示 。 由于是异步清 0,只要 SM状态一
出现便立即被置成 S0状态, 因此 SM状态只在极短的瞬间出
现, 通常称它为, 过渡态, 。 在计数器的稳定状态循环中
不包含 SM状态 。
② 同步清 0。 计数器在 S0~SM-1共 M个状态中工作, 当
计数器进入 SM-1状态时, 利用 SM-1状态译码产生清 0信号并
反馈到同步清 0端, 要等下一拍时钟来到时, 才完成清 0动
作, 使计数器返回 S0。 可见, 同步清 0没有过渡状态, 其
示意图如图 7-10(a)中实线所示 。
用同步清零端或置数端
归零构成 N进置计数器
用异步清零端或置数端
归零构成 N进置计数器
（ 1） 写出状态 SN-1的二进
制代码 。
（ 2） 求归零逻辑, 即求同
步清零端或置数控制端信
号的逻辑表达式 。
（ 3） 画连线图 。
（ 1） 写出状态 SN的二进制
代码 。
（ 2） 求归零逻辑, 即求异
步清零端或置数控制端信
号的逻辑表达式 。
（ 3） 画连线图 。
在前面介绍的集成计数器中, 清零, 置数均采用同步方式的有
74LS163；均采用异步方式的有 74LS193,74LS197,74LS192；
清零采用异步方式, 置数采用同步方式的有 74LS161,
74LS160；有的只具有异步清零功能, 如 CC4520,74LS190、
74LS191； 74LS90则具有异步清零和异步置 9功能 。
综上所述, 采用反馈清 0法或反馈置数法设计任意模值计数器都需要经过以下三个步
骤,① 选择模 M计数器的计数范围, 确定初态和末态； ② 确定产生清 0或置数信号的
译码状态, 然后根据译码状态设计译码反馈电路； ③ 画出模 M计数器的逻辑电路 。
用 74LS163来构成一个十二进制计数器 。
（ 1） 写出状态 SN-1的二进制代码 。
（ 3） 画连线图 。
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
( a ) 用同步清零端 CR 归零
7 4 L S 1 6 3
nnnNN QQQPPPPLDCR 013111111,????? ??
SN-1＝ S12-1＝ S11＝ 1011
（ 2）求归零逻辑。
例
D0～ D3可随意处理 D0～ D3必须都接 0
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
( b ) 用同步置数端 LD 归零
7 4 L S 1 6 3
用 74LS161来构成一个十二进制计数器 。
nn QQCR 23?
SN＝ S12＝ 1100
例
D0～ D3可随意处理 D0～ D3必须都接 0
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
( a ) 用异步清零端 CR 归零
7 4 L S 1 6 1
用异步清零端 CR 归零用同步置数端 LD 归零
SN-1＝ S11＝ 1011
nnn QQQLD 013?
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
(b ) 用同步置数端 LD 归零
74 L S 16 1
提高归零可靠性的方法
CO
LD
C R
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
&
1
1
& &
74 L S 16 1
利用一个基本 RS 触发器将 CR 或 0?LD 暂存一下，从而
保证归零信号有足够的作用时间，使计数器能够可靠归零。
（ 2）, 反馈置数法
置数法和清 0法不同, 由于置数操作可以在任意状态下
进行, 因此计数器不一定从全 0状态 S0开始计数 。 它可以通
过预置功能使计数器从某个预置状态 Si开始计数, 计满 M个
状态后产生置数信号, 置数法是通过控制同步置数端 LD和
预置输入端 DCBA来实现模 M计数器 。 由于置数状态可在 N个
状态中任选, 因此实现的方案很多, 常用方法有三种：
① 同步置 0法 (前 M个状态计数 )。
选用 S0~SM-1共 M个状态计数, 计到 SM-1时使 LD=0,等下
一个 CP来到时置 0,即返回 S0状态 。 这种方法和同步清 0 似,
但必须设置预置输入 DCBA=0000。
② OC置数法 (后 M个状态计数 )
选用 Si~SN-1共 M个状态，当计到 SN-1状态并产生进位信
号时，利用进位信号置数，使计数器返回初态 Si。同步置
数时预置输入数的设置为 N-M。
③ 中间任意 M个状态计数 。
随意选用 Si~Si+M-1共 M个状态, 计到 Si+M-1时译码使 LD=0，
等下一个 CP来到时返回 Si状态 。
【 例 】 用 74161实现模 7
Q
A
Q
B
Q
C
Q
D
P
C
r
7 4 1 6 1
A B C D
&
T
1
LD
( a )
Q
A
Q
B
Q
C
Q
D
P
C
r
7 4 1 6 1
A B C D
&
T
1
LD
( b )
Q
A
Q
B
Q
C
Q
D
P
C
r
7 4 1 6 1
A B C D
T
1
LD
( c )
O
C
1
1 0 0 11
Q
A
Q
B
Q
C
Q
D
P
C
r
7 4 1 6 1
A B C D
T
1
LD
( d )
O
C
1
0 1 0 01
O
C
O
C
1
CP CP CP CP CP CP CP CP
模 7 计数器的四种实现方法,
异步清 0 法 同步置 0法
选用 0000~0110 共七个状态
OC置数法
选用 1001~1111共七个状态
中间任意状态计数
选用 0010~1000 共七个状态
2,M>N时：
如果要求实现的模值 M超过单片计数器的计数范围时,
必须将多片计数器级联, 才能实现模 M计数器 。 常用的方法
① 将模 M分解为 M=M1× M2× …Mn,用 n片计数器分别
组成模值为 M1,M2,…,Mn的计数器, 然后再将它们异步
级联组成模 M计数器 。
② 先将 n片计数器级联组成最大计数值 N＞ M的计数器,
然后采用整体清 0 或整体置数的方法实现模 M计数器 。
计数器容量的扩展
用前一级计数器的输出作为后一级计数器的时钟信号 。 这种信号
可以取自前一级的进位 (或借位 )输出, 也可直接取自高位触发器
的输出 。 此时若后一级计数器有计数允许控制端, 则应使它处于
允许计数状态 。 下图是两片 74LS90按异步级联方式组成的
10× 10=100进制计数器 。
100进制计数器
CP
1
Q
0
Q
1
Q
2
Q
3
S
9A
S
9 B
R
0A
R
0B
CP
1
CP
CP
0
74L S 90( 个位 )
N
1
= 10
Q
0
Q
1
Q
2
Q
3
S
9A
S
9 B
R
0A
R
0B
CP
0
74L S 90( 十位 )
N
2
= 10
Q
A
Q
B
Q
C
Q
D
Q
0
Q
1
Q
2
Q
3
O
C 1
P
1
T
1
7 4 1 6 1( 1 )
Q
A
Q
B
Q
C
Q
D
Q
4
Q
5
Q
6
Q
7
O
C 2
P
2
T
2
1
Q
A
Q
B
Q
C
Q
D
Q
8
Q
9
Q
10
Q
11
O
C 3
P
3
T
3
1 1
C
CP
( a )
Q
A
Q
B
Q
C
Q
D
Q
0
Q
1
Q
2
Q
3
O
C 1
P
1
Q
A
Q
B
Q
C
Q
D
Q
4
Q
5
Q
6
Q
7
O
C 2
P
2
T
2
Q
A
Q
B
Q
C
Q
D
Q
8
Q
9
Q
10
Q
11
O
C 3
P
3
T
3
1
CP
( b )
7 4 1 6 1( 2 ) 7 4 1 6 1( 3 )
7 4 1 6 1( 3 )7 4 1 6 1( 1 ) 7 4 1 6 1( 2 )
CP CP CP
CP
T
1
1
CP CP
& C
O
C 1
O
C 3
( c )
74161的两种同步级联方式
CP
1
Q
0
Q
1
Q
2
Q
3
CP
1
CP
CP
0
74L S 90( 个位 )
Q
0
Q
1
Q
2
Q
3
CP
0
74L S 90( 十位 )
S
9A
S
9 B
R
0A
R
0B
S
9A
S
9 B
R
0A
R
0B
&
CP
1
Q
0
Q
1
Q
2
Q
3
CP
1
CP
CP
0
7 4 L S 9 0 ( 个位 )
N
1
= 1 0
Q
0
Q
1
Q
2
Q
3
CP
0
7 4 L S 9 0 ( 十位 )
N
2
=6
S
9 A
S
9 B
R
0 A
R
0B
S
9 A
S
9 B
R
0 A
R
0B
60进制计数器（ 大模分解法）
64进制计数器（ 整体清 0 法 ）
【 例 1】 试用 74LS90实现模 54 计数器 。
解,因一片 74LS90的最大计数值为 10,故实现模 54计
数器需要用两片 74LS90 。
① 大模分解法 。
可将 M分解为 54=6× 9,用两片 74LS90分别组成
8421BCD码模 6,模 9 计数器, 然后级联组成 M=54 计数
器, 其逻辑图如图 所示 。 图中, 模 6 计数器的进位信号
应从 QC输出 。
② 整体清 0 法 。
先将两片 74LS90用 8421BCD码接法构成模 100计数
器, 然 后加 译码 反 馈电 路 构成 模 54 计 数器 。 过渡
态, 所以译码逻辑方程
为 。 模 54 计数器的逻辑图如图
所示 。
0 1 0 1 0 1 0 0''' ?ABCDBCD QQQQQQQ
CAC QQQRRRR '''02'010201 ??
用 74LS90 实现模 54
(a) 大模分解法 ; (b) 整体清 0 法
Q
A
Q
B
Q
C
Q
D
7 4 LS 9 0
S
91
CP CP
1
CP
2
S
92
R
01
R
02
Q
A
Q
B
Q
C
Q
D
7 4 LS 9 0
S
91
CP
1
CP
2
S
92
R
01
R
02
( a )
Q
A
Q
B
Q
C
Q
D
7 4 LS 9 0
S
91
CP CP
1
CP
2
S
92
R
01
R
02
Q
A
Q
B
Q
C
Q
D
7 4 LS 9 0
S
91
CP
1
CP
2
S
92
R
01
R
02
&
( b )
′ ′ ′ ′
【 例 2】 试用 74161 实现模 60 计数器 。
解,因一片 74161 最大计数值为 16,故实现模 60
计数器必须用两片 74161。
① 大模分解法 。
可将 M分解为 60=6× 10,用两片 74161 分别组成模 6、
模 10 计数器, 然后级联组成模 60 计数器, 逻辑电路如
图 所示 。
( a )
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
CP
1
LD
7 4 1 6 1
0
1
1 0 11
Q
A
Q
B
Q
C
Q
D
O
C
P
T
1
7 4 1 6 1
1
′
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
1
LD
7 4 1 6 1
1
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
LD
′
7 4 1 6 1
1
′ ′ ′ ′
′
′
′′′
&
( b )
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
1
LD
7 4 1 6 1
1
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
C
r
LD
′
7 4 1 6 1
1
′ ′ ′ ′
′
′
′′′
0 0 1 0
0 0 1 1
1
( c )
′
CP
CP
CP
′
CP
A B C DC
r
LD
0 1 1 01
′ ′ ′ ′ ′
CP
CP
CP CP
模 60 计数器逻
(a) 大模分解法；
(b) 整体置 0 法；
(c) OC整体置数
法
通常, 凡是具有预置功能的加 (减 )计数器都可以实现可
编程分频器, 只要用进位 (或借位 )输出去控制置数端, 使加
计数计到 SN-1状态, 或减计数计到 S0状态时置数控制端有效,
使计数器又进入 Si预置状态 。 这样计数器总是在 Si~SN-1(或 S0)
共 M个状态中循环, 从而构成模 M计数器 。 对于同步置数加
法计数器, 预置值 =N-M=［ M］ 补, M=N-预 =［ 预 ］ 补, 即如
果已知 M,只要求出 ［ M］ 补 (M的各位求反, 末位加 1),即
可求得预置值；同理, 若已知预置值, 只要求出 ［ 预 ］ 补 即
可求得模 M的值 。 可见用这种方法设计可编程分频器是很简
便的 。
可编程分频器
Q
A
Q
B
Q
C
Q
D
O
C
A B C D
P
T
1
LD
7 4 1 6 1
Q
A
Q
B
Q
C
Q
D
O
CT
P
LD
′
7 4 1 6 1
′ ′ ′ ′
′
CP
I
0
I
1
I
2
I
3
1
I
4
I
5
I
6
I
7
CP A ′ B ′ C ′ D ′CP
① 当 M=(100)10=(01100100)2时，预置值 D′C′B′A′DCBA=［ M］ 补
=10011100；当 M=(200)10 =(11001000)2 时，预置值
D′C′B′A′DCBA=［ M］ 补 =00111000
② 当 I7~I0=01101000 时，由于 M=［预］ 补,因此 M=［ 01101000］
补 =(10011000) 2=152。
本节小结：
计数器是一种应用十分广泛的时序电路，除
用于计数、分频外，还广泛用于数字测量、运算
和控制，从小型数字仪表，到大型数字电子计算
机，几乎无所不在，是任何现代数字系统中不可
缺少的组成部分。
计数器 可利用触发器和门电路构成。但在实
际工作中，主要是利用集成计数器来构成。在用
集成计数器构成 N进制计数器时，需要利用清零
端或置数控制端，让电路跳过某些状态来获得 N
进制计数器。
例 1：试用 74LS160构成六进制计数器，用清零法。
? 状态转换表 ? 连线图
RD=0
?状态转换图 （ Q3Q2Q1Q0 / Y）
进位输出
CP Q3 Q2 Q1 Q0 Y
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 03 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0
0 0 0 0
0000 0001 0010
001101000101
0110
0111 1000 1001 /0 /0
/0
/0/0
/1
& Y
1
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160RD
LD D3 D2 D1 D0
1010 1011
1110 1111
1100 1101
Y
0
0
00
1
1
或者
&
用 74LS160构成六进制计数器，置入 0000。
? 状态转换表
2、置位法,利用第 M个状态译码，使 LD=0,等 下一个 CP
脉冲过后，电路回到第一个循环状态。第 M个状态为稳态。
LD=0
?状态转换图 （ Q3Q2Q1Q0 / Y）
例 2：
CP Q3 Q2 Q1 Q0 Y
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 03 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 0 0 0
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160RD
LD D3 D2 D1 D0
& Y
1
1
0000 0001 0010
001101000101
0110
0111 1000 1001 /0 /0
/0/0/0/1
10101011
1110 1111
1100 1101
连线图
Y
0
0
00
1
1
或者 &
例 1的时序图：
0
CP
t
0
Q0
t
0
Q1
t
0
Q2
t
1 2 3 4 5 6
0
Q3
t0
1
0
1
0
1
1
0
0
0
0
0
0
1
0
1
0
0
0
0
例 2的时序图：
0
Y
t
0
Y
t
Y=Q2Q0
Y=Q2或：
0
CP
t
0
Q0
t
0
Q1
t
0
Q2
t
1 2 3 4 5 6
0
Q3
t
进位端的输出波形同左。
或：
? 连线图? 状态转换表
例 3
? 状态转换图
进位输出
用 74LS160够成六进制,置入 1001。
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 10 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
LD=0
置入
&
Y
1
1 0 0 1
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160
RD
LD
D3 D2 D1 D0
0010
001101001001
0000 0001
/0/0
/0 /0
/0Y=C=1
（ Q3Q2Q1Q0 / Y）
跳
过
状
态
（检查自启动情况略）
例 1 试用两片 74LS160构成百进制计数器。
2、连接方式与特点
1）同步 CP方式。
2）用低位的进位信号控制高位的 功能转换 端,
高位仅在 EP=ET=C1=1 的时间内计数。
3、进制 M
M = 10× 10 = 100
高位的 C 端是此计数器的进位输出端，进位信号为 Y=1。
高位、低位 各自能 输出 10个稳定状态：
（ 二） M >N 的情况 （用多片 N进制计数器组合构成）
1、连接线路
Q3 Q2 Q1 Q0C
CP
EP
ET74LS160
RD
LD
D3 D2 D1 D0
Q3 Q2 Q1 Q0C
CP
EP
ET74LS160
RD
LD
D3 D2 D1 D0
CP
1Y
（ 1）（ 2）
例 2 试用两片 74LS160构成百进制计数器。
2、连接方式与特点
1）异步 CP方式。低位的进位信号是高位的时钟。
2）两片的 EP,ET恒为 1，都处于计数状态。
3、进制 M
M = 10× 10 = 100
高位的 C 端是此计数器的进位输出端，进位信号为 Y=1。
高位、低位 各自能 输出 10个稳定状态：
1、连接线路 为何用非门？
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160
RD
LD
D3 D2 D1 D0
CP
1
Y
（ 1）（ 2）
Q3 Q2 Q1 Q0C CP
EP
ET
74LS160
RD
LD
D3 D2 D1 D0
1
例 2 两片之间用非门连接的原理
74LS160是 CP↑ 作用的计数器，若片间连接不用非门，则：
CP …
9 10
Q0
Q1
Q2
Q3
低
位
C1
Q0高位 … 1 1
1
0
0
1
0
0
0
0
第 9个 CP过后，电路输出
（ 1, 1001），出错。
CP …
9 10
Q0
Q1
Q2
Q3
Q0… 1
1
0
0
1
0
0
0
0
C1
低
位
若用非门连接，则正常输出。
0高位
例 3 电路如图，试分析电路为几进制计数器，两片之间是几进制。
解,1、连接方式与特点
异步 CP方式。 （ 1） 片 Y’端 的进位信号是 （ 2） 片的时钟。
（ 1）片是 10进制，
当两片计数到 0001,0010状态时，电路整体清零。
Y 端是此计数器的进位输出端，进位信号为 Y=0。
CP
1
Y
（ 1）（ 2）
Q3 Q2 Q1 Q0C CP
EP
ET
74LS161
RD
LD
D3 D2 D1 D0
Q3 Q2 Q1 Q0C CP
EP
ET
74LS161
RD
LD
D3 D2 D1 D0
&&
1
1
Y′
（即：两片之间是 10进制）。
0 0 0 1 0 0 1 00 0 0 0 0 0 0 0
2,计数状态表
（ 2）片 （ 1）片
CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数
1… …
9
0 0 0 0…
0 0 0 0
10 0 0 0 00 0 0 1
11 0 0 0 10 0 0 1
12 0 0 1 00 0 0 1
1
2…
10
11
12
13
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0
0 0 0 1
1 0 0 1
暂态
此例能否用整体置数法？问题：
3、进制 M M = 10 + 2 = 12 。
RD=0
例 4 电路如图，试分析电路为几进制计数器，
两片之间是几进制。
解：
（ 1）片的进位信号控制（ 2）片的 使能端，
Y 端是此计数器的进位输出端，进位信号为 Y=0。
两片之间是 16进制。
当两片计数到 0100,0010状态时，
Q3 Q2 Q1 Q0C
CP
ET
EP74LS161RD
LD D3 D2 D1 D0
Q3 Q2 Q1 Q0C
CP
ET
EP74LS161RD
LD D3 D2 D1 D0
CP
1
（ 1）（ 2） 11
Y &
同步 CP方式。
（ 2）片仅在 ET=EP=C1=1 的时间内计数。
1、连接方式与特点
0 1 0 0 0 0 1 00 0 0 0 0
电路总体置入 0。
（ 2）片 （ 1）片
CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数
1… …
16
0 0 0 0…
0 0 0 1
1
2…
17
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0
0 0 0 1
0 0 0 0
15 0 0 0 0 161 1 1 1
… …… …
31 0 0 0 1 321 1 1 1
32 0 0 1 0 330 0 0 0 … …… …
47 0 0 1 0 481 1 1 1
48 0 0 1 1 490 0 0 0 … …… …
63 0 0 1 1 641 1 1 1
64 0 1 0 0 650 0 0 0
67
65 0 1 0 0 0 0 0 1 66 0 1 0 0 0 0 1 0
3、进制 M,M = 16× 4 + 3 = 67
2、计数状态表
66
67 LD=0
