电工电子技术基础
第 11章 时序逻辑电路
学习要点
?触发器的工作原理及逻辑功能
?寄存器、计数器的工作原理及构成
?555定时器的工作原理及其应用
?数模 /模数转换器的组成和工作原理
第 11章 时序逻辑电路
11.1 双稳态触发器
11.2 寄存器
11.3 计数器
11.4 555定时器
11.6 数模和模数转换
触发器是构成时序逻辑电路的基本逻辑部件。
?它有两个稳定的状态,0状态和 1状态；
?在不同的输入情况下，它可以被置成 0状
态或 1状态；
?当输入信号消失后，所置成的状态能够保
持不变。
所以，触发器可以记忆 1位二值信号。根据逻
辑功能的不同，触发器可以分为 RS触发器、
D触发器,JK触发器,T和 T′触发器；按照结
构形式的不同，又可分为基本 RS触发器、同
步触发器、主从触发器和边沿触发器。
11.1 双稳态触发器
11.1.1 基本 RS触发器
电
路
组
成
和
逻
辑
符
号
S R
Q Q
S R
Q Q
(a ) 逻辑图 (b) 逻辑符号
&&
S R
信号输入端，低电平有效。
信号输出端,Q=0,Q=1的状态称 0
状态,Q=1,Q=0的状态称 1状态，
S R
Q Q
&&
工作原理
R S Q
1 0
0 1
0 1 0
① R=0,S=1时：由于 R=0，不论原来 Q为 0还是 1，都有 Q=1；
再由 S=1,Q=1可得 Q＝ 0。即不论触发器原来处于什么状态都
将变成 0状态，这种情况称将触发器置 0或复位。 R端称为触发
器的置 0端或复位端。
S R
Q Q
&&
0 1
1 0
R S Q
0 1 0
② R=1,S=0时：由于 S=0，不论原来 Q为 0还是 1，都有 Q=1；
再由 R=1,Q=1可得 Q＝ 0。即不论触发器原来处于什么状态都
将变成 1状态，这种情况称将触发器置 1或置位。 S端称为触发
器的置 1端或置位端。
1 0 1
S R
Q Q
&&
1 1
1 0
③ R=1,S=1时：根据与非门的逻辑功能不难推知，触发器保
持原有状态不变，即原来的状态被触发器存储起来，这体现了
触发器具有记忆能力。
R S Q
0 1 0
1 0 1
1 1 不变
10
S R
Q Q
&&
0 0
1 1 R S Q
0 1 0
1 0 1
1 1 不变
0 0 不定
？
④ R=0,S=0时,Q=Q=1，不符合触发器的逻辑关系。并且由
于与非门延迟时间不可能完全相等，在两输入端的 0同时撤除
后，将不能确定触发器是处于 1状态还是 0状态。所以触发器不
允许出现这种情况，这就是基本 RS触发器的约束条件。
功能表
R S Q 功能
0 0
0 1
1 0
1 1
不定
0
1
不变
不允许
置 0
置 1
保持
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为
波形图
R
S
Q
Q
置 1 置 0置 1 置 1 置 1保持 不允许
基本 RS触发器的特点
（ 1） 触发器的次态不仅与输入信号状态有关, 而且与触
发器的现态有关 。
（ 2） 电路具有两个稳定状态, 在无外来触发信号作用时,
电路将保持原状态不变 。
（ 3） 在外加触发信号有效时, 电路可以触发翻转, 实现
置 0或置 1。
（ 4） 在稳定状态下两个输出端的状态和必须是互补关系,
即有约束条件 。
在数字电路中, 凡根据输入信号 R,S情况的
不同, 具有置 0,置 1和保持功能的电路, 都
称为 RS触发器 。
11.1.2 同步 RS触发器G 1 G 2
G
3
G
4
S CP R
&
Q Q
S CP R
S CP R
Q Q
Q Q
(a ) 逻辑电路
(b) 逻辑符号
&
&
&
R'S'
CP＝ 0时,R'=S'=1，触发器保持原来状态不变。
CP＝ 1时，工作情况与基本 RS触发器相同。
功能表CP R S Q
n+ 1
功能
0 × × Q
n
保持
1
1
1
1
0 0
0 1
1 0
1 1
Q
n
1
0
不定
保持
置 1
置 0
不允许
主
要
特
点
波
形
图
（ 1） 时钟电平控制 。 在 CP＝ 1期间接收输入信号,
CP＝ 0时状态保持不变, 与基本 RS触发器相比, 对触
发器状态的转变增加了时间控制 。
（ 2） R,S之间有约束 。 不能允许出现 R和 S同时为 1
的情况, 否则会使触发器处于不确定的状态 。
CP
R
S
Q
Q
不
变
不
变
不
变
不
变
不
变
不
变
置
1
置
0
置
1
置
0
不
变
&
&
(a ) 电路
Q Q
(b) 逻辑符号
S
D
J C K R
D
S
2
Q
2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
11.1.3 主从 JK触发器
工
作
原
理
（ 1） 接收输入信号的过程 。
CP=1时, 主触发器被打开, 可以接收输入信号 J,K,其
输出状态由输入信号的状态决定 。 但由于 CP=0,从触发
器被封锁, 无论主触发器的输出状态如何变化, 对从触
发器均无影响, 即触发器的输出状态保持不变 。
0
1
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
0
1
（ 2） 输出信号过程
当 CP下降沿到来时, 即 CP由 1变为 0时, 主触发器被封锁,
无论输入信号如何变化, 对主触发器均无影响, 即在 CP=1期
间接收的内容被存储起来 。 同时, 由于 CP由 0变为 1,从触发
器被打开, 可以接收由主触发器送来的信号, 其输出状态由
主触发器的输出状态决定 。 在 CP=0期间, 由于主触发器保持
状态不变, 因此受其控制的从触发器的状态也即 Q,Q的值
当然不可能改变 。
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
（ 1 ） 0?J, 0?K 。设触发器的初始状态为 0,此
时主触发器的 01 ?? KQR, 0
1
?? QJS,在 1?CP 时主
触发器状态保持 0 状态不变；当 CP 从 1 变 0 时，由于从
触发器的 12 ?R, 02 ?S,也保持为 0 状态不变。如果触
发器的初始状态为 1,当 CP 从 1 变 0 时，触发器则保持
1 状态不变。可见不论触 发器原来的状态如何,当
0?? KJ
时，触发器的状态均保持不变，即
nn
QQ ?
? 1
。
逻
辑
功
能
分
析
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
（ 2 ） 0?J, 1?K 。设触发器的初始状态为 0,此时主触发
器的 01 ?R, 01 ?S,在 1?CP 时主触发器保持为 0 状态不变；当
CP 从 1 变 0 时，由于从触发器的 12 ?R, 02 ?S,从触发器也保
持为 0 状态不变。如果触发器的初始状态为 1,则由于 11 ?R,
0
1
?S
，在 1?CP 时将主触发器翻转为 0 状态；当 CP 从 1 变 0
时，由于从触发器的
1
2
?R
、
0
2
?S
，从触发器状态也翻转为 0 状
态。可见不论触发器原来的状态如何，当
0?J
、
1?K
时，输入
CP 脉冲后，触发器的状态均为 0 状态，即 0
1
?
?n
Q 。
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q（ 3 ） 1?J, 0?K 。设触发器的初始状态为 0,此时主触发器
的 01 ?R, 11 ?S,在 1?CP 时主触发器翻转为 1 状态；当 CP 从 1 变
0 时，由于从触发器的 02 ?R, 12 ?S,故从触发器也翻转为 1 状
态。如果触发器的初始状态为 1,则由于 01 ?R, 01 ?S,在 1?CP
时主触发器状态保持 1 状态不变；当 CP 从 1 变 0 时，由于从触发器
的
0
2
?R
、
1
2
?S
，从触发器状态也保持 0 状态不变。可见不论触发
器原来的状态如何，当
1?J
、
0?K
时，输入 CP 脉冲后，触发器的
状态均为 1 状态，即 1
1
?
?n
Q 。
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
（ 4 ） 1?J, 1?K 。设触发器的初始状态为 0,此时主触发器的
0
1
?R, 1
1
?S,在 1?CP 时主触发器翻转为 1 状态；当 CP 从 1 变 0
时，由于从触发器的 02 ?R, 12 ?S,故从触发器也翻转为 1 状态。如
果触发器的初始状态为 1,则由于 11 ?R, 01 ?S,在 1?CP 时将主触
发器翻转为 0 状态；当 CP 从 1 变 0 时，由于从触发器的
1
2
?R
、
0
2
?S
，故从触发器也翻转为 0 状态。可见当 1?? KJ 时，输入 CP 脉
冲后，触发器状态必定与原来的状态相反，即
nn
QQ ?
? 1
。由于每来一
个 CP 脉冲触发器状态翻转一次，故这种情况下触发器具有计数功能。
功
能
表
CP
J
K
Q
波
形
图
J K
1?n
Q 功能
0 0
n
Q 保持
0 1 0 置 0
1 0 1 置 1
1 1
n
Q
翻转
11.1.4 触发器逻辑功能的转换
在双稳态触发器中, 除了 RS触发器
和 JK触发器外, 根据电路结构和工
作原理的不同, 还有众多具有不同逻
辑功能的触发器 。 根据实际需要, 可
将某种逻辑功能的触发器经过改接或
附加一些门电路后, 转换为另一种逻
辑功能的触发器 。
JK触发器 → D触发器
D
S
D
D
C
R
D
Q
Q
J
C
K
Q
Q
1
CP
D 触发器的构成及其逻辑符号
(a ) 电路 ( b ) 逻辑符号
D 触发器的功能表
D
1?n
Q 功能
0 0 置 0
1 1 置 1
JK触发器 → T触发器
T 触发器的功能表
T
1?n
Q 功能
0
n
Q 保持
1
n
Q 翻转
T
S
D
T
C
R
D
Q
Q
J
C
K
Q
Q
1
CP
T 触发器的构成及其逻辑符号
(a ) 电路 ( b ) 逻辑符号
JK触发器 → T＇ 触发器
T＇ 触发器的逻辑功能：每来一个时钟脉冲翻转一次 。
D触发器 → T＇ 触发器
CP
D
C
Q
Q
J
C
K
1 Q
Q
CP
在数字电路中，用来存放二进制数据或代码的电路称
为寄存器。
寄存器是由具有存储功能的触发器组合起来构成的 。
一个触发器可以存储 1位二进制代码, 存放 n位二进制
代码的寄存器, 需用 n个触发器来构成 。
按照功能的不同, 可将寄存器分为数码寄存器和移位
寄存器两大类 。 数码寄存器只能并行送入数据, 需要
时也只能并行输出 。 移位寄存器中的数据可以在移位
脉冲作用下依次逐位右移或左移, 数据既可以并行输
入, 并行输出, 也可以串行输入, 串行输出, 还可以
并行输入, 串行输出, 串行输入, 并行输出, 十分灵
活, 用途也很广 。
11.2 寄存器
11.2.１ 数码寄存器
D
1
D C
Q
0
Q
0
D
0
F
0
D C
Q
1
Q
1
F
1
D C
Q
2
Q
2
D
2
F
2
D C
Q
3
Q
3
D
3
F
3
CP
无论寄存器中原来的内容是什么，只要送数控制时钟脉冲 CP
上升沿到来，加在并行数据输入端的数据 D0～ D3，就立即被
送入进寄存器中，即有：
012310111213 DDDDQQQQ nnnn ?????
Q 0 Q 1 Q 2 Q 3
D i D 0 D 1 D 2
D
C
D
C
D
C
D
C F 0 F 1 F 2 F 3
CP
移位
脉冲
右移
输出
右移
输入 Q Q Q Q
R D清零
脉冲
Q Q Q Q
11.2.2 移位寄存器
1,4位右移移位寄存器 并行输出
在存数操作之前，先用 RD（负脉冲）将各个触发器清零。
当出现第 1个移位脉冲时，待存数码的最高位和 4个触发器
的数码同时右移 1位，即待存数码的最高位存入 Q0，而寄存
器原来所存数码的最高位从 Q3输出；出现第 2个移位脉冲时，
待存数码的次高位和寄存器中的 4位数码又同时右移 1位。
依此类推，在 4个移位脉冲作用下，寄存器中的 4位数码同
时右移 4次，待存的 4位数码便可存入寄存器。
Q 0 Q 1 Q 2 Q 3D i D 0 D 1 D 2 D 3
D
C
D
C
D
C
D
C
Q 0 Q 1 Q 2 Q 3
F 0 F 1 F 2 F 3
CP
移位时钟脉冲
右移
输出
右移
输入
Q 0 Q 1 Q 2 Q 3
输入 现态 次态
D
i
CP
nnnn
QQQQ
3210
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
说明
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
连续输入
4 个 1
2,4位左移移位寄存器
Q
0
Q
1
Q
2
Q
3
F
0
F
1
F
2
F
3
D
0
D
1
D
2
D
3
D
C
D
C
D
C
D
C
Q
0
Q
1
Q
2
Q
3
CP
移位时钟脉冲
左移输出
左移输入
D
i
Q
0
Q
1
Q
2
Q
3
并行输出
输入 现态 次态
D
i
CP
nnnn
QQQQ
3210
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
说明
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
0 0 0 1
0 0 1 1
0 1 1 1
1 1 1 1
连续输入
4 个 1
(a ) 引脚排列图
16 15 1 4 1 3 1 2 11 1 0 9
7 4 L S 1 9 4
1 2 3 4 5 6 7 8
V
CC
Q
0
Q
1
Q
2
Q
3
C P M
1
M
0
CR D
SR
D
0
D
1
D
2
D
3
D
SL
G N D
M
1
M
0
D
SL
7 4 L S 1 9 4
Q
0
Q
1
Q
2
Q
3
(b ) 逻辑功能示意图
D
0
D
1
D
2
D
3
CR
CP
D
SR
3、
集成双
向移位
寄存器
74LS194
CPMMCR
01
工作状态
0 × × ×
1 0 0 ×
1 0 1 ↑
1 1 0 ↑
1 1 1 ×
异步清零
保 持
右 移
左 移
并行输入
由 74LS194
构成的能自
启动的 4位
环形计数器
波
形
图
启动
信号
CR
D
SR
M
1
M
0
D
SL
7 4 L S 1 9 4
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
0 1 1 1
&
&
1
1
CP G
2
G
1
CP
Q
0
Q
1
Q
2
Q
3
11.3 计数器
能够记忆输入脉冲个数的电路称为计数器。
计
数
器
二进制计数器
十进制计数器
N进制计数器
加法计数器
同步计数器
异步计数器
减法计数器
可逆计数器
加法计数器
减法计数器
可逆计数器
二进制计数器
十进制计数器
N进制计数器
·
·
·
·
·
·
11.3.1 二进制计数器
1、异步二进制计数器
3位异步二进制加法计数器
Q 0 Q 1 Q 2
1
CP
J
C
K
J
C
K
J
C
K
Q Q Q
Q Q Q
F 0 F 1 F 2
R D
由于 3个触发器都接成了 T＇ 触发器, 所以最低位触发器 F0每
来一个时钟脉冲的下降沿 （ 即 CP由 1变 0） 时翻转一次, 而
其他两个触发器都是在其相邻低位触发器的输出端 Q由 1变 0
时翻转, 即 F1在 Q0由 1变 0时翻转, F2在 Q1由 1变 0时翻转 。
CP
Q
0
Q
1
Q
2
波形图
F0每输入一个时钟脉冲
翻转一次。
F1在 Q0由 1变 0时翻转。
F2在 Q1由 1变 0时翻转。
二分频
四分频
八分频
从状态表或波形图可以看出, 从
状态 000开始, 每来一个计数脉
冲, 计数器中的数值便加 1,输
入 8个计数脉冲时, 就计满归零,
所以作为整体, 该电路也可称为
八进制计数器 。
由于这种结构计数器的时钟脉冲
不是同时加到各触发器的时钟端,
而只加至最低位触发器, 其他各
位触发器则由相邻低位触发器的
输出 Q来触发翻转, 即用低位输
出推动相邻高位触发器, 3个触
发器的状态只能依次翻转, 并不
同步, 这种结构特点的计数器称
为异步计数器 。 异步计数器结构
简单, 但计数速度较慢 。
计数脉冲 Q
2
Q
1
Q
0
0
1
2
3
4
5
6
7
8
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
状态表
Q 0 Q 1 Q 2 Q 3
CP
D
C
D
C
D
C
D
C
Q Q Q Q
Q Q Q Q
F 0 F 1 F 2 F 3
R D
CP
Q 0
Q 1
Q 2
Q 3
用上升沿触发的 D触发器构成的 4位
异步二进制加法计数器及其波形图
F0每输入一个时钟脉冲翻转一次。 F1在 Q0由 1变 0时翻转，
F2在 Q1由 1变 0时翻转,F3在 Q2由 1变 0时翻转。
3位异步二进制减法计数器
Q 0 Q 1 Q 2
CP
D
C
D
C
D
C
Q Q Q
Q Q Q
F 0 F 1 F 2
R D
CP
Q 0
Q 1
Q 2
计数脉冲 Q
2
Q
1
Q
0
0
1
2
3
4
5
6
7
8
0 0 0
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
F0每输入一个时钟脉冲翻转
一次,F1在 Q0由 1变 0时翻
转,F2在 Q1由 1变 0时翻转。
2、同步二进制计数器
CP
J
C
K
J
C
K
J
C
K
&1
&
Q
Q
Q
Q
Q
Q
Q 0 Q 1 Q 2
F 0 F 1 F 2
R D
3个 JK触发器都接成 T触发器
100 ?? KJ
011 QKJ ??
0122 QQKJ ??
CP
Q
0
Q
1
Q
2
F0每输入一个时钟脉冲
翻转一次
F1在 Q0=1时，在下一个 CP
触发沿到来时翻转。
F2在 Q0=Q1=1时，在下一个 CP
触发沿到来时翻转。
100 ?? KJ
011 QKJ ??
0122 QQKJ ??
11.3.2 十进制计数器
选用 4个 CP下降沿触发的 JK触发器
F0,F1,F2, F3。
8421 编码计数
脉冲
Q
3
Q
2
Q
1
Q
0
十进
制数
0
1
2
3
4
5
6
7
8
9
10
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0
1
2
3
4
5
6
7
8
9
0
1、同步十进制加法计数器
F0：每来一个 CP计数脉冲翻转一
次,。1
00 ?? KJ
F2：在 Q0 和 Q1都为 1时，再来一个
计数脉冲才翻转,。
0122 QQKJ ??
F3：在 Q0,Q1和 Q2都为 1时，再来
一个 CP计数脉冲才翻转，但在第
10个脉冲到来时 Q3应由 1变为 0，
0123 QQQJ ?, 03 QK ?
F1：在 Q0为 1时，再来一个 CP计
数脉冲才翻转，但在 Q3为 1时不得
翻转,,。
031 QQJ ?, 01 QK ?
Q
0
Q
1
Q
2
Q
3
1
CP
J
C
K
J
C
K
J
C
K
&
&
J
C
K
&&Q
Q
Q
Q
Q
Q
Q
Q
F
0
F
1
F
2
F
3
R
D
驱动方程：
CP
Q 0
Q 1
Q 2
Q 3
?
?
?
?
?
?
?
??
??
??
??
030123
0122
01031
00
,
,
1
QKQQQJ
QQKJ
QKQQJ
KJ
2、异步十进制加法计数器 Q 0 Q 1 Q 2 Q 3
CP
J
C
K
J
C
K
J
C
K
J
C
K
&Q
Q
Q
Q
Q
Q
Q
Q
F 0 F 1 F 2 F 3
R D
设计数器初始状态为 0000
0123
?QQQQ,在触发器 F
3
翻转之前，
即从 0000 起到 0111 为止,1
3
?Q, F
0
,F
1
,F
2
的翻转情况与 3 位异
步二进制加法计数器相同。第 7 个计数脉冲到来后，计数器状态变为
0111,
1
12
?? QQ
，使
1
123
?? QQJ
，而
1
3
?K
，为 F
3
由 0 变 1 准
备了条件。第 8 个计数脉冲到来后,4 个触发器全部翻转，计数器状
态变为 1000 。第 9 个计数脉冲到来后，计数器状态变为 1001 。这两
种情况下 3
Q
均为 0,使
0
1
?J
，而
1
1
?K
。所以第 10 个计数脉冲到
来后,Q
0
由 1 变为 0,但 F
1
的状态将保持为 0 不变，而 Q
0
能直接触
发 F
3
，使 Q
3
由 1 变为 0,从而使计数器回复到初始状态 0000 。
11.3.3 N进制计数器
1、由触发器构成 N进制计数器
由触发器组成的 N进制计数器的一般分析方法是：
对于同步计数器, 由于计数脉冲同时接到每个
触发器的时钟输入端, 因而触发器的状态是否
翻转只需由其驱动方程判断 。 而异步计数器中
各触发器的触发脉冲不尽相同, 所以触发器的
状态是否翻转除了考虑其驱动方程外, 还必须
考虑其时钟输入端的触发脉冲是否出现 。
解,由图可知，由于 CP 计数脉冲同时接到每个
触发器的时钟输入端，所以该计数器为同步计数
器。 3 个触发器的驱动方程分别为：
F
0
,20 QJ ?, 10 ?K
F
1
,011 QKJ ??
F
2
,012
QQJ ?
、
1
2
?K
Q 0 Q 1 Q 2
J
C
K
J
C
K
CP
J
C
K
& Q Q Q
Q Q Q
F 0 F 1 F 2
例,分析图示计数器为几进制计数器 。
CP
Q 0
Q 1
Q 2
列状态表的过程如下：首先假设计数器的初始状态, 如 000，
并依此根据驱动方程确定 J,K的值, 然后根据 J,K的值确定
在 CP计数脉冲触发下各触发器的状态 。 在第 1个 CP计数脉冲
触发下各触发器的状态为 001,按照上述步骤反复判断, 直
到第 5个 CP计数脉冲时计数器的状态又回到初始状态 000。 即
每来 5个计数脉冲计数器状态重复一次, 所以该计数器为五
进制计数器 。
计数脉冲 Q
2
Q
1
Q
0
J
0
K
0
J
1
K
1
J
2
K
2
0
1
2
3
4
5
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
1 1
1 1
1 1
1 1
0 1
1 1
0 0
1 1
0 0
1 1
0 0
0 0
0 1
0 1
0 1
1 1
0 1
0 1
例,分析图示计数器为几进制计数器 。
Q 0 Q 1 Q 2
J
C
K
J
C
K
CP
J
C
K
&
Q Q Q
F 0 F 1 F 2
Q Q Q
解,由图可知，触发器 F
0
,F
2
由 CP 计数脉冲触发，而 F
1
由
F
0
的输出 Q
0
触发，也就是只有在 Q
0
出现下降沿 （由 1 变 0 ）时 Q
1
才能翻转，各个触发器不是都接 CP 计数脉冲，所以该计数器为异
步计数器。 3 个触发器的驱动方程分别为：
F
0
,20 QJ ?, 10 ?K CP 脉冲触发
F
1
：
1
11
?? KJ
Q
0
脉冲触发
F
2
,012
QQJ ?
、
1
2
?K
CP 脉冲触发
列异步计数器状态表与同步计数器不同之处在于：决定触
发器的状态，除了要看其 J,K的值，还要看其时钟输入端
是否出现触发脉冲下降沿。从状态表可以看出该计数器也
是五进制计数器。
计数脉冲 Q
2
Q
1
Q
0
J
0
K
0
J
1
K
1
J
2
K
2
0
1
2
3
4
5
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
1 1
1 1
1 1
1 1
0 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
0 1
0 1
0 1
1 1
0 1
0 1
2、由集成计数器构成 N进制计数器
74L S 161
Q
0
Q
1
Q
2
Q
3
(b) 逻辑功能示意图(a ) 引脚排列图
16 15 1 4 1 3 1 2 11 1 0 9
74L S 161
1 2 3 4 5 6 7 8
U
CC
CO
Q
0
Q
1
Q
2
Q
3
CT
T
LD
CR CP D
0
D
1
D
2
D
3
CT
P
G N D
CR
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
CO
LD
4位集成同步二进制加法计数器 74LS161
① CR=0时异步清零。
② CR=1,LD=0时同步置数。
③ CR=LD=1且 CPT=CPP=1时，按 4位自然二进制码同步计数。
④ CR=LD=1且 CPT·CPP=0时，计数器状态保持不变。
用集成计数器构成 N进制计数器的方法：利用清零端或置数
端，让电路跳过某些状态来获得 N进制计数器。
11
&
1
(a ) 用异步清零端 CR 归零 (b) 用同步置数端 LD 归零
74L S 161
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
CR
CT
T
CT
P
CPCP
&
1
74L S 161
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
CR
CT
T
CT
P
CPCP
用 74LS161构成十二进制计数器
将状态 1100
反馈到清
零端归零
将状态 1011
反馈到清
零端归零
CP
Q
0
Q
1
Q
2
Q
3
CP
Q
0
Q
1
Q
2
Q
3
(a ) 用异步归零法构成的十二进制计数器的波形
(b ) 用同步归零法构成的十二进制计数器的波形
用异步归零构成十二
进制计数器，存在一
个极短暂的过渡状态
1100。十二进制计数
器从状态 0000开始计
数，计到状态 1011时，
再来一个 CP计数脉
冲，电路应该立即归
零。然而用异步归零
法所得到的十二进制
计数器，不是立即归
零，而是先转换到状
态 1100，借助 1100的
译码使电路归零，随
后变为初始状态 0000。
1
74L S 161
Q 3 Q 2 Q 1 Q 0
D 0 D 1 D 2 D 3
CO
LD
CR
CT T
CT P
CP
CP 1
74L S 161
Q 3 Q 2 Q 1 Q 0
D 0 D 1 D 2 D 3
CO
LD
CR
CT T
CT P
CP1
1 1
256 进制计数器
1
74 L S 16 1
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
C R
CT
T
CT
P
CPCP
74 L S 16 1
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
C R
CT
T
CT
P
CP
1 1
&
60 进制计数器
高位片计数到 3（ 0011）时，低位片所计数为 16× 3=48，之
后低位片继续计数到 12（ 1100），与非门输出 0，将两片计
数器同时清零。
16× 16
=256
用 74LS161构成 256进制和 60进制计数器
1
7 4 L S 1 6 1 ( 个位 )
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
C R
CT
T
CT
P
CPCP
7 4 L S 1 6 1 ( 十位 )
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
C R
CT
T
CT
P
CP
1
1
&
8421 码 24 进制计数器
&
&
1
74L S 161 ( 个位 )
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
CR
CT
T
CT
P
CPCP
74L S 161 ( 十位 )
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
CR
CT
T
CT
P
CP
1
8421 码 60 进制计数器
&&
1
用 74LS161构成 8421码 60进制和 24进制计数器
CP
1
R
0A
R
0 B
N C U
CC
S
9 A
S
9B
1 4 1 3 1 2 1 1 1 0 9 8
7 4 L S 9 0
1 2 3 4 5 6 7
CP
0
N C Q
0
Q
3
G N D Q
1
Q
2
7 4 L S 9 0
S
9 A
S
9 B
R
0A
R
0B
Q
0
Q
3
Q
1
Q
2
CP
0
CP
1
(a ) 引脚排列图 (b ) 逻辑功能示意图
集
成
异
步
十
进
制
计
数
器
74
LS
90
输 入 输 出
R
0A
R
0B
S
9 A
S
9 B
CP
0
CP
1
Q
3
Q
2
Q
1
Q
0
1 1 0 × × ×
1 1 × 0 × ×
× × 1 1 × ×
× 0 × 0 ↓ 0
× 0 0 × 0 ↓
0 × × 0 ↓ Q
0
0 × 0 × Q
1
↓
0 0 0 0
0 0 0 0
1 0 0 1
二进制计数
五进制计数
8421 码十进制计数
5421 码十进制计数
异步计数器一般没有专门的进位信号输出端, 通常可以用
本级的高位输出信号驱动下一级计数器计数, 即采用串行
进位方式来扩展容量 。
100进制计数器
CP
1
Q
0
Q
1
Q
2
Q
3
S
9 A
S
9 B
R
0 A
R
0B
CP
1
CP
CP
0
7 4 L S 9 0 ( 个位 )
N
1
= 1 0
Q
0
Q
1
Q
2
Q
3
S
9 A
S
9 B
R
0 A
R
0B
CP
0
7 4 L S 9 0 ( 十位 )
N
2
= 1 0
用 74LS161构成 N进制计数器
60进制计数器
64进制计数器
CP
7 4 L S 9 0 ( 个位 )
7 4 L S 9 0 ( 十位 )
S 9A S 9 B R 0A R 0B
S 9A S 9 B R 0A R 0B
Q 0 Q 1 Q 2 Q 3 Q 0 Q 1 Q 2 Q 3
CP 0
CP 1
CP 0
CP 1
CP
7 4 L S 9 0 ( 个位 )
7 4 L S 9 0 ( 十位 )
Q 0 Q 1 Q 2 Q 3 Q 0 Q 1 Q 2 Q 3
S 9 A S 9 B R 0 A R 0B
S 9 A S 9 B R 0 A R 0B
CP 0 CP 0
CP 1
CP 1
1&
11.4 555定时器
11.4.1 555定时器的结构和工作原理
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
低 电平
触发端
高 电平
触发端
电压
控制端
复位端
低 电平有效
放电端
4.5～ 16V
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
0
0
1
① R=0时,Q=1, Q=0, uo=0,V导通。
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
① R=0时,Q=1, Q=0, uo=0,V饱和导通。
② R=1,UTH＞ 2UCC/3,UTR＞ UCC/3时,RD=0,SD=1，
Q=1,Q=0,uo=0,V饱和导通。
＞ 2UCC/3
＞ UCC/3
0 0
1 1
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
① R=0时,Q=1, Q=0, uo=0,V饱和导通。
② R=1,UTH＞ 2UCC/3,UTR＞ UCC/3时,RD=0,SD=1，
Q=1,Q=0,uo=0,V饱和导通。
＜ 2UCC/3
＞ UCC/3
1 0
01
③ R=1,UTH＜ 2UCC/3,UTR＞ UCC/3时,RD=1,SD=1，
Q,Q不变,uo不变,V状态不变。
1
1
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
① R=0时,Q=1, Q=0, uo=0,V饱和导通。
② R=1,UTH＞ 2UCC/3,UTR＞ UCC/3时,RD=0,SD=1，
Q=1,Q=0,uo=0,V饱和导通。
＜ 2UCC/3
＜ UCC/3
1 1
0 0
③ R=1,UTH＜ 2UCC/3,UTR＞ UCC/3时,RD=1,SD=1，
Q,Q不变,uo不变,V状态不变。
④ R=1,UTH＜ 2UCC/3,UTR＜ UCC/3时,RD=1,SD=0，
Q=0,Q=1,uo=1,V截止。
11.4.2 555定时器的应用
1、由 555定时器构成单稳态触发器
2 U
CC
/3
C
R
u
i
8 4
7 3
6 5 5 5
2 5
1
0,0 1 μ F
u
o
U
CC
u
i
u
o
t
tt
P
0
0
(a ) 电路 (b ) 工作波形
u
c
t
0
输出脉冲宽度 t p 。
t p ≈ 1, 1 RC
2 U
CC
/3
C
R
u
i
8 4
7 3
6 5 5 5
2 5
1
0,0 1 μ F
u
o
U
CC
u
i
u
o
t
tt
P
0
0
u
c
t
0
接通 UCC后瞬间, UCC通过 R对 C充电, 当 uc上升到 2UCC/3时,
比较器 A1输出为 0,将触发器置 0,uo＝ 0。 这时 Q=1,放电管 V导
通, C通过 V放电, 电路进入稳态 。
ui到来时, 因为 ui＜ UCC/3,使 A2＝ 0,触发器置 1,uo又由 0变
为 1,电路进入暂稳态 。 由于此时 Q=0,放电管 V截止, UCC经 R对
C充电 。 虽然此时触发脉冲已消失, 比较器 A2的输出变为 1,但充
电继续进行, 直到 uc上升到 2UCC/3时, 比较器 A1输出为 0,将触发
器置 0,电路输出 uo＝ 0,V导通, C放电, 电路恢复到稳定状态 。
u
o
&
u
i
u
A
u '
o
(a ) 电路示意图 (b ) 波形图
单稳态触发器
u
o
u '
o
u
i
u
A
t
p
单稳态触发器的应用
u i
u o t p
延迟与定时
整
形
C
R
1
u
c
8 4
7 3
6 5 5 5
2 5
1
0.01 μ F
u
o
U
CC
R
2
u
c
u
o
t
t
t
P1
t
P2
0
U
CC
/ 3
2 U
CC
/ 3
0
(a ) 电路 (b ) 工作波形
2、由 555定时器构成无稳态触发器
接通 UCC后, UCC经 R1和 R2对 C充电 。 当 uc上升到 2UCC/3时, uo=0，
V导通, C通过 R2和 T放电, uc下降 。 当 uc下降到 UCC/3时, uo又由 0
变为 1,V截止, UCC又经 R1和 R2对 C充电 。 如此重复上述过程, 在
输出端 uo产生了连续的矩形脉冲 。
C
R
1
u
c
8 4
7 3
6 5 5 5
2 5
1
0, 0 1 μ F
u
o
U
CC
R
2
u
c
u
o
t
t
t
P1
t
P2
0
U
CC
/ 3
2 U
CC
/ 3
0
第一个暂稳态的脉冲宽度 t p1,即 u c 从 U CC /3 充电上升到 2U CC /3 所需的时间：
t p1 ≈ 0, 7 ( R 1 + R 2 ) C
第二个暂稳态的脉冲宽度 t p2,即 u c 从 2U CC /3 放电下降到 U CC /3 所需的时间：
t p2 ≈ 0, 7 R 2 C
振荡周期,T ＝ t p1 ＋ t p2 ≈ 0, 7 ( R 1 ＋ 2 R 2 ) C
C
1
R
1
u
o1
8 4
7 3
6 5 5 5 Ⅰ
2 5
1
0, 0 1 μ F
u
o1
U
CC
R
2
( a ) 电路
( b ) 工作波形
C
2
R
3
u
o2
8 4
7 3
6 5 5 5 Ⅱ
2 5
1
0, 0 1 μ F
u
o2
R
4
C
无稳态触发器的应用：
模拟声响电路
将振荡器 Ⅰ 的输出电压 uo1，接到振荡器 Ⅱ 中 555定时器的复
位端（ 4脚），当 uo1为高电平时振荡器 Ⅱ 振荡，为低电平时
555定时器复位，振荡器 Ⅱ 停止震荡。
R
u
i
8 4
6 7
5 5 5 3
2 5
1
u
o1
+ U
CC
u
i
u
o
t
t
0
0
(a ) 电路 (b ) 工作波形
+ U
C C 1
u
o
u
CO
U
T+
U
T －
2 U
CC
/ 3
U
CC
/ 3
控制电压
调节回差
3、由 555定时器构成施密特触发器
（ 1 ） 0?iu 时,R D =1, S D =0,触发器置 1,即 1?Q, 0?Q, u o1 ＝
u o ＝ 1 。 u i 升高时，在未到达 2U CC /3 以前,u o1 ＝ u o ＝ 1 的状态不会改变。
R
u
i
8 4
6 7
5 5 5 3
2 5
1
u
o1
+ U
CC
u
i
u
o
t
t
0
0
(a ) 电路 (b ) 工作波形
+ U
C C 1
u
o
u
CO
U
T+
U
T －
2 U
CC
/ 3
U
CC
/ 3
控制电压
调节回差
（ 1 ） 0?iu 时,R D =1, S D =0,触发器置 1,即 1?Q, 0?Q, u o1 ＝
u o ＝ 1 。 u i 升高时，在未到达 2U CC /3 以前,u o1 ＝ u o ＝ 1 的状态不会改变。
（ 2 ） u i 升高到 2U CC /3 时，比较器 A 1 输出跳变为 0, A 2 输出为 1,触发器置
0,即跳变到 0?Q, 1?Q, u o1, u o 也随之跳变到 0 。此后,u i 继续上升到最大
值，然后再降低，但在未降低到 U CC /3 以前,0o1 ?u, 0o ?u 的状态不会改变。
R
u
i
8 4
6 7
5 5 5 3
2 5
1
u
o1
+ U
CC
u
i
u
o
t
t
0
0
(a ) 电路 (b ) 工作波形
+ U
C C 1
u
o
u
CO
U
T+
U
T －
2 U
CC
/ 3
U
CC
/ 3
控制电压
调节回差
（ 1 ） 0?iu 时,R D =1, S D =0,触发器置 1,即 1?Q, 0?Q, u o1 ＝
u o ＝ 1 。 u i 升高时，在未到达 2U CC /3 以前,u o1 ＝ u o ＝ 1 的状态不会改变。
（ 2 ） u i 升高到 2U CC /3 时，比较器 A 1 输出跳变为 0, A 2 输出为 1,触发器置
0,即跳变到 0?Q, 1?Q, u o1, u o 也随之跳变到 0 。此后,u i 继续上升到最大
值，然后再降低，但在未降低到 U CC /3 以前,0o1 ?u, 0o ?u 的状态不会改变。
（ 3 ） u i 下降到 U CC /3 时，比较器 A 1 输出为 1, A 2 输出跳变为 0,触发器
置 1,即跳变到 1?Q, 0?Q, u o1, u o 也随之跳变到 1 。此后,u i 继续下降到
0,但 1o1 ?u, 1o ?u 的状态不会改变。
施密特触发器的应用
CM O S
M O C 等
正弦波
振荡器
1
1
(a ) 慢输入波形的 TTL 系统接口 (b) 整形电路的输入、输出波形
输入
输出
U T+
U T
－
1
输入
输出
U T+
U T
－
(c ) 幅度鉴别的输入、输出波形
(d) 多谐振荡器
C
R
u c
u' o
u o
11.5 数模和模数转换
能将模拟量转换为数字量的电路称为模数转换器, 简称
A/D转换器或 ADC；能将数字量转换为模拟量的电路称为
数模转换器, 简称 D/A转换器或 DAC。 ADC和 DAC是沟通
模拟电路和数字电路的桥梁, 也可称之为两者之间的接口 。 多
路
开
关
数
字
控
制
计
算
机
DAC
ADC
功率放大
…
功率放大
执行机构
…
执行机构
加热炉
…
加热炉
温度传感器
…
温度传感器
信号放大
…
信号放大
多
路
开
关
11.5.1 D/A转换器
将输入的每一位二进制代码按其权的大小转
换成相应的模拟量，然后将代表各位的模拟
量相加，所得的总模拟量就与数字量成正比，
这样便实现了从数字量到模拟量的转换。
u o 或 i o
输出
D / A
d 0
d 1
d n － 1
输入
…
)2222( 00112211o ????????? ???? ddddKu nnnnu ?
基本原理
1,二进制权电阻网络 D / A 转换器
R
UI
R
UI
R
UI
R
UI R E FR E FR E FR E F ????
3210 2 4 8
不论模拟开关接到运算放大器的反相输入端（虚地）还是接到
地，即不论输入数字信号是 1还是 0，各支路的电流不变。
R 2 R 4 R 8R R
F
I
1
I
0I 2I 3
I
R E F
i
F
i
S
3
S
0
S
1
S
2
d
0
d
3
d
2
d
1
+ U
R E F
u
o
∞
－
+
+
)2222(
2
248
0
0
1
1
2
2
3
33
3210
33221100
????????
????
????
dddd
R
U
d
R
U
d
R
U
d
R
U
d
R
U
dIdIdIdIi
R E F
R E FR E FR E FR E F
)2222(22 001122334o ?????????????? ddddUiRiRu R E FFF
设 RF=R/2
R 2 R 4 R 8R R
F
I
1
I
0I 2I 3
I
R E F
i
F
i
S
3
S
0
S
1
S
2
d
0
d
3
d
2
d
1
+ U
R E F
u
o
∞
－
+
+
S
0
S
3
S
2
S
1
1 0 1 0 1 0 1 0
R
R
F
d
3
d
0
d
1
d
2
U
R
u
o
∞
－
+
+
R R
2 R 2 R 2 R 2 R2 R
I
R
A B C D
2、倒 T型电阻网络数模转换器
① 分别从虚线 A,B,C,D处向左看的二端网络等效电阻都是 R。
② 不论模拟开关接到运算放大器的反相输入端 （ 虚地 ） 还是接
到地, 也就是不论输入数字信号是 1还是 0,各支路的电流不变 。
从参考电压 UR处输入的电流 IR为：
R
UI R
R ?
S
0
S
3
S
2
S
1
1 0 1 0 1 0 1 0
R
R
F
d
3
d
0
d
1
d
2
U
R
u
o
∞
－
+
+
R R
2 R 2 R 2 R 2 R2 R
I
R
A B C D
I
3
I
2
I
1
I
0
I
R
U
II
R
U
II
R
U
II
R
U
II
R
R
R
F
R
R
R
R
4031
2213
216
1
28
1
24
1
22
1
????
????
各支路电流 IR为：
S
0
S
3
S
2
S
1
1 0 1 0 1 0 1 0
R
R
F
d
3
d
0
d
1
d
2
U
R
u
o
∞
－
+
+
R R
2 R 2 R 2 R 2 R2 R
I
R
A B C D
I
3
I
2
I
1
I
0
I
)2222(
2
0
0
1
1
2
2
3
34
33221100
????????
????
dddd
R
U
dIdIdIdII
REF
)2222(
2
0
0
1
1
2
2
3
34o ??????????? ddddR
RUIRu FR
F
3, D / A 转换器的主要技术指标
（ 1） 分辨率
分辨率用输入二进制数的有效位数表示 。 在分辨率为 n位的
D/A转换器中, 输出电压能区分 2n个不同的输入二进制代码状
态, 能给出 2n个不同等级的输出模拟电压 。
分辨率也可以用 D/A转换器的最小输出电压与最大输出电压
的比值来表示 。 10位 D/A转换器的分辨率为：
（ 2） 转换精度
D/A转换器的转换精度是指输出模拟电压的实际值与理想值
之差, 即最大静态转换误差 。
（ 3） 输出建立时间
从输入数字信号起, 到输出电压或电流到达稳定值时所需要
的时间, 称为输出建立时间 。
0 0 1.01 0 2 3112 110 ???
11.5.2 A/D转换器
1,逐次逼近型 A / D 转换器
输出数字量 输入模拟电压
u o
u i
顺序脉冲
发生器
逐次逼近
寄存器
D / A
转换器
电压
比较器
转换开始前先将所有寄存器清零 。 开始转换以后, 时钟脉冲
首先将寄存器最高位置成 1,使输出数字为 100… 0。 这个数
码被 D/A转换器转换成相应的模拟电压 uo,送到比较器中与 ui
进行比较 。 若 ui＞ uo,说明数字过大了, 故将最高位的 1清除；
若 ui＜ uo,说明数字还不够大, 应将这一位保留 。 然后, 再
按同样的方式将次高位置成 1,并且经过比较以后确定这个 1
是否应该保留 。 这样逐位比较下去, 一直到最低位为止 。 比
较完毕后, 寄存器中的状态就是所要求的数字量输出 。
原
理
框
图
基
本
原
理
3位逐次逼近型 A/D转换器
Q
1
Q
2
Q
3
Q
4
Q
5
u
i
D
C
D
C
D
C
D
C
D
C
& & &
≥ 1 ≥ 1
&
&
&
u
o
CP
u
c
d
2
(2
2
)
d
1
(2
1
)
d
0
(2
0
)
G
1
G
2
G
3
G
4
G
5
G
6
G
7
G
8
= 1( u
i
< u
o
)
= 0( u
i
≥ u
o
)
u
c
= S C RS C R S C R
3 位 D / A 转换器
F
A
Q
F
B
Q
F
C
Q
F
1
F
2
F
3
F
4
F
5
－ +
+ ∞
C
转换开始前, 先使 Q1=Q2=Q3=Q4=0,Q5=1,第一个 CP到来
后, Q1=1,Q2=Q3=Q4=Q5=0,于是 FA被置 1,FB和 FC被置 0。 这
时加到 D/A转换器输入端的代码为 100,并在 D/A转换器的输出
端得到相应的模拟电压输出 uo。 uo和 ui在比较器中比较, 当若 ui
＜ uo时, 比较器输出 uc=1；当 ui≥uo时, uc=0。
第二个 CP到来后, 环形计数器右移一位, 变成 Q2=1，
Q1=Q3=Q4=Q5=0,这时门 G1打开, 若原来 uc=1,则 FA被置 0,若
原来 uc=0,则 FA的 1状态保留 。 与此同时, Q2的高电平将 FB置 1。
第三个 CP到来后, 环形计数器又右移一位, 一方面将 FC置
1,同时将门 G2打开, 并根据比较器的输出决定 FB的 1状态是否
应该保留 。
第四个 CP到来后, 环形计数器 Q4=1,Q1=Q2=Q3=Q5=0,门
G3打开, 根据比较器的输出决定 FC的 1状态是否应该保留 。
第五个 CP到来后, 环形计数器 Q5=1,Q1=Q2=Q3=Q4=0,FA、
FB,FC的状态作为转换结果, 通过门 G6,G7,G8送出 。
工作原理
2, A / D 转换器的主要技术指标
（ 1） 分辨率
A/D转换器的分辨率用输出二进制数的位数表示, 位数越多,
误差越小, 转换精度越高 。 例如, 输入模拟电压的变化范围
为 0～ 5V,输出 8位二进制数可以分辨的最小模拟电压为
5V× 2－ 8＝ 20mV；而输出 12位二进制数可以分辨的最小模拟
电压为 5V× 2－ 12≈1.22mV。
（ 2） 相对精度
在理想情况下, 所有的转换点应当在一条直线上 。 相对精度
是指实际的各个转换点偏离理想特性的误差 。
（ 3） 转换速度
转换速度是指完成一次转换所需的时间 。 转换时间是指从接
到转换控制信号开始, 到输出端得到稳定的数字输出信号所
经过的这段时间 。
第 11章 时序逻辑电路
学习要点
?触发器的工作原理及逻辑功能
?寄存器、计数器的工作原理及构成
?555定时器的工作原理及其应用
?数模 /模数转换器的组成和工作原理
第 11章 时序逻辑电路
11.1 双稳态触发器
11.2 寄存器
11.3 计数器
11.4 555定时器
11.6 数模和模数转换
触发器是构成时序逻辑电路的基本逻辑部件。
?它有两个稳定的状态,0状态和 1状态；
?在不同的输入情况下，它可以被置成 0状
态或 1状态；
?当输入信号消失后，所置成的状态能够保
持不变。
所以，触发器可以记忆 1位二值信号。根据逻
辑功能的不同，触发器可以分为 RS触发器、
D触发器,JK触发器,T和 T′触发器；按照结
构形式的不同，又可分为基本 RS触发器、同
步触发器、主从触发器和边沿触发器。
11.1 双稳态触发器
11.1.1 基本 RS触发器
电
路
组
成
和
逻
辑
符
号
S R
Q Q
S R
Q Q
(a ) 逻辑图 (b) 逻辑符号
&&
S R
信号输入端，低电平有效。
信号输出端,Q=0,Q=1的状态称 0
状态,Q=1,Q=0的状态称 1状态，
S R
Q Q
&&
工作原理
R S Q
1 0
0 1
0 1 0
① R=0,S=1时：由于 R=0，不论原来 Q为 0还是 1，都有 Q=1；
再由 S=1,Q=1可得 Q＝ 0。即不论触发器原来处于什么状态都
将变成 0状态，这种情况称将触发器置 0或复位。 R端称为触发
器的置 0端或复位端。
S R
Q Q
&&
0 1
1 0
R S Q
0 1 0
② R=1,S=0时：由于 S=0，不论原来 Q为 0还是 1，都有 Q=1；
再由 R=1,Q=1可得 Q＝ 0。即不论触发器原来处于什么状态都
将变成 1状态，这种情况称将触发器置 1或置位。 S端称为触发
器的置 1端或置位端。
1 0 1
S R
Q Q
&&
1 1
1 0
③ R=1,S=1时：根据与非门的逻辑功能不难推知，触发器保
持原有状态不变，即原来的状态被触发器存储起来，这体现了
触发器具有记忆能力。
R S Q
0 1 0
1 0 1
1 1 不变
10
S R
Q Q
&&
0 0
1 1 R S Q
0 1 0
1 0 1
1 1 不变
0 0 不定
？
④ R=0,S=0时,Q=Q=1，不符合触发器的逻辑关系。并且由
于与非门延迟时间不可能完全相等，在两输入端的 0同时撤除
后，将不能确定触发器是处于 1状态还是 0状态。所以触发器不
允许出现这种情况，这就是基本 RS触发器的约束条件。
功能表
R S Q 功能
0 0
0 1
1 0
1 1
不定
0
1
不变
不允许
置 0
置 1
保持
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为
波形图
R
S
Q
Q
置 1 置 0置 1 置 1 置 1保持 不允许
基本 RS触发器的特点
（ 1） 触发器的次态不仅与输入信号状态有关, 而且与触
发器的现态有关 。
（ 2） 电路具有两个稳定状态, 在无外来触发信号作用时,
电路将保持原状态不变 。
（ 3） 在外加触发信号有效时, 电路可以触发翻转, 实现
置 0或置 1。
（ 4） 在稳定状态下两个输出端的状态和必须是互补关系,
即有约束条件 。
在数字电路中, 凡根据输入信号 R,S情况的
不同, 具有置 0,置 1和保持功能的电路, 都
称为 RS触发器 。
11.1.2 同步 RS触发器G 1 G 2
G
3
G
4
S CP R
&
Q Q
S CP R
S CP R
Q Q
Q Q
(a ) 逻辑电路
(b) 逻辑符号
&
&
&
R'S'
CP＝ 0时,R'=S'=1，触发器保持原来状态不变。
CP＝ 1时，工作情况与基本 RS触发器相同。
功能表CP R S Q
n+ 1
功能
0 × × Q
n
保持
1
1
1
1
0 0
0 1
1 0
1 1
Q
n
1
0
不定
保持
置 1
置 0
不允许
主
要
特
点
波
形
图
（ 1） 时钟电平控制 。 在 CP＝ 1期间接收输入信号,
CP＝ 0时状态保持不变, 与基本 RS触发器相比, 对触
发器状态的转变增加了时间控制 。
（ 2） R,S之间有约束 。 不能允许出现 R和 S同时为 1
的情况, 否则会使触发器处于不确定的状态 。
CP
R
S
Q
Q
不
变
不
变
不
变
不
变
不
变
不
变
置
1
置
0
置
1
置
0
不
变
&
&
(a ) 电路
Q Q
(b) 逻辑符号
S
D
J C K R
D
S
2
Q
2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
11.1.3 主从 JK触发器
工
作
原
理
（ 1） 接收输入信号的过程 。
CP=1时, 主触发器被打开, 可以接收输入信号 J,K,其
输出状态由输入信号的状态决定 。 但由于 CP=0,从触发
器被封锁, 无论主触发器的输出状态如何变化, 对从触
发器均无影响, 即触发器的输出状态保持不变 。
0
1
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
0
1
（ 2） 输出信号过程
当 CP下降沿到来时, 即 CP由 1变为 0时, 主触发器被封锁,
无论输入信号如何变化, 对主触发器均无影响, 即在 CP=1期
间接收的内容被存储起来 。 同时, 由于 CP由 0变为 1,从触发
器被打开, 可以接收由主触发器送来的信号, 其输出状态由
主触发器的输出状态决定 。 在 CP=0期间, 由于主触发器保持
状态不变, 因此受其控制的从触发器的状态也即 Q,Q的值
当然不可能改变 。
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
（ 1 ） 0?J, 0?K 。设触发器的初始状态为 0,此
时主触发器的 01 ?? KQR, 0
1
?? QJS,在 1?CP 时主
触发器状态保持 0 状态不变；当 CP 从 1 变 0 时，由于从
触发器的 12 ?R, 02 ?S,也保持为 0 状态不变。如果触
发器的初始状态为 1,当 CP 从 1 变 0 时，触发器则保持
1 状态不变。可见不论触 发器原来的状态如何,当
0?? KJ
时，触发器的状态均保持不变，即
nn
QQ ?
? 1
。
逻
辑
功
能
分
析
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
（ 2 ） 0?J, 1?K 。设触发器的初始状态为 0,此时主触发
器的 01 ?R, 01 ?S,在 1?CP 时主触发器保持为 0 状态不变；当
CP 从 1 变 0 时，由于从触发器的 12 ?R, 02 ?S,从触发器也保
持为 0 状态不变。如果触发器的初始状态为 1,则由于 11 ?R,
0
1
?S
，在 1?CP 时将主触发器翻转为 0 状态；当 CP 从 1 变 0
时，由于从触发器的
1
2
?R
、
0
2
?S
，从触发器状态也翻转为 0 状
态。可见不论触发器原来的状态如何，当
0?J
、
1?K
时，输入
CP 脉冲后，触发器的状态均为 0 状态，即 0
1
?
?n
Q 。
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q（ 3 ） 1?J, 0?K 。设触发器的初始状态为 0,此时主触发器
的 01 ?R, 11 ?S,在 1?CP 时主触发器翻转为 1 状态；当 CP 从 1 变
0 时，由于从触发器的 02 ?R, 12 ?S,故从触发器也翻转为 1 状
态。如果触发器的初始状态为 1,则由于 01 ?R, 01 ?S,在 1?CP
时主触发器状态保持 1 状态不变；当 CP 从 1 变 0 时，由于从触发器
的
0
2
?R
、
1
2
?S
，从触发器状态也保持 0 状态不变。可见不论触发
器原来的状态如何，当
1?J
、
0?K
时，输入 CP 脉冲后，触发器的
状态均为 1 状态，即 1
1
?
?n
Q 。
&
& S 2 Q 2
C
2
R
2
Q
2
从
触
发
器
S
1
Q
1
C
1
R
1
Q
1
主
触
发
器
1
J
CP
K
S
D
R
D
Q
Q
（ 4 ） 1?J, 1?K 。设触发器的初始状态为 0,此时主触发器的
0
1
?R, 1
1
?S,在 1?CP 时主触发器翻转为 1 状态；当 CP 从 1 变 0
时，由于从触发器的 02 ?R, 12 ?S,故从触发器也翻转为 1 状态。如
果触发器的初始状态为 1,则由于 11 ?R, 01 ?S,在 1?CP 时将主触
发器翻转为 0 状态；当 CP 从 1 变 0 时，由于从触发器的
1
2
?R
、
0
2
?S
，故从触发器也翻转为 0 状态。可见当 1?? KJ 时，输入 CP 脉
冲后，触发器状态必定与原来的状态相反，即
nn
QQ ?
? 1
。由于每来一
个 CP 脉冲触发器状态翻转一次，故这种情况下触发器具有计数功能。
功
能
表
CP
J
K
Q
波
形
图
J K
1?n
Q 功能
0 0
n
Q 保持
0 1 0 置 0
1 0 1 置 1
1 1
n
Q
翻转
11.1.4 触发器逻辑功能的转换
在双稳态触发器中, 除了 RS触发器
和 JK触发器外, 根据电路结构和工
作原理的不同, 还有众多具有不同逻
辑功能的触发器 。 根据实际需要, 可
将某种逻辑功能的触发器经过改接或
附加一些门电路后, 转换为另一种逻
辑功能的触发器 。
JK触发器 → D触发器
D
S
D
D
C
R
D
Q
Q
J
C
K
Q
Q
1
CP
D 触发器的构成及其逻辑符号
(a ) 电路 ( b ) 逻辑符号
D 触发器的功能表
D
1?n
Q 功能
0 0 置 0
1 1 置 1
JK触发器 → T触发器
T 触发器的功能表
T
1?n
Q 功能
0
n
Q 保持
1
n
Q 翻转
T
S
D
T
C
R
D
Q
Q
J
C
K
Q
Q
1
CP
T 触发器的构成及其逻辑符号
(a ) 电路 ( b ) 逻辑符号
JK触发器 → T＇ 触发器
T＇ 触发器的逻辑功能：每来一个时钟脉冲翻转一次 。
D触发器 → T＇ 触发器
CP
D
C
Q
Q
J
C
K
1 Q
Q
CP
在数字电路中，用来存放二进制数据或代码的电路称
为寄存器。
寄存器是由具有存储功能的触发器组合起来构成的 。
一个触发器可以存储 1位二进制代码, 存放 n位二进制
代码的寄存器, 需用 n个触发器来构成 。
按照功能的不同, 可将寄存器分为数码寄存器和移位
寄存器两大类 。 数码寄存器只能并行送入数据, 需要
时也只能并行输出 。 移位寄存器中的数据可以在移位
脉冲作用下依次逐位右移或左移, 数据既可以并行输
入, 并行输出, 也可以串行输入, 串行输出, 还可以
并行输入, 串行输出, 串行输入, 并行输出, 十分灵
活, 用途也很广 。
11.2 寄存器
11.2.１ 数码寄存器
D
1
D C
Q
0
Q
0
D
0
F
0
D C
Q
1
Q
1
F
1
D C
Q
2
Q
2
D
2
F
2
D C
Q
3
Q
3
D
3
F
3
CP
无论寄存器中原来的内容是什么，只要送数控制时钟脉冲 CP
上升沿到来，加在并行数据输入端的数据 D0～ D3，就立即被
送入进寄存器中，即有：
012310111213 DDDDQQQQ nnnn ?????
Q 0 Q 1 Q 2 Q 3
D i D 0 D 1 D 2
D
C
D
C
D
C
D
C F 0 F 1 F 2 F 3
CP
移位
脉冲
右移
输出
右移
输入 Q Q Q Q
R D清零
脉冲
Q Q Q Q
11.2.2 移位寄存器
1,4位右移移位寄存器 并行输出
在存数操作之前，先用 RD（负脉冲）将各个触发器清零。
当出现第 1个移位脉冲时，待存数码的最高位和 4个触发器
的数码同时右移 1位，即待存数码的最高位存入 Q0，而寄存
器原来所存数码的最高位从 Q3输出；出现第 2个移位脉冲时，
待存数码的次高位和寄存器中的 4位数码又同时右移 1位。
依此类推，在 4个移位脉冲作用下，寄存器中的 4位数码同
时右移 4次，待存的 4位数码便可存入寄存器。
Q 0 Q 1 Q 2 Q 3D i D 0 D 1 D 2 D 3
D
C
D
C
D
C
D
C
Q 0 Q 1 Q 2 Q 3
F 0 F 1 F 2 F 3
CP
移位时钟脉冲
右移
输出
右移
输入
Q 0 Q 1 Q 2 Q 3
输入 现态 次态
D
i
CP
nnnn
QQQQ
3210
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
说明
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
连续输入
4 个 1
2,4位左移移位寄存器
Q
0
Q
1
Q
2
Q
3
F
0
F
1
F
2
F
3
D
0
D
1
D
2
D
3
D
C
D
C
D
C
D
C
Q
0
Q
1
Q
2
Q
3
CP
移位时钟脉冲
左移输出
左移输入
D
i
Q
0
Q
1
Q
2
Q
3
并行输出
输入 现态 次态
D
i
CP
nnnn
QQQQ
3210
1
3
1
2
1
1
1
0
???? nnnn
QQQQ
说明
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
0 0 0 1
0 0 1 1
0 1 1 1
1 1 1 1
连续输入
4 个 1
(a ) 引脚排列图
16 15 1 4 1 3 1 2 11 1 0 9
7 4 L S 1 9 4
1 2 3 4 5 6 7 8
V
CC
Q
0
Q
1
Q
2
Q
3
C P M
1
M
0
CR D
SR
D
0
D
1
D
2
D
3
D
SL
G N D
M
1
M
0
D
SL
7 4 L S 1 9 4
Q
0
Q
1
Q
2
Q
3
(b ) 逻辑功能示意图
D
0
D
1
D
2
D
3
CR
CP
D
SR
3、
集成双
向移位
寄存器
74LS194
CPMMCR
01
工作状态
0 × × ×
1 0 0 ×
1 0 1 ↑
1 1 0 ↑
1 1 1 ×
异步清零
保 持
右 移
左 移
并行输入
由 74LS194
构成的能自
启动的 4位
环形计数器
波
形
图
启动
信号
CR
D
SR
M
1
M
0
D
SL
7 4 L S 1 9 4
Q
0
Q
1
Q
2
Q
3
D
0
D
1
D
2
D
3
0 1 1 1
&
&
1
1
CP G
2
G
1
CP
Q
0
Q
1
Q
2
Q
3
11.3 计数器
能够记忆输入脉冲个数的电路称为计数器。
计
数
器
二进制计数器
十进制计数器
N进制计数器
加法计数器
同步计数器
异步计数器
减法计数器
可逆计数器
加法计数器
减法计数器
可逆计数器
二进制计数器
十进制计数器
N进制计数器
·
·
·
·
·
·
11.3.1 二进制计数器
1、异步二进制计数器
3位异步二进制加法计数器
Q 0 Q 1 Q 2
1
CP
J
C
K
J
C
K
J
C
K
Q Q Q
Q Q Q
F 0 F 1 F 2
R D
由于 3个触发器都接成了 T＇ 触发器, 所以最低位触发器 F0每
来一个时钟脉冲的下降沿 （ 即 CP由 1变 0） 时翻转一次, 而
其他两个触发器都是在其相邻低位触发器的输出端 Q由 1变 0
时翻转, 即 F1在 Q0由 1变 0时翻转, F2在 Q1由 1变 0时翻转 。
CP
Q
0
Q
1
Q
2
波形图
F0每输入一个时钟脉冲
翻转一次。
F1在 Q0由 1变 0时翻转。
F2在 Q1由 1变 0时翻转。
二分频
四分频
八分频
从状态表或波形图可以看出, 从
状态 000开始, 每来一个计数脉
冲, 计数器中的数值便加 1,输
入 8个计数脉冲时, 就计满归零,
所以作为整体, 该电路也可称为
八进制计数器 。
由于这种结构计数器的时钟脉冲
不是同时加到各触发器的时钟端,
而只加至最低位触发器, 其他各
位触发器则由相邻低位触发器的
输出 Q来触发翻转, 即用低位输
出推动相邻高位触发器, 3个触
发器的状态只能依次翻转, 并不
同步, 这种结构特点的计数器称
为异步计数器 。 异步计数器结构
简单, 但计数速度较慢 。
计数脉冲 Q
2
Q
1
Q
0
0
1
2
3
4
5
6
7
8
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
状态表
Q 0 Q 1 Q 2 Q 3
CP
D
C
D
C
D
C
D
C
Q Q Q Q
Q Q Q Q
F 0 F 1 F 2 F 3
R D
CP
Q 0
Q 1
Q 2
Q 3
用上升沿触发的 D触发器构成的 4位
异步二进制加法计数器及其波形图
F0每输入一个时钟脉冲翻转一次。 F1在 Q0由 1变 0时翻转，
F2在 Q1由 1变 0时翻转,F3在 Q2由 1变 0时翻转。
3位异步二进制减法计数器
Q 0 Q 1 Q 2
CP
D
C
D
C
D
C
Q Q Q
Q Q Q
F 0 F 1 F 2
R D
CP
Q 0
Q 1
Q 2
计数脉冲 Q
2
Q
1
Q
0
0
1
2
3
4
5
6
7
8
0 0 0
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
F0每输入一个时钟脉冲翻转
一次,F1在 Q0由 1变 0时翻
转,F2在 Q1由 1变 0时翻转。
2、同步二进制计数器
CP
J
C
K
J
C
K
J
C
K
&1
&
Q
Q
Q
Q
Q
Q
Q 0 Q 1 Q 2
F 0 F 1 F 2
R D
3个 JK触发器都接成 T触发器
100 ?? KJ
011 QKJ ??
0122 QQKJ ??
CP
Q
0
Q
1
Q
2
F0每输入一个时钟脉冲
翻转一次
F1在 Q0=1时，在下一个 CP
触发沿到来时翻转。
F2在 Q0=Q1=1时，在下一个 CP
触发沿到来时翻转。
100 ?? KJ
011 QKJ ??
0122 QQKJ ??
11.3.2 十进制计数器
选用 4个 CP下降沿触发的 JK触发器
F0,F1,F2, F3。
8421 编码计数
脉冲
Q
3
Q
2
Q
1
Q
0
十进
制数
0
1
2
3
4
5
6
7
8
9
10
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
0
1
2
3
4
5
6
7
8
9
0
1、同步十进制加法计数器
F0：每来一个 CP计数脉冲翻转一
次,。1
00 ?? KJ
F2：在 Q0 和 Q1都为 1时，再来一个
计数脉冲才翻转,。
0122 QQKJ ??
F3：在 Q0,Q1和 Q2都为 1时，再来
一个 CP计数脉冲才翻转，但在第
10个脉冲到来时 Q3应由 1变为 0，
0123 QQQJ ?, 03 QK ?
F1：在 Q0为 1时，再来一个 CP计
数脉冲才翻转，但在 Q3为 1时不得
翻转,,。
031 QQJ ?, 01 QK ?
Q
0
Q
1
Q
2
Q
3
1
CP
J
C
K
J
C
K
J
C
K
&
&
J
C
K
&&Q
Q
Q
Q
Q
Q
Q
Q
F
0
F
1
F
2
F
3
R
D
驱动方程：
CP
Q 0
Q 1
Q 2
Q 3
?
?
?
?
?
?
?
??
??
??
??
030123
0122
01031
00
,
,
1
QKQQQJ
QQKJ
QKQQJ
KJ
2、异步十进制加法计数器 Q 0 Q 1 Q 2 Q 3
CP
J
C
K
J
C
K
J
C
K
J
C
K
&Q
Q
Q
Q
Q
Q
Q
Q
F 0 F 1 F 2 F 3
R D
设计数器初始状态为 0000
0123
?QQQQ,在触发器 F
3
翻转之前，
即从 0000 起到 0111 为止,1
3
?Q, F
0
,F
1
,F
2
的翻转情况与 3 位异
步二进制加法计数器相同。第 7 个计数脉冲到来后，计数器状态变为
0111,
1
12
，使
1
123
?? QQJ
，而
1
3
?K
，为 F
3
由 0 变 1 准
备了条件。第 8 个计数脉冲到来后,4 个触发器全部翻转，计数器状
态变为 1000 。第 9 个计数脉冲到来后，计数器状态变为 1001 。这两
种情况下 3
Q
均为 0,使
0
1
?J
，而
1
1
?K
。所以第 10 个计数脉冲到
来后,Q
0
由 1 变为 0,但 F
1
的状态将保持为 0 不变，而 Q
0
能直接触
发 F
3
，使 Q
3
由 1 变为 0,从而使计数器回复到初始状态 0000 。
11.3.3 N进制计数器
1、由触发器构成 N进制计数器
由触发器组成的 N进制计数器的一般分析方法是：
对于同步计数器, 由于计数脉冲同时接到每个
触发器的时钟输入端, 因而触发器的状态是否
翻转只需由其驱动方程判断 。 而异步计数器中
各触发器的触发脉冲不尽相同, 所以触发器的
状态是否翻转除了考虑其驱动方程外, 还必须
考虑其时钟输入端的触发脉冲是否出现 。
解,由图可知，由于 CP 计数脉冲同时接到每个
触发器的时钟输入端，所以该计数器为同步计数
器。 3 个触发器的驱动方程分别为：
F
0
,20 QJ ?, 10 ?K
F
1
,011 QKJ ??
F
2
,012
QQJ ?
、
1
2
?K
Q 0 Q 1 Q 2
J
C
K
J
C
K
CP
J
C
K
& Q Q Q
Q Q Q
F 0 F 1 F 2
例,分析图示计数器为几进制计数器 。
CP
Q 0
Q 1
Q 2
列状态表的过程如下：首先假设计数器的初始状态, 如 000，
并依此根据驱动方程确定 J,K的值, 然后根据 J,K的值确定
在 CP计数脉冲触发下各触发器的状态 。 在第 1个 CP计数脉冲
触发下各触发器的状态为 001,按照上述步骤反复判断, 直
到第 5个 CP计数脉冲时计数器的状态又回到初始状态 000。 即
每来 5个计数脉冲计数器状态重复一次, 所以该计数器为五
进制计数器 。
计数脉冲 Q
2
Q
1
Q
0
J
0
K
0
J
1
K
1
J
2
K
2
0
1
2
3
4
5
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
1 1
1 1
1 1
1 1
0 1
1 1
0 0
1 1
0 0
1 1
0 0
0 0
0 1
0 1
0 1
1 1
0 1
0 1
例,分析图示计数器为几进制计数器 。
Q 0 Q 1 Q 2
J
C
K
J
C
K
CP
J
C
K
&
Q Q Q
F 0 F 1 F 2
Q Q Q
解,由图可知，触发器 F
0
,F
2
由 CP 计数脉冲触发，而 F
1
由
F
0
的输出 Q
0
触发，也就是只有在 Q
0
出现下降沿 （由 1 变 0 ）时 Q
1
才能翻转，各个触发器不是都接 CP 计数脉冲，所以该计数器为异
步计数器。 3 个触发器的驱动方程分别为：
F
0
,20 QJ ?, 10 ?K CP 脉冲触发
F
1
：
1
11
?? KJ
Q
0
脉冲触发
F
2
,012
QQJ ?
、
1
2
?K
CP 脉冲触发
列异步计数器状态表与同步计数器不同之处在于：决定触
发器的状态，除了要看其 J,K的值，还要看其时钟输入端
是否出现触发脉冲下降沿。从状态表可以看出该计数器也
是五进制计数器。
计数脉冲 Q
2
Q
1
Q
0
J
0
K
0
J
1
K
1
J
2
K
2
0
1
2
3
4
5
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
1 1
1 1
1 1
1 1
0 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
0 1
0 1
0 1
1 1
0 1
0 1
2、由集成计数器构成 N进制计数器
74L S 161
Q
0
Q
1
Q
2
Q
3
(b) 逻辑功能示意图(a ) 引脚排列图
16 15 1 4 1 3 1 2 11 1 0 9
74L S 161
1 2 3 4 5 6 7 8
U
CC
CO
Q
0
Q
1
Q
2
Q
3
CT
T
LD
CR CP D
0
D
1
D
2
D
3
CT
P
G N D
CR
D
0
D
1
D
2
D
3
CT
T
CT
P
CP
CO
LD
4位集成同步二进制加法计数器 74LS161
① CR=0时异步清零。
② CR=1,LD=0时同步置数。
③ CR=LD=1且 CPT=CPP=1时，按 4位自然二进制码同步计数。
④ CR=LD=1且 CPT·CPP=0时，计数器状态保持不变。
用集成计数器构成 N进制计数器的方法：利用清零端或置数
端，让电路跳过某些状态来获得 N进制计数器。
11
&
1
(a ) 用异步清零端 CR 归零 (b) 用同步置数端 LD 归零
74L S 161
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
CR
CT
T
CT
P
CPCP
&
1
74L S 161
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
CR
CT
T
CT
P
CPCP
用 74LS161构成十二进制计数器
将状态 1100
反馈到清
零端归零
将状态 1011
反馈到清
零端归零
CP
Q
0
Q
1
Q
2
Q
3
CP
Q
0
Q
1
Q
2
Q
3
(a ) 用异步归零法构成的十二进制计数器的波形
(b ) 用同步归零法构成的十二进制计数器的波形
用异步归零构成十二
进制计数器，存在一
个极短暂的过渡状态
1100。十二进制计数
器从状态 0000开始计
数，计到状态 1011时，
再来一个 CP计数脉
冲，电路应该立即归
零。然而用异步归零
法所得到的十二进制
计数器，不是立即归
零，而是先转换到状
态 1100，借助 1100的
译码使电路归零，随
后变为初始状态 0000。
1
74L S 161
Q 3 Q 2 Q 1 Q 0
D 0 D 1 D 2 D 3
CO
LD
CR
CT T
CT P
CP
CP 1
74L S 161
Q 3 Q 2 Q 1 Q 0
D 0 D 1 D 2 D 3
CO
LD
CR
CT T
CT P
CP1
1 1
256 进制计数器
1
74 L S 16 1
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
C R
CT
T
CT
P
CPCP
74 L S 16 1
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
C R
CT
T
CT
P
CP
1 1
&
60 进制计数器
高位片计数到 3（ 0011）时，低位片所计数为 16× 3=48，之
后低位片继续计数到 12（ 1100），与非门输出 0，将两片计
数器同时清零。
16× 16
=256
用 74LS161构成 256进制和 60进制计数器
1
7 4 L S 1 6 1 ( 个位 )
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
C R
CT
T
CT
P
CPCP
7 4 L S 1 6 1 ( 十位 )
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
C R
CT
T
CT
P
CP
1
1
&
8421 码 24 进制计数器
&
&
1
74L S 161 ( 个位 )
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
CR
CT
T
CT
P
CPCP
74L S 161 ( 十位 )
Q
3
Q
2
Q
1
Q
0
D
0
D
1
D
2
D
3
CO
LD
CR
CT
T
CT
P
CP
1
8421 码 60 进制计数器
&&
1
用 74LS161构成 8421码 60进制和 24进制计数器
CP
1
R
0A
R
0 B
N C U
CC
S
9 A
S
9B
1 4 1 3 1 2 1 1 1 0 9 8
7 4 L S 9 0
1 2 3 4 5 6 7
CP
0
N C Q
0
Q
3
G N D Q
1
Q
2
7 4 L S 9 0
S
9 A
S
9 B
R
0A
R
0B
Q
0
Q
3
Q
1
Q
2
CP
0
CP
1
(a ) 引脚排列图 (b ) 逻辑功能示意图
集
成
异
步
十
进
制
计
数
器
74
LS
90
输 入 输 出
R
0A
R
0B
S
9 A
S
9 B
CP
0
CP
1
Q
3
Q
2
Q
1
Q
0
1 1 0 × × ×
1 1 × 0 × ×
× × 1 1 × ×
× 0 × 0 ↓ 0
× 0 0 × 0 ↓
0 × × 0 ↓ Q
0
0 × 0 × Q
1
↓
0 0 0 0
0 0 0 0
1 0 0 1
二进制计数
五进制计数
8421 码十进制计数
5421 码十进制计数
异步计数器一般没有专门的进位信号输出端, 通常可以用
本级的高位输出信号驱动下一级计数器计数, 即采用串行
进位方式来扩展容量 。
100进制计数器
CP
1
Q
0
Q
1
Q
2
Q
3
S
9 A
S
9 B
R
0 A
R
0B
CP
1
CP
CP
0
7 4 L S 9 0 ( 个位 )
N
1
= 1 0
Q
0
Q
1
Q
2
Q
3
S
9 A
S
9 B
R
0 A
R
0B
CP
0
7 4 L S 9 0 ( 十位 )
N
2
= 1 0
用 74LS161构成 N进制计数器
60进制计数器
64进制计数器
CP
7 4 L S 9 0 ( 个位 )
7 4 L S 9 0 ( 十位 )
S 9A S 9 B R 0A R 0B
S 9A S 9 B R 0A R 0B
Q 0 Q 1 Q 2 Q 3 Q 0 Q 1 Q 2 Q 3
CP 0
CP 1
CP 0
CP 1
CP
7 4 L S 9 0 ( 个位 )
7 4 L S 9 0 ( 十位 )
Q 0 Q 1 Q 2 Q 3 Q 0 Q 1 Q 2 Q 3
S 9 A S 9 B R 0 A R 0B
S 9 A S 9 B R 0 A R 0B
CP 0 CP 0
CP 1
CP 1
1&
11.4 555定时器
11.4.1 555定时器的结构和工作原理
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
低 电平
触发端
高 电平
触发端
电压
控制端
复位端
低 电平有效
放电端
4.5～ 16V
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
0
0
1
① R=0时,Q=1, Q=0, uo=0,V导通。
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
① R=0时,Q=1, Q=0, uo=0,V饱和导通。
② R=1,UTH＞ 2UCC/3,UTR＞ UCC/3时,RD=0,SD=1，
Q=1,Q=0,uo=0,V饱和导通。
＞ 2UCC/3
＞ UCC/3
0 0
1 1
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
① R=0时,Q=1, Q=0, uo=0,V饱和导通。
② R=1,UTH＞ 2UCC/3,UTR＞ UCC/3时,RD=0,SD=1，
Q=1,Q=0,uo=0,V饱和导通。
＜ 2UCC/3
＞ UCC/3
1 0
01
③ R=1,UTH＜ 2UCC/3,UTR＞ UCC/3时,RD=1,SD=1，
Q,Q不变,uo不变,V状态不变。
1
1
7
1
CO
TH
TR
+ U
CC
u
o
5k Ω
5k Ω
5k Ω
V
2
6
5
8 4
3
R
∞
+
－
+A
1
∞
+
－
+A
2
D
Q
QR
D
S
D
① R=0时,Q=1, Q=0, uo=0,V饱和导通。
② R=1,UTH＞ 2UCC/3,UTR＞ UCC/3时,RD=0,SD=1，
Q=1,Q=0,uo=0,V饱和导通。
＜ 2UCC/3
＜ UCC/3
1 1
0 0
③ R=1,UTH＜ 2UCC/3,UTR＞ UCC/3时,RD=1,SD=1，
Q,Q不变,uo不变,V状态不变。
④ R=1,UTH＜ 2UCC/3,UTR＜ UCC/3时,RD=1,SD=0，
Q=0,Q=1,uo=1,V截止。
11.4.2 555定时器的应用
1、由 555定时器构成单稳态触发器
2 U
CC
/3
C
R
u
i
8 4
7 3
6 5 5 5
2 5
1
0,0 1 μ F
u
o
U
CC
u
i
u
o
t
tt
P
0
0
(a ) 电路 (b ) 工作波形
u
c
t
0
输出脉冲宽度 t p 。
t p ≈ 1, 1 RC
2 U
CC
/3
C
R
u
i
8 4
7 3
6 5 5 5
2 5
1
0,0 1 μ F
u
o
U
CC
u
i
u
o
t
tt
P
0
0
u
c
t
0
接通 UCC后瞬间, UCC通过 R对 C充电, 当 uc上升到 2UCC/3时,
比较器 A1输出为 0,将触发器置 0,uo＝ 0。 这时 Q=1,放电管 V导
通, C通过 V放电, 电路进入稳态 。
ui到来时, 因为 ui＜ UCC/3,使 A2＝ 0,触发器置 1,uo又由 0变
为 1,电路进入暂稳态 。 由于此时 Q=0,放电管 V截止, UCC经 R对
C充电 。 虽然此时触发脉冲已消失, 比较器 A2的输出变为 1,但充
电继续进行, 直到 uc上升到 2UCC/3时, 比较器 A1输出为 0,将触发
器置 0,电路输出 uo＝ 0,V导通, C放电, 电路恢复到稳定状态 。
u
o
&
u
i
u
A
u '
o
(a ) 电路示意图 (b ) 波形图
单稳态触发器
u
o
u '
o
u
i
u
A
t
p
单稳态触发器的应用
u i
u o t p
延迟与定时
整
形
C
R
1
u
c
8 4
7 3
6 5 5 5
2 5
1
0.01 μ F
u
o
U
CC
R
2
u
c
u
o
t
t
t
P1
t
P2
0
U
CC
/ 3
2 U
CC
/ 3
0
(a ) 电路 (b ) 工作波形
2、由 555定时器构成无稳态触发器
接通 UCC后, UCC经 R1和 R2对 C充电 。 当 uc上升到 2UCC/3时, uo=0，
V导通, C通过 R2和 T放电, uc下降 。 当 uc下降到 UCC/3时, uo又由 0
变为 1,V截止, UCC又经 R1和 R2对 C充电 。 如此重复上述过程, 在
输出端 uo产生了连续的矩形脉冲 。
C
R
1
u
c
8 4
7 3
6 5 5 5
2 5
1
0, 0 1 μ F
u
o
U
CC
R
2
u
c
u
o
t
t
t
P1
t
P2
0
U
CC
/ 3
2 U
CC
/ 3
0
第一个暂稳态的脉冲宽度 t p1,即 u c 从 U CC /3 充电上升到 2U CC /3 所需的时间：
t p1 ≈ 0, 7 ( R 1 + R 2 ) C
第二个暂稳态的脉冲宽度 t p2,即 u c 从 2U CC /3 放电下降到 U CC /3 所需的时间：
t p2 ≈ 0, 7 R 2 C
振荡周期,T ＝ t p1 ＋ t p2 ≈ 0, 7 ( R 1 ＋ 2 R 2 ) C
C
1
R
1
u
o1
8 4
7 3
6 5 5 5 Ⅰ
2 5
1
0, 0 1 μ F
u
o1
U
CC
R
2
( a ) 电路
( b ) 工作波形
C
2
R
3
u
o2
8 4
7 3
6 5 5 5 Ⅱ
2 5
1
0, 0 1 μ F
u
o2
R
4
C
无稳态触发器的应用：
模拟声响电路
将振荡器 Ⅰ 的输出电压 uo1，接到振荡器 Ⅱ 中 555定时器的复
位端（ 4脚），当 uo1为高电平时振荡器 Ⅱ 振荡，为低电平时
555定时器复位，振荡器 Ⅱ 停止震荡。
R
u
i
8 4
6 7
5 5 5 3
2 5
1
u
o1
+ U
CC
u
i
u
o
t
t
0
0
(a ) 电路 (b ) 工作波形
+ U
C C 1
u
o
u
CO
U
T+
U
T －
2 U
CC
/ 3
U
CC
/ 3
控制电压
调节回差
3、由 555定时器构成施密特触发器
（ 1 ） 0?iu 时,R D =1, S D =0,触发器置 1,即 1?Q, 0?Q, u o1 ＝
u o ＝ 1 。 u i 升高时，在未到达 2U CC /3 以前,u o1 ＝ u o ＝ 1 的状态不会改变。
R
u
i
8 4
6 7
5 5 5 3
2 5
1
u
o1
+ U
CC
u
i
u
o
t
t
0
0
(a ) 电路 (b ) 工作波形
+ U
C C 1
u
o
u
CO
U
T+
U
T －
2 U
CC
/ 3
U
CC
/ 3
控制电压
调节回差
（ 1 ） 0?iu 时,R D =1, S D =0,触发器置 1,即 1?Q, 0?Q, u o1 ＝
u o ＝ 1 。 u i 升高时，在未到达 2U CC /3 以前,u o1 ＝ u o ＝ 1 的状态不会改变。
（ 2 ） u i 升高到 2U CC /3 时，比较器 A 1 输出跳变为 0, A 2 输出为 1,触发器置
0,即跳变到 0?Q, 1?Q, u o1, u o 也随之跳变到 0 。此后,u i 继续上升到最大
值，然后再降低，但在未降低到 U CC /3 以前,0o1 ?u, 0o ?u 的状态不会改变。
R
u
i
8 4
6 7
5 5 5 3
2 5
1
u
o1
+ U
CC
u
i
u
o
t
t
0
0
(a ) 电路 (b ) 工作波形
+ U
C C 1
u
o
u
CO
U
T+
U
T －
2 U
CC
/ 3
U
CC
/ 3
控制电压
调节回差
（ 1 ） 0?iu 时,R D =1, S D =0,触发器置 1,即 1?Q, 0?Q, u o1 ＝
u o ＝ 1 。 u i 升高时，在未到达 2U CC /3 以前,u o1 ＝ u o ＝ 1 的状态不会改变。
（ 2 ） u i 升高到 2U CC /3 时，比较器 A 1 输出跳变为 0, A 2 输出为 1,触发器置
0,即跳变到 0?Q, 1?Q, u o1, u o 也随之跳变到 0 。此后,u i 继续上升到最大
值，然后再降低，但在未降低到 U CC /3 以前,0o1 ?u, 0o ?u 的状态不会改变。
（ 3 ） u i 下降到 U CC /3 时，比较器 A 1 输出为 1, A 2 输出跳变为 0,触发器
置 1,即跳变到 1?Q, 0?Q, u o1, u o 也随之跳变到 1 。此后,u i 继续下降到
0,但 1o1 ?u, 1o ?u 的状态不会改变。
施密特触发器的应用
CM O S
M O C 等
正弦波
振荡器
1
1
(a ) 慢输入波形的 TTL 系统接口 (b) 整形电路的输入、输出波形
输入
输出
U T+
U T
－
1
输入
输出
U T+
U T
－
(c ) 幅度鉴别的输入、输出波形
(d) 多谐振荡器
C
R
u c
u' o
u o
11.5 数模和模数转换
能将模拟量转换为数字量的电路称为模数转换器, 简称
A/D转换器或 ADC；能将数字量转换为模拟量的电路称为
数模转换器, 简称 D/A转换器或 DAC。 ADC和 DAC是沟通
模拟电路和数字电路的桥梁, 也可称之为两者之间的接口 。 多
路
开
关
数
字
控
制
计
算
机
DAC
ADC
功率放大
…
功率放大
执行机构
…
执行机构
加热炉
…
加热炉
温度传感器
…
温度传感器
信号放大
…
信号放大
多
路
开
关
11.5.1 D/A转换器
将输入的每一位二进制代码按其权的大小转
换成相应的模拟量，然后将代表各位的模拟
量相加，所得的总模拟量就与数字量成正比，
这样便实现了从数字量到模拟量的转换。
u o 或 i o
输出
D / A
d 0
d 1
d n － 1
输入
…
)2222( 00112211o ????????? ???? ddddKu nnnnu ?
基本原理
1,二进制权电阻网络 D / A 转换器
R
UI
R
UI
R
UI
R
UI R E FR E FR E FR E F ????
3210 2 4 8
不论模拟开关接到运算放大器的反相输入端（虚地）还是接到
地，即不论输入数字信号是 1还是 0，各支路的电流不变。
R 2 R 4 R 8R R
F
I
1
I
0I 2I 3
I
R E F
i
F
i
S
3
S
0
S
1
S
2
d
0
d
3
d
2
d
1
+ U
R E F
u
o
∞
－
+
+
)2222(
2
248
0
0
1
1
2
2
3
33
3210
33221100
????????
????
????
dddd
R
U
d
R
U
d
R
U
d
R
U
d
R
U
dIdIdIdIi
R E F
R E FR E FR E FR E F
)2222(22 001122334o ?????????????? ddddUiRiRu R E FFF
设 RF=R/2
R 2 R 4 R 8R R
F
I
1
I
0I 2I 3
I
R E F
i
F
i
S
3
S
0
S
1
S
2
d
0
d
3
d
2
d
1
+ U
R E F
u
o
∞
－
+
+
S
0
S
3
S
2
S
1
1 0 1 0 1 0 1 0
R
R
F
d
3
d
0
d
1
d
2
U
R
u
o
∞
－
+
+
R R
2 R 2 R 2 R 2 R2 R
I
R
A B C D
2、倒 T型电阻网络数模转换器
① 分别从虚线 A,B,C,D处向左看的二端网络等效电阻都是 R。
② 不论模拟开关接到运算放大器的反相输入端 （ 虚地 ） 还是接
到地, 也就是不论输入数字信号是 1还是 0,各支路的电流不变 。
从参考电压 UR处输入的电流 IR为：
R
UI R
R ?
S
0
S
3
S
2
S
1
1 0 1 0 1 0 1 0
R
R
F
d
3
d
0
d
1
d
2
U
R
u
o
∞
－
+
+
R R
2 R 2 R 2 R 2 R2 R
I
R
A B C D
I
3
I
2
I
1
I
0
I
R
U
II
R
U
II
R
U
II
R
U
II
R
R
R
F
R
R
R
R
4031
2213
216
1
28
1
24
1
22
1
????
????
各支路电流 IR为：
S
0
S
3
S
2
S
1
1 0 1 0 1 0 1 0
R
R
F
d
3
d
0
d
1
d
2
U
R
u
o
∞
－
+
+
R R
2 R 2 R 2 R 2 R2 R
I
R
A B C D
I
3
I
2
I
1
I
0
I
)2222(
2
0
0
1
1
2
2
3
34
33221100
????????
????
dddd
R
U
dIdIdIdII
REF
)2222(
2
0
0
1
1
2
2
3
34o ??????????? ddddR
RUIRu FR
F
3, D / A 转换器的主要技术指标
（ 1） 分辨率
分辨率用输入二进制数的有效位数表示 。 在分辨率为 n位的
D/A转换器中, 输出电压能区分 2n个不同的输入二进制代码状
态, 能给出 2n个不同等级的输出模拟电压 。
分辨率也可以用 D/A转换器的最小输出电压与最大输出电压
的比值来表示 。 10位 D/A转换器的分辨率为：
（ 2） 转换精度
D/A转换器的转换精度是指输出模拟电压的实际值与理想值
之差, 即最大静态转换误差 。
（ 3） 输出建立时间
从输入数字信号起, 到输出电压或电流到达稳定值时所需要
的时间, 称为输出建立时间 。
0 0 1.01 0 2 3112 110 ???
11.5.2 A/D转换器
1,逐次逼近型 A / D 转换器
输出数字量 输入模拟电压
u o
u i
顺序脉冲
发生器
逐次逼近
寄存器
D / A
转换器
电压
比较器
转换开始前先将所有寄存器清零 。 开始转换以后, 时钟脉冲
首先将寄存器最高位置成 1,使输出数字为 100… 0。 这个数
码被 D/A转换器转换成相应的模拟电压 uo,送到比较器中与 ui
进行比较 。 若 ui＞ uo,说明数字过大了, 故将最高位的 1清除；
若 ui＜ uo,说明数字还不够大, 应将这一位保留 。 然后, 再
按同样的方式将次高位置成 1,并且经过比较以后确定这个 1
是否应该保留 。 这样逐位比较下去, 一直到最低位为止 。 比
较完毕后, 寄存器中的状态就是所要求的数字量输出 。
原
理
框
图
基
本
原
理
3位逐次逼近型 A/D转换器
Q
1
Q
2
Q
3
Q
4
Q
5
u
i
D
C
D
C
D
C
D
C
D
C
& & &
≥ 1 ≥ 1
&
&
&
u
o
CP
u
c
d
2
(2
2
)
d
1
(2
1
)
d
0
(2
0
)
G
1
G
2
G
3
G
4
G
5
G
6
G
7
G
8
= 1( u
i
< u
o
)
= 0( u
i
≥ u
o
)
u
c
= S C RS C R S C R
3 位 D / A 转换器
F
A
Q
F
B
Q
F
C
Q
F
1
F
2
F
3
F
4
F
5
－ +
+ ∞
C
转换开始前, 先使 Q1=Q2=Q3=Q4=0,Q5=1,第一个 CP到来
后, Q1=1,Q2=Q3=Q4=Q5=0,于是 FA被置 1,FB和 FC被置 0。 这
时加到 D/A转换器输入端的代码为 100,并在 D/A转换器的输出
端得到相应的模拟电压输出 uo。 uo和 ui在比较器中比较, 当若 ui
＜ uo时, 比较器输出 uc=1；当 ui≥uo时, uc=0。
第二个 CP到来后, 环形计数器右移一位, 变成 Q2=1，
Q1=Q3=Q4=Q5=0,这时门 G1打开, 若原来 uc=1,则 FA被置 0,若
原来 uc=0,则 FA的 1状态保留 。 与此同时, Q2的高电平将 FB置 1。
第三个 CP到来后, 环形计数器又右移一位, 一方面将 FC置
1,同时将门 G2打开, 并根据比较器的输出决定 FB的 1状态是否
应该保留 。
第四个 CP到来后, 环形计数器 Q4=1,Q1=Q2=Q3=Q5=0,门
G3打开, 根据比较器的输出决定 FC的 1状态是否应该保留 。
第五个 CP到来后, 环形计数器 Q5=1,Q1=Q2=Q3=Q4=0,FA、
FB,FC的状态作为转换结果, 通过门 G6,G7,G8送出 。
工作原理
2, A / D 转换器的主要技术指标
（ 1） 分辨率
A/D转换器的分辨率用输出二进制数的位数表示, 位数越多,
误差越小, 转换精度越高 。 例如, 输入模拟电压的变化范围
为 0～ 5V,输出 8位二进制数可以分辨的最小模拟电压为
5V× 2－ 8＝ 20mV；而输出 12位二进制数可以分辨的最小模拟
电压为 5V× 2－ 12≈1.22mV。
（ 2） 相对精度
在理想情况下, 所有的转换点应当在一条直线上 。 相对精度
是指实际的各个转换点偏离理想特性的误差 。
（ 3） 转换速度
转换速度是指完成一次转换所需的时间 。 转换时间是指从接
到转换控制信号开始, 到输出端得到稳定的数字输出信号所
经过的这段时间 。
