2010-5-21 作者：清华大学电子工程系 罗嵘 第 338页
5.3.3其它可编程逻辑器件
?通用阵列逻辑（ General Array Logic）
工艺,E2CMOS
擦除方式：加电
基本结构：与或阵列（可编与、固定或）
输出电路结构,OLMC（可编程）
特点：通用性较强
低密度 PLD,FPLA,PAL,GAL
高密度 PLD,FPGA,EPLD
2010-5-21 作者：清华大学电子工程系 罗嵘 第 339页
?可擦除的可编程逻辑器件 （ Erasable Programmable
Logic Device）
工艺,UVCMOS
擦除方式：加电
基本结构：与或阵列 （ 可编与, 可编或 ）
输出电路结构,OLMC（ 可编程 ）
特点：功耗低, 集成度高 （ 几千门 /片 ）, 信号传输时间短, 可
预知
?现场可编程门阵列 （ Field Programmable Gate Array）
工艺,CMOS-SRAM
擦除方式：与 SRAM相同
基本结构：逻辑单元阵列结构 （ 可编程 ）
特点：功耗低, 集成度高 （ 3万门 /片 ）, 信号传输时间不可预
知