2010-5-21 作者：清华大学电子工程系 罗嵘 第 325页
5.3可编程逻辑器件
5.3.1可编程逻辑阵列（ Programmable Logic Array，
PLA）
用 ROM实现逻辑函数时，地址译码器的每个输出都为一条字
线，不能减少。输出函数为标准的与或表达式。
?为减小芯片面积，简化译码器，使输出函数为最简的与或表
达式，采用 PLA。 例 1的 PLA形式。
?PLA与触发器配合可构成时序电路。例 2
?现场可编逻辑阵列（ FPLA）
固定 PLA
FPLA,用户可进行一次编程，使用方便（熔断法）
消除冒险：加同步时钟脉冲
2010-5-21 作者：清华大学电子工程系 罗嵘 第 326页
?例 1
CBCDAF
DCBAACDCABF
＋＋＝
＋＋＋＝
2
1
D
C
W1 W2 W3
F1
F2D
’2
D’1
EN
W4 W7 W9 W1
0
W5W6 W8 W11W12 W1
4
W15W1
3
B
A
W0
4× 14× 2
2010-5-21 作者：清华大学电子工程系 罗嵘 第 327页
D
C
W1 W2 W3
F1
F2
D’2
D’1
EN
W7 W1
0
W6 W8 W12
B
A
W0
4× 9× 2
2010-5-21 作者：清华大学电子工程系 罗嵘 第 328页
CBCDAF
DCBAACDCABF
＋＋＝
＋＋＋＝
2
1
4× 7× 2
D
C
W1 W2 W3
F1
F2D’2D’
1
EN
W4 W5 W7
B
A
W6
2010-5-21 作者：清华大学电子工程系 罗嵘 第 329页
?例 2用 PLA与 D触发器实现 8421BCD计数器
8,4,2.1BC D
计数器状态表
现在状态 下一个状态 （
D
输入）十进
制 Q
D
Q
C
Q
B
Q
A
Q
D
(D
D
) Q
C
(D
C
) Q
B
( D
B
) Q
A
(D
A
)
0 0 0 0 0 0 0 0 1
1 0 0 0 1 0 0 1 0
2 0 0 1 0 0 0 1 1
3 0 0 1 1 0 1 0 0
4 0 1 0 0 0 1 0 1
5 0 1 0 1 0 1 1 0
6 0 1 1 0 0 1 1 1
7 0 1 1 1 1 0 0 0
8 1 0 0 0 1 0 0 1
9 1 0 0 1 0 0 0 0
10 1 0 1 0 ? ? ? ?
11 1 0 1 1 ? ? ? ?
12 1 1 0 0 ? ? ? ?
13 1 1 0 1 ? ? ? ?
14 1 1 1 0 ? ? ? ?
15 1 1 1 1 ? ? ? ?
2010-5-21 作者：清华大学电子工程系 罗嵘 第 330页
?画出卡诺图
Q B Q A
Q D Q C
00 01 11 10
00 0 0 0 0
01 0 0 1 0
11 ? ? ? ?
10 1 0 ? ?
Q B Q A
Q D Q C
00 01 11 10
00 0 0 1 0
01 1 1 0 1
11 ? ? ? ?
10 0 0 ? ?
Q B Q A
Q D Q C
00 01 11 10
00 0 1 0 1
01 0 1 0 1
11 ? ? ? ?
10 0 0 ? ?
Q B Q A
Q D Q C
00 01 11 10
00 1 0 0 1
01 1 0 0 1
11 ? ? ? ?
10 1 0 ? ?
ABCADDnD QQQQQQD ＋＝ ?? 1
ABCBCACCnC QQQQQQQQD ???? 1＝
ABABDBnB QQQQQQD ＋＝ ?? 1 AAnA QQD ?? 1＝
2010-5-21 作者：清华大学电子工程系 罗嵘 第 331页
?阵列图 4× 8× 4
QA
W1 W2 W3W4 W5 W7W6 W8
D
D
D
D
QB
QC
QD
CPR
ABC
AD
QQQW
QQW
?
?
2
1
ABC
AC
BC
QQQW
QQW
QQW
?
?
?
5
4
3
ABD
AB
QQQW
QQW
?
?
7
6
AQW ?8