2010-5-21 作者：清华大学电子工程系罗嵘 第 137页
?边沿 触发器的电路结构, 动作特点
提高触发器的工作可靠性,
增强抗干扰能力,
希望触发器的次态仅仅取决于 CP下降沿或上升沿到达
时刻输入信号的状态, 而在此之前和之后输入状态的
变化对触发器的状态没有影响 。
2010-5-21 作者：清华大学电子工程系罗嵘 第 138页
图 3.10维持阻塞结构的 RS触发器（ 1）
当 CP从低电平变成高电平, 和
的信号将存入两个基本 RS触发
器中, 一旦输入信号消失, S?和
R?的状态维持不变
S R
&
&
Q
Q
G1
G2
G3
G4
CP
&
&
& G6
& G5S
R
R’
S’
置 1维持线
置 0维持线
L1
L2
? 维持阻塞触发器
G1,G2,G3和 G4是一个同步 RS触发器
G5和 G3,G6和 G4是基本 RS触发器
2010-5-21 作者：清华大学电子工程系罗嵘 第 139页
图 3.10维持阻塞结构的 RS触发器（ 2）
&
&
Q
Q
G1
G2
G3
G4
CP
&
&
& G6
& G5S
R
R’
S’
置 1维持线
置 0维持线
L1
L2
CP=1时, 若先是
随后是 则 G3和 G5，
G4和 G6组成的两个基本 RS触
发器可能先后被置成 S?=1和
R?=1的状态, 而对于 G1～ G4
组成的同步 RS触发器, 不允
许出现同时为 1的状态, 因此
增加了 L1和 L2两根连线, 将
G3和 G4接成了基本 RS触发器,
当 S?=1和 R?=1时, G3和 G4的
输出保持原状态不变 。
0?S 1?R
1?S 0?R
2010-5-21 作者：清华大学电子工程系罗嵘 第 140页
图 3.10维持阻塞结构的 RS触发器（ 3）
1
1
0
1
0
0
1
0
1 CP=0?1时，, G3输
出低电平，将 Q置 1，同时通过 L1
这条线将 G4封锁，阻止 G4再输出
低电平，以避免将触发器置 0，故
称 L1为置 0阻塞线（带下划线）
0?S 1?R
1
0
0
1
0
1
0
1
1
0
0?1
0?1
CP=0?1时,, G4输出低电
平, 将 Q置 0,同时通过 L2这条线将 G3封
锁, 阻止 G3再输出低电平, 以避免将触发
器置 1,故称 L2为置 1阻塞线 （ 斜体 ）
1?S 0?R
&
&
Q
Q
G1
G2
G3
G4
CP
&
&
& G6
& G5S
R
R’
S’
L1
L2
2010-5-21 作者：清华大学电子工程系罗嵘 第 141页
图 3.11维持阻塞结构的 RS触发器 波形图
0
0
0
Q
0
0
CP
t1 t2
S
R
Q
2010-5-21 作者：清华大学电子工程系罗嵘 第 142页
图 3.12维持阻塞结构的 D触发器（减少信号传输线的数目）
当 CP从低电平变成高电平，
D=1,S ? =1,R?=0,触发器被置 1；
D=0,S ? =0,R?=1,触发器被置 0。
&
&
Q
Q
G1
G2
G3
G4
CP
&
&
& G6
& G5dS
dR
R’
S’
D
2010-5-21 作者：清华大学电子工程系罗嵘 第 143页
0
D
Q
0
0
CP
图 3.13维持阻塞 D触发器的波形图
表 3,5 D 触发器功能表
CP D n Q n +1 说明
0 0 置 0
1 1 置 1
异步置位端 和异步复位端
dRdS
无论 CP处于高或低电平，
只要在异步置（复）位端
加入低电平信号就将触发
器置 1（ 0）
2010-5-21 作者：清华大学电子工程系罗嵘 第 144页
?利用传输延迟时间的边沿 触发器
利用门电路的传输延迟时间
图 3.14利用传输延迟时间的边沿 触发器（ 1）
K
J
CP
Q
Q
G1
G2
&
&
G3
G4
& ?1
& ?1
P
P? A?
B?
A
B 与 或 非 门
G1 和 G2 组
成基本 RS
触 发 器,
G3 和 G4 为
输 入 控 制
门, 其传
输 延 迟 时
间 大 于 基
本 RS 触发
器 的 翻 转
时间 。
2010-5-21 作者：清华大学电子工程系罗嵘 第 145页
图 3.14利用传输延迟时间的边沿 触发器（ 2）
G1
K
J
CP
Q
Q
G2
&
&
G3
G4
& ?1
& ?1
P
P? A?
B?
A
B
设初始触发器状态为 0,CP=0时, 门 B,B?, G3,G4被封锁, P=P?=1，
门 A,A?打开, 基本 RS触发器的状态通过 A,A?保持；
0?Q
若 J=1,K=0,则经过 G3，
G4的传输, P=0,门 A被
禁止, 而 Q=0,门 A?被
禁止, 不影响基本 RS触
发器的状态；当 CP下降
沿到达时, 门 B,B? 首
先被封锁, 但由于 G3，
G4的传输延迟时间, P、
P?的电平不会立即改变 。
因此, 在一个很短的时
间里, 门 A,B将各有一
个输入端为低电平, 使
Q=1,并经过 A?使
CP=1时, 门 B,B?首先解除封锁, 状态通过 B,B?继续 保持 。
2010-5-21 作者：清华大学电子工程系罗嵘 第 146页
动作特点,触发器的次态仅取决于 CP信号的上升沿或下降沿到达时输
入端的逻辑状态，而在此之前或以后，输入信号的变化对触发器的状
态没有影响。
表 3,6 边沿 JK 触发器功能表
CP J
n
K
n
Q
n +1
说明
1 0 1 置 1
0 1 0 置 0
0 0 Q
n
保持
1 1
n
Q 计数翻转
其它 任意 Q
n
保持
优点,这种动作特点有效地提高了 触发器电路的抗干扰能力, 从而提
高了电路的工作可靠性 。
与主从 JK触发器的区别在于对 CP的要求不同
2010-5-21 作者：清华大学电子工程系罗嵘 第 147页
?触发器的逻辑特性
RS触发器：基本、同步、主从、维持阻塞 RS触发
器 。
JK触发器：主从，利用传输延迟时间的 JK触发器。
T触发器：输入 T=1时，每来一个 CP信号它的状态
翻转一次； T=0时，状态不变，具有这种逻辑功能
的触发器叫做 T触发器。
D触发器：维持阻塞 D触发器，利用 CMOS传输门
的边沿 D触发器。
同一种逻辑功能的触发器可以用不同的电路结构来
实现，而且同一种电路结构形式也可以构成不同逻
辑功能的触发器。
2010-5-21 作者：清华大学电子工程系罗嵘 第 148页
?触发器的描述方法
功能表、特性表（状态转换表）、特性方程、激励表、状态转换图
)(0
1
约束条件?
???
SR
QRSRSQ nn
)(0
1
约束条件?
???
SR
QRSQ nn
RS触发器的 特性方程
0 1
S=1,R=0
S=0,R=1
S=?,R=0S=0,R=?
图 3.15 RS触发器的 状态转换图
表 3,7 R － S 触发器状态转换表
输入信号 现在状态 下一个状态
R
n
S
n
Q
n
Q
n +1
0 0 0 0
1 1
0 0 1 0
1 0
0 1 0 1
1 1
0 1 1
1
不允许
表 3,8 R － S 触发器激励表
Q
n
? Q
n +1
S
n
R
n
0 ? 0 0 ?
0 ? 1 1 0
1 ? 0 0 1
1 ? 1 ? 0
2010-5-21 作者：清华大学电子工程系罗嵘 第 149页
nnn QKQJQ ??? 1
JK触发器的特性方程
表 3,9 JK 触发器状态转换表
输入信号 现在状态 下一个状态
J
n
K
n
Q
n
Q
n +1
0 0 0 0
1 1
0 0 0 1
1 0
0 1 1 0
1 1
0 1 1 1
1 0
图 3.16JK触发器的 状态转换图
0 1
J=?,K=0J=0,K=?
J=1,K=?
J=?,K=1
表 3.1 0 JK 触发器激励表
Q
n
? Q
n +1
J
n
K
n
0 ? 0 0 ?
0 ? 1 1 ?
1 ? 0 ? 1
1 ? 1 ? 0
2010-5-21 作者：清华大学电子工程系罗嵘 第 150页
表 3, 1 1 D 触发器状态转换表
输入信号
D
n
现在状态
Q
n
下一个状态
Q
n+ 1
0 0
1
0
0 1
1
1
表 3, 1 2 D 触发器激励表
Q
n
? Q
n +1
D
n
0 ? 0 0
0 ? 1 1
1 ? 0 0
1 ? 1 1
图 3.17 D触发器的 状态转换图
DQ n ??1
D触发器的 特性方程
0 1
D=0
D=0
D=1 D=1
2010-5-21 作者：清华大学电子工程系罗嵘 第 151页
nnn QTQTQ ??? 1
T触发器的 特性方程
表 3.1 3 T 触发器状态转换表
输入信号
T
n
现在状态 Q
n
下一个状态 Q
n + 1
0 0 0
1 1
0 1 1
1 0
表 3.1 5 T 触发器功能表
T n Q n +1 说明
0 Q n 保持
1 nQ 计数翻转
表 3.1 4 T 触发器激励表
Q
n
? Q
n +1
T
n
0 ? 0 0
0 ? 1 1
1 ? 0 1
1 ? 1 0
图 3.18T触发器的 状态转换图
0 1
T=0T=0
T=1
T=1
T?触发器
11 ??? TQQ nn,