2010-5-21 作者：清华大学电子工程系罗
嵘
第 111页
用 MSI设计组合 逻辑电路
缩小电路的体积、减小连线、提高电路的可靠性，使设计的
工作量大为减少
多路选择器、译码器、全加器和只读存储器
逻辑函数式对照法
? 逻辑抽象
? 写出逻辑函数式
? 将得到的逻辑函数式变换成与所用 MSI的逻辑函数式类似的形式
需要产生的逻辑函数与某种 MSI的逻辑函数在形式上完全一致, 使用这种 MSI效果
很好
MSI的逻辑函数式比所需得到的逻辑函数式更加丰富
MSI的函数式是要求产生的逻辑函数的一部分,
倘若可用的 MSI品种有限, 而且这几种电路的逻辑函数式与希望得到的函数式之间
很少有共同之处, 则不宜用这几种 MSI来实现 。
? 根据逻辑函数式对照比较的结果, 将输入变量接到 MSI对应的输入
端, 同时将多出的输入端视具体情况接 1或 0,就得到所需的电路
2010-5-21 作者：清华大学电子工程系罗
嵘
第 112页
表 2,18 真值表
m
i
A B C L
0 0 0 0 0
1 0 0 1 0
2 0 1 0 1
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
用多路选择器实现逻辑函数
例 1表 2.18是一个逻辑函数的真值表，用八选一多路选择器实
现。
0 1 1
L
QA0
A1
D0 D1 D2 D3A
B
图 2.33电路图
C
A2
0 1 0
D4 D5 D6 D7
10
2010-5-21 作者：清华大学电子工程系罗
嵘
第 113页
表 2,19 真值表
A B C L
0 00 0
1 0
0 10 1
1 1
0 01 0
1 1
0 11 1
1 0
0 1 C
L
QA0
A1D0 D1 D2 D3A
B
C
图 2.34电路图
将表 2.18改成表 2.19的形式，可用四选一多路选择器实现（图 2.34）
2010-5-21 作者：清华大学电子工程系罗
嵘
第 114页
表 2, 20 真值表
A B C D E L A B C D E L
0 0 0 10 0
1 0
0 0
1 1
0 1 0 10 1
1 1
0 1
1 1
0 0 0 11 0
1 1
1 0
1 0
0 1 0 0
0 0
1 1
1 0
1 0
1 1
1 0
0 1 0 10 0
1 1
0 0
1 0
0 1 0 00 1
1 0
0 1
1 1
0 0 0 11 0
1 0
1 0
1 0
0 0 0 0
0 1
1 1
1 0
1 1
1 1
1 0
例 2表 2.20是一个具有五个输入变量的逻辑函数的真值表, 用三个双四
选一多路选择器实现 。
2010-5-21 作者：清华大学电子工程系罗
嵘
第 115页
图 2.35例 2五变量函数
1QA0
A1
1D0 1D3
2Q
1S … 2D0 2D32S …
1QA0
A1
1D0 1D3
2Q
1S … 2D0 2D32S …
1QA0
A1
1D0 1D3
2Q
1S … 2D0 2D32S …
0 00 0 011 1 1 EE EEEEE
DC BA L
E 0
0 1 0 1
EE
E
2010-5-21 作者：清华大学电子工程系罗
嵘
第 116页
例 3利用 3线－ 8线译码器产生一组多输出逻辑函数
?
?
?
?
?
?
?
???
??
??
???
A B CCBCBAZ
BCAAZ
CBABCZ
CBABCACAZ
4
3
2
1
?
?
?
?
?
?
?
?
?
??
??
??
??
7012730123
6012620122
5012510121
4012400120
mAAAYmAAAY
mAAAYmAAAY
mAAAYmAAAY
mAAAYmAAAY
＝＝
＝＝
＝＝
＝＝
译码器的逻辑表达式
?
?
?
?
?
?
?
?
?
?
?
?
?
????
????
?????
?????
???
???
????
????
7420
4
76543
3
731
2
6543
1
mmmm
A B CCBACBACBAZ
mmmmm
BCAA B CCABCBACBAZ
mmm
CBABCAA B CZ
mmmm
CBABCACBACABZ
?
?
?
?
?
?
?
????
?????
???
????
74204
765433
7312
65431
mmmmZ
mmmmmZ
mmmZ
mmmmZ
2010-5-21 作者：清华大学电子工程系罗
嵘
第 117页
图 2.36例 3的电路图
74LS138
A0 A1 A2 S1 3S2S
0Y 2Y1Y 3Y 5Y4Y 6Y 7Y
C B A 1
Z4 Z3 Z2 Z1
2010-5-21 作者：清华大学电子工程系罗
嵘
第 118页
例 4设计一个能将 BCD代码转换为余 3代码的代码转换器
表 2, 2 1 常见的十进制代码
8,4,2, 1B C D 码
D C B A
余 3 码
Y
3
Y
2
Y
1
Y
0
0000 001 1
0001 0100
0010 0101
001 1 01 10
0100 01 1 1
0101 1000
01 10 1001
01 1 1 1010
1000 101 1
1001 1 100
函数表达式
Y3Y2Y1Y0=DCBA+0011 图 2.37电路图
四位全加器
C0
C B A 1
A0A1A2A3 A0A1A2A3
0 0
C4 S0S1S2S3
Y0Y1Y2Y3
D
嵘
第 111页
用 MSI设计组合 逻辑电路
缩小电路的体积、减小连线、提高电路的可靠性，使设计的
工作量大为减少
多路选择器、译码器、全加器和只读存储器
逻辑函数式对照法
? 逻辑抽象
? 写出逻辑函数式
? 将得到的逻辑函数式变换成与所用 MSI的逻辑函数式类似的形式
需要产生的逻辑函数与某种 MSI的逻辑函数在形式上完全一致, 使用这种 MSI效果
很好
MSI的逻辑函数式比所需得到的逻辑函数式更加丰富
MSI的函数式是要求产生的逻辑函数的一部分,
倘若可用的 MSI品种有限, 而且这几种电路的逻辑函数式与希望得到的函数式之间
很少有共同之处, 则不宜用这几种 MSI来实现 。
? 根据逻辑函数式对照比较的结果, 将输入变量接到 MSI对应的输入
端, 同时将多出的输入端视具体情况接 1或 0,就得到所需的电路
2010-5-21 作者：清华大学电子工程系罗
嵘
第 112页
表 2,18 真值表
m
i
A B C L
0 0 0 0 0
1 0 0 1 0
2 0 1 0 1
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0
用多路选择器实现逻辑函数
例 1表 2.18是一个逻辑函数的真值表，用八选一多路选择器实
现。
0 1 1
L
QA0
A1
D0 D1 D2 D3A
B
图 2.33电路图
C
A2
0 1 0
D4 D5 D6 D7
10
2010-5-21 作者：清华大学电子工程系罗
嵘
第 113页
表 2,19 真值表
A B C L
0 00 0
1 0
0 10 1
1 1
0 01 0
1 1
0 11 1
1 0
0 1 C
L
QA0
A1D0 D1 D2 D3A
B
C
图 2.34电路图
将表 2.18改成表 2.19的形式，可用四选一多路选择器实现（图 2.34）
2010-5-21 作者：清华大学电子工程系罗
嵘
第 114页
表 2, 20 真值表
A B C D E L A B C D E L
0 0 0 10 0
1 0
0 0
1 1
0 1 0 10 1
1 1
0 1
1 1
0 0 0 11 0
1 1
1 0
1 0
0 1 0 0
0 0
1 1
1 0
1 0
1 1
1 0
0 1 0 10 0
1 1
0 0
1 0
0 1 0 00 1
1 0
0 1
1 1
0 0 0 11 0
1 0
1 0
1 0
0 0 0 0
0 1
1 1
1 0
1 1
1 1
1 0
例 2表 2.20是一个具有五个输入变量的逻辑函数的真值表, 用三个双四
选一多路选择器实现 。
2010-5-21 作者：清华大学电子工程系罗
嵘
第 115页
图 2.35例 2五变量函数
1QA0
A1
1D0 1D3
2Q
1S … 2D0 2D32S …
1QA0
A1
1D0 1D3
2Q
1S … 2D0 2D32S …
1QA0
A1
1D0 1D3
2Q
1S … 2D0 2D32S …
0 00 0 011 1 1 EE EEEEE
DC BA L
E 0
0 1 0 1
EE
E
2010-5-21 作者：清华大学电子工程系罗
嵘
第 116页
例 3利用 3线－ 8线译码器产生一组多输出逻辑函数
?
?
?
?
?
?
?
???
??
??
???
A B CCBCBAZ
BCAAZ
CBABCZ
CBABCACAZ
4
3
2
1
?
?
?
?
?
?
?
?
?
??
??
??
??
7012730123
6012620122
5012510121
4012400120
mAAAYmAAAY
mAAAYmAAAY
mAAAYmAAAY
mAAAYmAAAY
＝＝
＝＝
＝＝
＝＝
译码器的逻辑表达式
?
?
?
?
?
?
?
?
?
?
?
?
?
????
????
?????
?????
???
???
????
????
7420
4
76543
3
731
2
6543
1
mmmm
A B CCBACBACBAZ
mmmmm
BCAA B CCABCBACBAZ
mmm
CBABCAA B CZ
mmmm
CBABCACBACABZ
?
?
?
?
?
?
?
????
?????
???
????
74204
765433
7312
65431
mmmmZ
mmmmmZ
mmmZ
mmmmZ
2010-5-21 作者：清华大学电子工程系罗
嵘
第 117页
图 2.36例 3的电路图
74LS138
A0 A1 A2 S1 3S2S
0Y 2Y1Y 3Y 5Y4Y 6Y 7Y
C B A 1
Z4 Z3 Z2 Z1
2010-5-21 作者：清华大学电子工程系罗
嵘
第 118页
例 4设计一个能将 BCD代码转换为余 3代码的代码转换器
表 2, 2 1 常见的十进制代码
8,4,2, 1B C D 码
D C B A
余 3 码
Y
3
Y
2
Y
1
Y
0
0000 001 1
0001 0100
0010 0101
001 1 01 10
0100 01 1 1
0101 1000
01 10 1001
01 1 1 1010
1000 101 1
1001 1 100
函数表达式
Y3Y2Y1Y0=DCBA+0011 图 2.37电路图
四位全加器
C0
C B A 1
A0A1A2A3 A0A1A2A3
0 0
C4 S0S1S2S3
Y0Y1Y2Y3
D
