2010-5-21 作者：清华大学电子工程系
罗嵘
第 119页
2
p L Hp H L
pd
tt
t
?
?
组合逻辑电路的竞争和冒险
竞争和冒险 （ 险象 ）
A L1
(a)非门
(b)波形图
A 50%
L 50%
tpHL
tpLH
图 2.38传输延时
2010-5-21 作者：清华大学电子工程系
罗嵘
第 120页
图 2.39两级或非门电路
图 2.40波形图 (B=0)
t2＋ 2tpd
A
A
L t2t1 t3 t4
t2＋ tpd
tpd
当一个门的输入有两个或两个以上变量发生改变时, 由于这些变量
（ 信号 ） 是经过不同路径产生的, 使得它们状态改变的时刻有先有
后, 这种时差引起的现象称为 竞争 。
?1
A
B
?1
1 2
ABAL ＋??
0?? AAL ＋
AB=0
2010-5-21 作者：清华大学电子工程系
罗嵘
第 121页
竞争的结果若导致 冒险 （ 险象 ） 发生 （ 如上例中的毛刺 ）, 并造成
错误的后果, 则称这种竞争为 临界竞争 ；竞争的结果不导致冒险发
生 （ 如上例中的 t1,t3时刻, 没有毛刺 ）, 或虽有冒险发生, 但不影
响系统的工作, 则称这种竞争为 非临界竞争 。
险象的类型
从险象的波形上, 可分为 静态和动态险象
输入信号变化前后, 输出的稳态值是一样的, 但在输入信号变化时,
输出产生了毛刺, 这种险象称为 静态险象 。 若输出的稳态值为 0,出现
了正的尖脉冲毛刺, 则称为 静态 0险象 ；若输出稳态值为 1,出现了负
的尖脉冲毛刺, 则称为 静态 1险象 。
输入信号变化前后, 输出的稳态值不同, 并在边沿处出现了毛刺, 称
为 动态险象
0 0
1 1 1
0
静态 0险象 静态 1险象
由 1变 0 由 0变 1
动态险象
2010-5-21 作者：清华大学电子工程系
罗嵘
第 122页
A
LB
C
D E F
G
&
& ?1
&1
动态险象举例
A
D
L
E
F
G
B=1,C=1
A L&
B
A
B
L tpd
函数险象举例
从引起险象的具体原因上, 险象分为 函数险象 （ 亦称功能险象 ） 和 逻
辑险象 。 函数险象是逻辑函数本身所固有的；当多个输入变量发生变
化时, 常常会发生逻辑险象 。
2010-5-21 作者：清华大学电子工程系
罗嵘
第 123页
险象的消除
代数法：图 2.39中有静态 0险象
无险象的电路有险象的电路
CAABD ＋＝
A
B
C
&
&
&
1
D
A
B
C &
&
1 &
&
D
AAD ＋＝
B=C=1
BCCAABD ＋＋＝
11 ?＋＋＝ AAD
B=C=1
下例有静态 1险象
AAL ?＝
2010-5-21 作者：清华大学电子工程系
罗嵘
第 124页
利用取样脉冲克服险象
A
B
L
C
D
1
1
取样脉冲
取样脉冲
A
B
C
&
&
&
1
L&
D
有相接的卡诺图 加搭接块的卡诺图
B C
A
00 01 11 10
0 0 1 1 0
1 0 0 1 1
B C
A
00 01 11 10
0 0 1 1 0
1 0 0 1 1
BCCAABD ＋＋＝CAABD ＋＝
卡诺图法