2010-5-21 作者：清华大学电子工程系 罗嵘 第 302页
习题 9 11-2,11-4,11-7
2010-5-21 作者：清华大学电子工程系 罗嵘 第 303页
5.2半导体存储器
5.2.1随机存取存储器
5.2.2只读存储器
LSI在应用上分类：专用型, 为专门设备或用途而设计
通用型, 可用在不同数字设备中
在制造工艺上分类：双极型
MOS型
按功能, 存储器分为：
只读存储器 （ READ－ ONLYMEMORY,ROM）
随机存取存储器 （ RANDOM－ ACCESS MEMORY,RAM）
顺序存取存储器 （ SEQUENTIAL ACCESS MEMORY,SAM）
2010-5-21 作者：清华大学电子工程系 罗嵘 第 304页
5.2.1随机存取存储器
在使用 RAM时可以随时从任一指定地址取出 （ 读出 ） 数据,
也可以随时将数据存入 （ 写入 ） 任何指定地址的存储单元中
去 。
?优点：读写方便, 使用灵活 。
?缺点：存在易失性, 一旦断电所存储的数据便会丢失, 不
利于数据长期保存 。
按存储单元的特性分为：
SRAM：静态随机存储器
DRAM：动态随机存储器
2010-5-21 作者：清华大学电子工程系 罗嵘 第 305页
地
址
译
码
器
存储矩阵
读 /
写控
制电
路
数据输入 /输出
(I/O)
CSWR/
地
址
输
入
图 1 RAM的结构框图
5.2.1.1RAM的结构及工作原理
RAM电路通常由存储矩阵、地址译码器和读 /写控制电路三
部分组成，见图 1。
2010-5-21 作者：清华大学电子工程系 罗嵘 第 306页
?存储矩阵：在译码器和读 /写控制电路的控制下既可以写入 1或
0,又可以将所存储的数据读出 。 存储矩阵中的单元个数即存
储容量
?地址译码器：将输入的地址代码译成某一条字线的输出信号,
使连接在这条字线上的存储单元或读 /写控制电路接通, 然后
才能对这些单元进行读或写 。
?读 /写控制电路：对电路的工作状态进行控制
片选输入端 CS,读 /写控制, 输出缓冲电路
WR/
WR/
=1，执行读操作，将存储单元里的内容送到输入 /输出端上；
=0，执行写操作，输入 /输出线上的数据被写入存储器；
CS=1时 RAM的输入 /输出端与外部总线接通；
CS=0时 RAM的输入 /输出端呈高阻态，不能与总线交换数据；
2010-5-21 作者：清华大学电子工程系 罗嵘 第 307页
行
地
址
译
码
器
存储矩阵
64?64
输入 /输出电路
WR/ 图 2 2114的结构框图
列地址译码器
X0
X63
Y0 Y15
A3
A4
A5
A6
A7
A8
A1 A2 A9
I/O1
I/O2
I/O3
I/O4
CS A0
G2
G1
G3
G4
G5
G6
G7
G8
G10
G9
2010-5-21 作者：清华大学电子工程系 罗嵘 第 308页
?共有 1024× 4=4096个存储单元, 排成 64× 64矩阵 。
?1024（ =210）, 共有 10个地址输入端 A0～ A9。
分成两组译码
?I/O1～ I/O4既是数据输入端也是数据输出端
CS? =1时，门 G1～ G8禁止，将存储器内部电路与外部
连线隔离，可以直接把 I/O1～ I/O4与系统总线相连使用。
CSWR/? =0,=0,G1～ G4工作,G5～ G8禁止，加到
I/O1～ I/O4上的数据被写入指定的四个存储单元。
CSWR/? =1,=0时，门 G9输出高电平，使缓冲器 G5～ G8
工作，门 G10输出低电平，使 G1～ G4禁止，这时由地
址码指定的四个存储单元中的数据被送到 I/O1～ I/O4，
实现读操作。
2010-5-21 作者：清华大学电子工程系 罗嵘 第 309页
5.2.1.2RAM的扩展
当使用一片 RAM器件不能满足存储量的需要时, 可以将若干片
RAM组合到一起, 接成一个容量更大的 RAM。
?位扩展方式
如果每一片 RAM中的字数已够用而每个字的位数不够用时, 应
采用位扩展的连接方式, 将多片 RAM组合成位数更多的存储器 。
例 1用 1024× 1位 RAM接成 1024× 8位 RAM。
图 3 RAM的位扩展接法
A2A0 A1 A3 A4 A5 A6 WR CS
1024 × 1
RAM(1)
WR
I/O1 I/O8
A7 A8 A9
A0
A9
CS
A2A0 A1 A3 A4 A5 A6 WR CS
1024 × 1
RAM(8)
A7 A8 A9
2010-5-21 作者：清华大学电子工程系 罗嵘 第 310页
?字扩展方式
如果每一片 RAM中的位数已够用而字数不够用时, 应
采用字扩展方式 （ 也称地址扩展方式 ） 。
例 2用四片 256× 8位 RAM接成一个 1024× 8位 RAM
256（ =28）, 1024（ =210）, 每一片 RAM只有八位地
址输入端, 而 1024为 10位地址输入端, 故需增加两位
地址码 A9,A8。
由于每一片 RAM的数据端 I/O1～ I/O8都有三态缓冲器,
而它们又不会同时出现低电平, 故可将它们的数据端
并联起来, 作为整个 RAM的八位数据输入 /输出端 。
2010-5-21 作者：清华大学电子工程系 罗嵘 第 311页
图 4 RAM的字扩展接法
A0 A1 WR CS
256 × 8
RAM(1)
WR
I/O1
I/O8
A7
A0
A7
A8
A9
A0 A1 WR CS
256 × 8
RAM(2)
A7 A0 A1 WR CS
256 × 8
RAM(3)
A7 A0 A1 WR CS
256 × 8
RAM(4)
A7
A1
0Y 1Y 2Y 3Y
2-4
线译
码器
2010-5-21 作者：清华大学电子工程系 罗嵘 第 312页
器件编号 A 9 A 8
0
Y
1
Y
2
Y
3
Y 地址范围
（ A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
）
（等效十进制）
RAM
（ 1 ）
00 0 1 1 1 00 00000000~00 1 1 1 1 1 1 1 1
( 0) ~( 255)
RAM
（ 2 ）
01 1 0 1 1 01 00000000~01 1 1 1 1 1 1 1 1
( 256) ~( 51 1)
RAM
（ 3 ）
10 1 1 0 1 10 00000000~10 1 1 1 1 1 1 1 1
( 512) ~( 767)
RAM
（ 4 ）
11 1 1 1 0 1 1 00000000~1 1 1 1 1 1 1 1 1 1
( 768) ~( 1023)
图 4中各片 RAM电路的地址分配
2010-5-21 作者：清华大学电子工程系 罗嵘 第 313页
5.2.1.3RAM的时序问题
为保证存储器的正常工作, 必须满足读, 写周期的时序要
求, 即各信号之间的时间关系 。
以 2114（ 1024× 4） RAM为例
?读周期
表 1 2 1 14 读周期参数
符号 参数名称 最小值 最大值
t RC 读周期时间 200ns
t A 读取时间 200ns
t CO 片选到输出稳定 70ns
t CX 片选到输出有效 20ns
t O TD 从断开片选到输出变为三态 60ns
t OHA 地址改变后的输出保持时间 50ns
1?WR
地址 A0~A9
CS
数据输出 输出有效
tRC
tA
tCO
tCX t
OHA
tOTD
地址有效
2010-5-21 作者：清华大学电子工程系 罗嵘 第 314页
?写周期
表 2 21 14 写周期参数
符号 参数名称 最小值 最大值
t WC 写周期时间 20 0n s
t W 写时间 12 0n s
t WR 写恢复时间 0
t OT W 从写信号有效到输出三态的时间 60 n s
t DW 数据有效覆盖时间 12 0n s
t DH 数据保持时间 （写信号无效后） 0
t AW 地址到写信号的建立时间 0
WR
地址 A0~A9
CS
数据输出
tWC
tW
tOTW
tAW
tWR
地址有效
tDW
数据输入 输入有效
tDH
2010-5-21 作者：清华大学电子工程系 罗嵘 第 315页
5.2.2只读存储器 （ READ－ ONLYMEMORY,ROM）
各种存储器中结构最简单的一种 。 在正常工作时它存储的数据
是固定不变的, 只能读出, 不能随时写入, 故称只读存储器 。
分类：
使用的器件类型, 二极管 ROM
双极型三极管 ROM
MOS管 ROM
数据的写入方式,
固定 ROM：无法更改, 出厂时已定
可编程 ROM（ PROM）,用户只可写入一次
可擦可编程 ROM（ EPROM）,可写可擦, 但费时长, 操
作复杂
电抹可编程 ROM（ E2PROM）
ROM电路都包含地址译码器, 存储单元矩阵和输出缓冲器三
个部分
2010-5-21 作者：清华大学电子工程系 罗嵘 第 316页
图 5 二极管 ROM
A1
A0
VCC
W0 W1 W2 W3
D3
D2
D1
D0
D’3
D’2
D’1
D’0
存
储
矩
阵
地
址
译
码
器
EN
或阵
与阵
?固定 ROM
2010-5-21 作者：清华大学电子工程系 罗嵘 第 317页
两位地址输入 A1,A0；四位数据输出 D3D2D1D0；
存储单元为二极管；存储容量为 4× 4位。
工作原理：
地址译码器将地址 A1A0译成 W0～ W3中的一个高电平输出信号 。
存储矩阵实际上是一个编码器, 当 W0～ W3输出高电平信号, 则
在 D0～ D3输出一个四位二值代码 。
A1A0=10,W2=1,W0=W1=W3=0,只有 D2’一根位线与 W2之间有
二极管, 二极管导通, D2’=1,D0’=D1’=D3’=0 D3D2D1D0=0100
表 3 图 5ROM 中的数据表
地址 数据
A
1
A
0
D
3
D
2
D
1
D
0
0 0 0 1 0 1
0 1 1 0 1 1
1 0 0 1 0 0
1 1 1 1 1 0
2010-5-21 作者：清华大学电子工程系 罗嵘 第 318页
图 6二极管 ROM的结点图
（阵列图）
A1
A0
W0 W1 W2 W3
D3
D2
D1
D0
D’3
D’2
D’1
D’0
EN
013012
011010
AAWAAW
AAWAAW
??
??
0101
133
010101
0232
0101
131
0101
100
AAAA
WWD
AAAAAA
WWWD
AAAA
WWD
AAAA
WWD
??
??
???
???
??
??
??
??
最小项
2010-5-21 作者：清华大学电子工程系 罗嵘 第 319页
图 7NMOS管存储矩阵
W0 W1 W2 W3
D3
D2
D1
D0
VDD
交叉点处接有 MOS管时相当于存 1,没有 MOS管时相
当于存 0。 交叉点的数目称为存储单元数, 用 4（ 字数 ）
× 4（ 位数 ） 表示 。
?固定 ROM电路结构简单, 集成度高
?组合逻辑电路
2010-5-21 作者：清华大学电子工程系 罗嵘 第 320页
?PROM,所有的存储单元均为 0或 1，可根据需要改写一次
存入数据（编程）的方法：熔断法,PN结击穿法
?EPROM,可根据需要改写多次，将存储器原有的信息抹去，
再写入新的信息，允许改写几百次
方法,利用雪崩击穿，采用特殊的雪崩注入 MOS管或叠栅注入 MOS管
擦除方式：紫外线照射
特点：擦除操作复杂，速度慢，正常工作时不能随意改写
?E2PROM,允许改写 100～ 10000次
方法,利用隧道效应，采用具有两个 栅极的特制 NMOS管和一个普通 NMOS
管
擦除方式：加电
特点：擦除操作简单，速度快，正常工作时最好不要随意改写
?Flash Memory:快闪存储器
方法,采用特殊的单管 叠栅 MOS管，写入用 雪崩注入,擦除 利用隧道效应
擦除方式：加电
特点：擦除操作简单，集成度高，容量大
2010-5-21 作者：清华大学电子工程系 罗嵘 第 321页
例 1用一个 ROM实现如下函数，并画出其结点图
CBCDAF
DCBAACDCABF
＋＋＝
＋＋＋＝
2
1
?将函数写成最小项之和的形式
151413121110987310
2
151413121110621
1
mmmmmmmmmmmm
DCBADCBACDBAB C DADCBADCBA
DCBACDBADCABDCABDABCA B C DF
mmmmmmmmm
DCBADCBADBCADCBA
CDBADCABDCABDABCA B C DF
???????????
????
?????
????????
＝
＋＋
＝
＝
＋＋＋＋
＋＋＋＋＝
?确定地址和输出
输入变量为 A,B,C,D,地址为 4位；函数 F1,F2,输出为 2个，
应选用 24× 2的 ROM
?ROM的应用
实现组合逻辑函数, 代码转换, 字符发生器, 数学函
数表, 实现时序电路中组合逻辑部分
ROM也可按 RAM的级联方式扩展
2010-5-21 作者：清华大学电子工程系 罗嵘 第 322页
?画结点图
D
C
W1 W2 W3
F1
F2D
’2
D’1
EN
W4 W7 W9 W1
0
W5W6 W8 W11W12 W1
4
W15W1
3
B
A
W0
思考题
用 ROM实现：当八个输入信号中仅有一个为 1时，输出才为 1
2010-5-21 作者：清华大学电子工程系 罗嵘 第 323页
例 2用一个 ROM实现二进制码到格雷码的转换
?确定地址和输出
输入变量为 B3,B2,B1,B0,地址为 4位；函数 R0、
R1,R2, R3,输出为 4个，应选用 24× 4的 ROM
表
1, 4
格雷码与二进制码关系对照表
二进制码 格雷码 十进制数
（最小项）
二进制码 格雷码十进制数
（最小项）
B 3 B 2 B 1 B 0 R 3 R 2 R 1 R 0 B 3 B 2 B 1 B 0 R 3 R 2 R 1 R 0
0 0000 0000 8 1000 1 10 0
1 0001 0001 9 1001 1 10 1
2 0010 00 1 1 10 1010 1111
3 00 1 1 0010 11 10 1 1 1 1 10
4 0100 01 10 12 1 10 0 1010
5 0101 01 1 1 13 1 10 1 10 1 1
6 01 10 0101 14 1 1 10 1001
7 01 1 1 0100 15 1111 1000
2010-5-21 作者：清华大学电子工程系 罗嵘 第 324页
?画结点图
B0
B1
W1 W2 W3
R1
R2
D’1
D’2
EN
W4 W7 W9 W1
0
W5W6 W8 W11W12 W1
4
W15W1
3
B2
B3
W0
R3
R0
D’3
D’4
习题 9 11-2,11-4,11-7
2010-5-21 作者：清华大学电子工程系 罗嵘 第 303页
5.2半导体存储器
5.2.1随机存取存储器
5.2.2只读存储器
LSI在应用上分类：专用型, 为专门设备或用途而设计
通用型, 可用在不同数字设备中
在制造工艺上分类：双极型
MOS型
按功能, 存储器分为：
只读存储器 （ READ－ ONLYMEMORY,ROM）
随机存取存储器 （ RANDOM－ ACCESS MEMORY,RAM）
顺序存取存储器 （ SEQUENTIAL ACCESS MEMORY,SAM）
2010-5-21 作者：清华大学电子工程系 罗嵘 第 304页
5.2.1随机存取存储器
在使用 RAM时可以随时从任一指定地址取出 （ 读出 ） 数据,
也可以随时将数据存入 （ 写入 ） 任何指定地址的存储单元中
去 。
?优点：读写方便, 使用灵活 。
?缺点：存在易失性, 一旦断电所存储的数据便会丢失, 不
利于数据长期保存 。
按存储单元的特性分为：
SRAM：静态随机存储器
DRAM：动态随机存储器
2010-5-21 作者：清华大学电子工程系 罗嵘 第 305页
地
址
译
码
器
存储矩阵
读 /
写控
制电
路
数据输入 /输出
(I/O)
CSWR/
地
址
输
入
图 1 RAM的结构框图
5.2.1.1RAM的结构及工作原理
RAM电路通常由存储矩阵、地址译码器和读 /写控制电路三
部分组成，见图 1。
2010-5-21 作者：清华大学电子工程系 罗嵘 第 306页
?存储矩阵：在译码器和读 /写控制电路的控制下既可以写入 1或
0,又可以将所存储的数据读出 。 存储矩阵中的单元个数即存
储容量
?地址译码器：将输入的地址代码译成某一条字线的输出信号,
使连接在这条字线上的存储单元或读 /写控制电路接通, 然后
才能对这些单元进行读或写 。
?读 /写控制电路：对电路的工作状态进行控制
片选输入端 CS,读 /写控制, 输出缓冲电路
WR/
WR/
=1，执行读操作，将存储单元里的内容送到输入 /输出端上；
=0，执行写操作，输入 /输出线上的数据被写入存储器；
CS=1时 RAM的输入 /输出端与外部总线接通；
CS=0时 RAM的输入 /输出端呈高阻态，不能与总线交换数据；
2010-5-21 作者：清华大学电子工程系 罗嵘 第 307页
行
地
址
译
码
器
存储矩阵
64?64
输入 /输出电路
WR/ 图 2 2114的结构框图
列地址译码器
X0
X63
Y0 Y15
A3
A4
A5
A6
A7
A8
A1 A2 A9
I/O1
I/O2
I/O3
I/O4
CS A0
G2
G1
G3
G4
G5
G6
G7
G8
G10
G9
2010-5-21 作者：清华大学电子工程系 罗嵘 第 308页
?共有 1024× 4=4096个存储单元, 排成 64× 64矩阵 。
?1024（ =210）, 共有 10个地址输入端 A0～ A9。
分成两组译码
?I/O1～ I/O4既是数据输入端也是数据输出端
CS? =1时，门 G1～ G8禁止，将存储器内部电路与外部
连线隔离，可以直接把 I/O1～ I/O4与系统总线相连使用。
CSWR/? =0,=0,G1～ G4工作,G5～ G8禁止，加到
I/O1～ I/O4上的数据被写入指定的四个存储单元。
CSWR/? =1,=0时，门 G9输出高电平，使缓冲器 G5～ G8
工作，门 G10输出低电平，使 G1～ G4禁止，这时由地
址码指定的四个存储单元中的数据被送到 I/O1～ I/O4，
实现读操作。
2010-5-21 作者：清华大学电子工程系 罗嵘 第 309页
5.2.1.2RAM的扩展
当使用一片 RAM器件不能满足存储量的需要时, 可以将若干片
RAM组合到一起, 接成一个容量更大的 RAM。
?位扩展方式
如果每一片 RAM中的字数已够用而每个字的位数不够用时, 应
采用位扩展的连接方式, 将多片 RAM组合成位数更多的存储器 。
例 1用 1024× 1位 RAM接成 1024× 8位 RAM。
图 3 RAM的位扩展接法
A2A0 A1 A3 A4 A5 A6 WR CS
1024 × 1
RAM(1)
WR
I/O1 I/O8
A7 A8 A9
A0
A9
CS
A2A0 A1 A3 A4 A5 A6 WR CS
1024 × 1
RAM(8)
A7 A8 A9
2010-5-21 作者：清华大学电子工程系 罗嵘 第 310页
?字扩展方式
如果每一片 RAM中的位数已够用而字数不够用时, 应
采用字扩展方式 （ 也称地址扩展方式 ） 。
例 2用四片 256× 8位 RAM接成一个 1024× 8位 RAM
256（ =28）, 1024（ =210）, 每一片 RAM只有八位地
址输入端, 而 1024为 10位地址输入端, 故需增加两位
地址码 A9,A8。
由于每一片 RAM的数据端 I/O1～ I/O8都有三态缓冲器,
而它们又不会同时出现低电平, 故可将它们的数据端
并联起来, 作为整个 RAM的八位数据输入 /输出端 。
2010-5-21 作者：清华大学电子工程系 罗嵘 第 311页
图 4 RAM的字扩展接法
A0 A1 WR CS
256 × 8
RAM(1)
WR
I/O1
I/O8
A7
A0
A7
A8
A9
A0 A1 WR CS
256 × 8
RAM(2)
A7 A0 A1 WR CS
256 × 8
RAM(3)
A7 A0 A1 WR CS
256 × 8
RAM(4)
A7
A1
0Y 1Y 2Y 3Y
2-4
线译
码器
2010-5-21 作者：清华大学电子工程系 罗嵘 第 312页
器件编号 A 9 A 8
0
Y
1
Y
2
Y
3
Y 地址范围
（ A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
）
（等效十进制）
RAM
（ 1 ）
00 0 1 1 1 00 00000000~00 1 1 1 1 1 1 1 1
( 0) ~( 255)
RAM
（ 2 ）
01 1 0 1 1 01 00000000~01 1 1 1 1 1 1 1 1
( 256) ~( 51 1)
RAM
（ 3 ）
10 1 1 0 1 10 00000000~10 1 1 1 1 1 1 1 1
( 512) ~( 767)
RAM
（ 4 ）
11 1 1 1 0 1 1 00000000~1 1 1 1 1 1 1 1 1 1
( 768) ~( 1023)
图 4中各片 RAM电路的地址分配
2010-5-21 作者：清华大学电子工程系 罗嵘 第 313页
5.2.1.3RAM的时序问题
为保证存储器的正常工作, 必须满足读, 写周期的时序要
求, 即各信号之间的时间关系 。
以 2114（ 1024× 4） RAM为例
?读周期
表 1 2 1 14 读周期参数
符号 参数名称 最小值 最大值
t RC 读周期时间 200ns
t A 读取时间 200ns
t CO 片选到输出稳定 70ns
t CX 片选到输出有效 20ns
t O TD 从断开片选到输出变为三态 60ns
t OHA 地址改变后的输出保持时间 50ns
1?WR
地址 A0~A9
CS
数据输出 输出有效
tRC
tA
tCO
tCX t
OHA
tOTD
地址有效
2010-5-21 作者：清华大学电子工程系 罗嵘 第 314页
?写周期
表 2 21 14 写周期参数
符号 参数名称 最小值 最大值
t WC 写周期时间 20 0n s
t W 写时间 12 0n s
t WR 写恢复时间 0
t OT W 从写信号有效到输出三态的时间 60 n s
t DW 数据有效覆盖时间 12 0n s
t DH 数据保持时间 （写信号无效后） 0
t AW 地址到写信号的建立时间 0
WR
地址 A0~A9
CS
数据输出
tWC
tW
tOTW
tAW
tWR
地址有效
tDW
数据输入 输入有效
tDH
2010-5-21 作者：清华大学电子工程系 罗嵘 第 315页
5.2.2只读存储器 （ READ－ ONLYMEMORY,ROM）
各种存储器中结构最简单的一种 。 在正常工作时它存储的数据
是固定不变的, 只能读出, 不能随时写入, 故称只读存储器 。
分类：
使用的器件类型, 二极管 ROM
双极型三极管 ROM
MOS管 ROM
数据的写入方式,
固定 ROM：无法更改, 出厂时已定
可编程 ROM（ PROM）,用户只可写入一次
可擦可编程 ROM（ EPROM）,可写可擦, 但费时长, 操
作复杂
电抹可编程 ROM（ E2PROM）
ROM电路都包含地址译码器, 存储单元矩阵和输出缓冲器三
个部分
2010-5-21 作者：清华大学电子工程系 罗嵘 第 316页
图 5 二极管 ROM
A1
A0
VCC
W0 W1 W2 W3
D3
D2
D1
D0
D’3
D’2
D’1
D’0
存
储
矩
阵
地
址
译
码
器
EN
或阵
与阵
?固定 ROM
2010-5-21 作者：清华大学电子工程系 罗嵘 第 317页
两位地址输入 A1,A0；四位数据输出 D3D2D1D0；
存储单元为二极管；存储容量为 4× 4位。
工作原理：
地址译码器将地址 A1A0译成 W0～ W3中的一个高电平输出信号 。
存储矩阵实际上是一个编码器, 当 W0～ W3输出高电平信号, 则
在 D0～ D3输出一个四位二值代码 。
A1A0=10,W2=1,W0=W1=W3=0,只有 D2’一根位线与 W2之间有
二极管, 二极管导通, D2’=1,D0’=D1’=D3’=0 D3D2D1D0=0100
表 3 图 5ROM 中的数据表
地址 数据
A
1
A
0
D
3
D
2
D
1
D
0
0 0 0 1 0 1
0 1 1 0 1 1
1 0 0 1 0 0
1 1 1 1 1 0
2010-5-21 作者：清华大学电子工程系 罗嵘 第 318页
图 6二极管 ROM的结点图
（阵列图）
A1
A0
W0 W1 W2 W3
D3
D2
D1
D0
D’3
D’2
D’1
D’0
EN
013012
011010
AAWAAW
AAWAAW
??
??
0101
133
010101
0232
0101
131
0101
100
AAAA
WWD
AAAAAA
WWWD
AAAA
WWD
AAAA
WWD
??
??
???
???
??
??
??
??
最小项
2010-5-21 作者：清华大学电子工程系 罗嵘 第 319页
图 7NMOS管存储矩阵
W0 W1 W2 W3
D3
D2
D1
D0
VDD
交叉点处接有 MOS管时相当于存 1,没有 MOS管时相
当于存 0。 交叉点的数目称为存储单元数, 用 4（ 字数 ）
× 4（ 位数 ） 表示 。
?固定 ROM电路结构简单, 集成度高
?组合逻辑电路
2010-5-21 作者：清华大学电子工程系 罗嵘 第 320页
?PROM,所有的存储单元均为 0或 1，可根据需要改写一次
存入数据（编程）的方法：熔断法,PN结击穿法
?EPROM,可根据需要改写多次，将存储器原有的信息抹去，
再写入新的信息，允许改写几百次
方法,利用雪崩击穿，采用特殊的雪崩注入 MOS管或叠栅注入 MOS管
擦除方式：紫外线照射
特点：擦除操作复杂，速度慢，正常工作时不能随意改写
?E2PROM,允许改写 100～ 10000次
方法,利用隧道效应，采用具有两个 栅极的特制 NMOS管和一个普通 NMOS
管
擦除方式：加电
特点：擦除操作简单，速度快，正常工作时最好不要随意改写
?Flash Memory:快闪存储器
方法,采用特殊的单管 叠栅 MOS管，写入用 雪崩注入,擦除 利用隧道效应
擦除方式：加电
特点：擦除操作简单，集成度高，容量大
2010-5-21 作者：清华大学电子工程系 罗嵘 第 321页
例 1用一个 ROM实现如下函数，并画出其结点图
CBCDAF
DCBAACDCABF
＋＋＝
＋＋＋＝
2
1
?将函数写成最小项之和的形式
151413121110987310
2
151413121110621
1
mmmmmmmmmmmm
DCBADCBACDBAB C DADCBADCBA
DCBACDBADCABDCABDABCA B C DF
mmmmmmmmm
DCBADCBADBCADCBA
CDBADCABDCABDABCA B C DF
???????????
????
?????
????????
＝
＋＋
＝
＝
＋＋＋＋
＋＋＋＋＝
?确定地址和输出
输入变量为 A,B,C,D,地址为 4位；函数 F1,F2,输出为 2个，
应选用 24× 2的 ROM
?ROM的应用
实现组合逻辑函数, 代码转换, 字符发生器, 数学函
数表, 实现时序电路中组合逻辑部分
ROM也可按 RAM的级联方式扩展
2010-5-21 作者：清华大学电子工程系 罗嵘 第 322页
?画结点图
D
C
W1 W2 W3
F1
F2D
’2
D’1
EN
W4 W7 W9 W1
0
W5W6 W8 W11W12 W1
4
W15W1
3
B
A
W0
思考题
用 ROM实现：当八个输入信号中仅有一个为 1时，输出才为 1
2010-5-21 作者：清华大学电子工程系 罗嵘 第 323页
例 2用一个 ROM实现二进制码到格雷码的转换
?确定地址和输出
输入变量为 B3,B2,B1,B0,地址为 4位；函数 R0、
R1,R2, R3,输出为 4个，应选用 24× 4的 ROM
表
1, 4
格雷码与二进制码关系对照表
二进制码 格雷码 十进制数
（最小项）
二进制码 格雷码十进制数
（最小项）
B 3 B 2 B 1 B 0 R 3 R 2 R 1 R 0 B 3 B 2 B 1 B 0 R 3 R 2 R 1 R 0
0 0000 0000 8 1000 1 10 0
1 0001 0001 9 1001 1 10 1
2 0010 00 1 1 10 1010 1111
3 00 1 1 0010 11 10 1 1 1 1 10
4 0100 01 10 12 1 10 0 1010
5 0101 01 1 1 13 1 10 1 10 1 1
6 01 10 0101 14 1 1 10 1001
7 01 1 1 0100 15 1111 1000
2010-5-21 作者：清华大学电子工程系 罗嵘 第 324页
?画结点图
B0
B1
W1 W2 W3
R1
R2
D’1
D’2
EN
W4 W7 W9 W1
0
W5W6 W8 W11W12 W1
4
W15W1
3
B2
B3
W0
R3
R0
D’3
D’4
