第 6章机械工业出版社同名教材配套电子教案第六章 数字逻辑基础
6.1 数字电路概述在时间上和数值上都是连续变化的信号，称为模拟信号。
在时间上和数值上都是离散（变化不连续）的信号，称为数字信号。
主要特点：
⑴ 内部晶体管主要工作在饱和导通或截止状态；
⑵ 只有二种状态：高电平和低电平，便于数据处理；
⑶ 抗干扰能力强。其原因是高低电平间容差较大，幅度较小的干扰不足以改变信号的有无状态；
⑷ 电路结构相对简单，功耗较低，便于集成；
⑸ 在计算机系统中得到广泛应用。
6.2 数制与编码
6.2.1 二进制数和十六进制数
⒈ 十进制数（ DeCimal Number）
有 10个数码，逢十进一。
10i-1,10i-2,…,101,100称为十进制数各数位的权。
例如,1234＝ 1× 103+2× 102+3× 101+4× 100
⒉ 二进制数（ Binary Number）
只有两个数码,0和 1；进位规则是“逢二进一”；尾缀用 B表示，一般不能省略。
2i-1,2i-2,…,21,20称为二进制数各数位的权。
例如，
10101011 B＝ 1× 27+0× 26+1× 25+0× 24+1× 23+0× 22+1× 21+1× 20＝ 171
二进制数优点：
① 只有两个数码 0和 1，可代表两种状态，用电路实现。
② 基本运算规则简单，操作方便。
缺点,数值较大时，位数过多，不便于书写和识别。
⒊ 十六进制数（ HexadeCimal Number）
有 16个数码,0,1,…,9,A,B,C,D,E,F。其中 A,B,C,D,E,F分别代表 10,11,12,13,14、
15。
进位规则是“逢十六进一”。
尾缀用 H表示，一般不能省略。
16i-1,16i-2,…,161,160称为十六进制数各位的权。
例如,AB H＝ 10× 161+11× 160＝ 160+11＝ 171
特点,与二进制数相比，大大缩小了位数，缩短了字长。
一个 4位二进制数只需要用 1位十六进制数表示，转换极其方便。
⒋ 不同进制数间相互转换
⑴ 二进制数、十六进制数转换为十进制数展开相加例如：
10101011 B＝ 1× 27+0× 26+1× 25+0× 24+1× 23+0× 22+1× 21+1× 20＝ 171
AB H＝ 10× 161+11× 160＝ 160+11＝ 171
⑵ 十进制整数转换为二进制数除 2取余法
【 例 6-1】 将十进制数 41转换为二进制数。余数低位高位 11220251210022002411120
解：
41＝ 101001B
⑶ 十进制整数转换为十六进制数除 16取余法
【 例 6-2】 将十进制数 8125转换为十六进制数。
解：
8125＝ 1FBDH
⑷ 二进制数与十六进制数相互转换按对应关系相互代换
⒌ 二进制数加减运算
⑴ 二进制数加法运算运算规则,① 0+0＝ 0
② 0+1＝ 1+0＝ 1
③ 1+1＝ 10，向高位进位 1
运算方法,相同权位对齐,从低到高逐位相加 。
【 例 6-5】 计算 10100101 B+11000011 B
解：
因此,10100101 B＋ 11000011 B＝ 101101000 B
⑵ 二进制数减法运算运算规则,① 0-0＝ 0
② 1-0＝ 1
③ 1-1＝ 0
④ 0-1＝ 1，向高位借位 1
运算方法,相同权位对齐，从低到高逐位相减。不够减时向高位借 1当 2。
【 例 6-6】 计算 10100101 B – 11000011 B
解：
因此,10100101 B – 11000011 B ＝ 11100010 B（借位 1）
⑶ 二进制数移位左移时，若低位移进位为 0，相当于该二进制数乘 2；
右移时，若高位移进位为 0，移出位作废，相当于该二进制数除以 2。
6.2,2 BCD码
BCD码也称为二 -十进制代码，其中 8421 BCD码最为常用。
8421 BCD码用 [N]8421BCD表示，常简化为 [N]BCD。
⒈ 编码方法每 4位以内按二进制进位； 4位与 4位之间按十进制进位。
4位二进制数 16种状态中,1010,1011,1100,1101、
1110和 1111六种状态舍去不用，且不允许出现，这 6种数码称为非法码或冗余码。
⒉ 转换关系
⑴ BCD码与十进制数相互转换只需把数符 0～ 9与 0000～ 1001对应互换。
⑵ BCD码与二进制数相互转换不能直接转换，需先转换为十进制数，然后再转换。
【 例 6-9】 将二进制数 01000011B转换为 8421 BCD码。
解,01000011 B＝ 67＝ [01100111]BCD
⑶ 注意事项：不能将 BCD码误认为二进制码例,[01100111]BCD与 01100111 B
二进制码 01100111 B=103，而 [01100111]BCD =67。
显然，两者是不一样的。
显然，两者是不一样的。
6,3 逻辑代数基础
6.3.1 基本逻辑运算
⒈ 与逻辑和与运算（ AND）
⑴ 逻辑关系只有当决定某种结果的条件全部满足时，这个结果才能产生。
⑵ 逻辑表达式
F＝ A·B＝ AB
⑶ 运算规则
① 0·0＝ 0
② 0·1＝ 1·0＝ 0
③ 1·1＝ 1
有 0出 0，全 1出 1。
⑷ 逻辑电路符号
⒉ 或逻辑和或运算（ OR）
⑴ 逻辑关系决定某种结果的条件中，只需其中一个条件满足，这个结果就能产生。
⑵ 逻辑表达式
F＝ A+B
⑶ 运算规则
① 0+0＝ 0
② 0+1＝ 1+0＝ 1
③ 1+1＝ 1
有 1出 1，全 0出 0。
⑷ 逻辑电路符号
⒊ 非逻辑和非运算
⑴ 逻辑关系即条件和结果总是相反。
⑵ 逻辑表达式
⑶ 运算规则
① A＝ 0,F＝ 1
② A＝ 1,F＝ 0
⑷ 逻辑电路符号
⒋ 复合逻辑运算多种逻辑运算组合在一起时，其运算次序应按如下规则进行：
① 有括号时，先括号内，后括号外；
② 有非号时应先进行非运算；
③ 同时有逻辑与和逻辑或时，应先进行与运算。
6.3.2 逻辑代数
⒈ 逻辑代数的基本定律
⒉ 逻辑代数三项规则
⑴ 代入规则任一逻辑等式,若将等式两边同一变量代之以一个逻辑函数,则等式仍然成立 。
⑵ 反演规则若将原函数 F中的原变量变为反变量,反变量变为原变量,
,·”变为,＋,,,＋,变为,·”,,1”变为,0”,,0”
变为,1”,则得到的新函数为原函数的反函数 。
⑶ 对偶规则若将逻辑函数中的,·”变为,＋,,,＋,变为,·”,,1”
变为,0”,,0”变为,1”,则得到的新函数与原来的函数成对偶关系 。
⒊ 逻辑代数常用公式如果二个乘积项,其中一个乘积项的部分因子恰是另一个乘积项的补,则该乘积项中的这部分因子是多余的 。
如果二个乘积项中的部分因子互补,其余部分相同,则可合并为公有因子 。
如果两个乘积项中的部分因子互补 （ 例如 A和 ）,而这两个乘积项中的其余因子 （ 例如 B和 C） 都是第三乘积项中的因子,则这个第三乘积项是多余的 （ 例如 BC） 。
6,4 逻辑函数
6.4.1 逻辑函数及其表示方法
⒈ 逻辑函数定义输入输出变量为逻辑变量的函数称为逻辑函数 。
F＝ f（ A,B,C,… ）
⒉ 逻辑函数的表示方法
⑴ 真值表真值表是将输入逻辑变量各种可能的取值和相应的函数值排列在一起而组成的表格。
n个逻辑变量可列出 2n种状态，按 0→ （ 2n-1）排列，既不能遗漏，又不能重复。
例：三人多数表决逻辑 。 设三人为 A,B,C,同意为 1，
不同意为 0；表决为 Y,有 2人或 2人以上同意,表决通过,
通过为 1,否决为 0。
⑵ 逻辑表达式用各逻辑变量相互间与,或,非逻辑运算组合表示的逻辑函数 。
如上述三人多数表决通过的逻辑表达式为：
上式表示,A,B,C三人在投票值为 011,101,110,111
时表决通过,即 Y＝ 1。
书写方法,把真值表中逻辑值为 1的所有项相加 （ 逻辑或 ） ；
每一项中,A,B,C的关系为,与,,变量值为 1时取原码,
变量值为 0时取反码 。
最小项,所有输入变量的组合称为最小项最小项特点：
① 每项都包括了所有输入逻辑变量；
② 每个逻辑变量均以原变量或反变量形式出现一次。
最小项表达式,F（ A,B,C,… ）＝ ∑mi
将最小项按序编号，并使其编号值与变量组合值对应一致，
记作 mi。如上述三人多数表决逻辑表达式中出现的最小项为 m3,m5,m6和 m7 。最小项表达式为：
Y＝ F（ A,B,C,… ）＝ ∑m（ 3,5,6,7） = m3+ m5+
m6+ m7
⑶ 逻辑电路图用规定的逻辑电路符号连接组成的电路图。
例：图 6-8为三人多数表决逻辑电路图。
⑷ 卡诺图卡诺图是按一定规则画出的方格图，是真值表的另一种形式，主要用于化简逻辑函数。
⑸ 波形图波形图是逻辑函数输入变量每一种可能出现的取值与对应的输出值按时间顺序依次排列的图形，也称为时序图。
例：图 6-9为三人多数表决逻辑函数波形图。
⒊ 逻辑函数相等概念若两个逻辑函数具有相同的真值表，则该两个逻辑函数相等。
若两个逻辑函数具有相同的真值表，则该两个逻辑函数相等。
6.4.2 公式法化简逻辑函数
⒈ 并项法利用 AB＋ ＝ A,消去一个互补的变量。
⒉ 吸收法利用 A＋ AB＝ A,吸收多余的乘积项。
说明：若多个乘积项中有一个单独变量，那末其余含有该变量原变量的乘积项都可以被吸收。
⒊ 消去法利用 A＋ ＝ A＋ B,消去多余因子。
说明：若多个乘积项中有一个是单独变量，且其余乘积项中含有该变量的反变量因子，则该反变量因子可以消去。
⒋ 配项法
6.4.3 卡诺图化简逻辑函数
⒈ 卡诺图根据真值表按相邻原则排列而成的方格图。
特点：
⑴ n变量卡诺图有 2n个方格，每个方格对应一个最小项；
⑵ 相邻两个方格所代表的最小项只有一个变量不同；
3变量和 4变量卡诺图：
⒉ 合并卡诺圈
⑴ 3变量卡诺圈合并
⑵ 4变量卡诺圈合并
⒊ 卡诺图化简逻辑函数化简规则：
① 卡诺圈内的 1方格应尽可能多，卡诺圈越大，消去的乘积项数越多。但卡诺圈内的 1方格个数必须为 2n个，即 2、
4,8,16等，不能是其他数字。
② 卡诺圈的个数应尽可能少，卡诺圈数即与或表达式中的乘积项数。
③ 每个卡诺圈中至少有一个 1方格不属于其它卡诺圈。
④ 不能遗漏任何一个 1方格。若某个 1方格不能与其它 1方格合并，可单独作为一个卡诺圈；
⑶ 根据化简后的卡诺图写出与或逻辑表达式
【 例 6-20】 化简,F（ ABCD）＝ ∑m（ 0,1,3,5,6，
9,11,12,13,15），写出其最简与或表达式。
解：⑴ 画出卡诺图，如图 6-14a所示；
⑵ 化简卡诺图
6,5 集成门电路
6.5.1 TTL集成门电路
TTL是三极管 -三极管逻辑（ Transistor-Transistor Logic）
集成门电路，是双极型器件组成的门电路。
TTL门电路总体可分为 54系列和 74系列：
54系列为满足军用要求设计，工作温度范围 -50° C～ +125° C；
74系列为满足民用要求设计，工作温度范围 0° C～ +70° C。
每一大系列中又可分为以下几个子系列：
⑴ 74系列（基本型）
⑵ 74L系列（低功耗）
⑶ 74H系列（高速）
⑷ 74S系列（肖特基）
⑸ 74LS系列（低功耗肖特基）
⑹ 74AS系列（先进高速肖特基）
⑺ 74ALS系列（先进低功耗肖特基）
⒈ 电路组成和工作原理由三部分组成,输入级、中间级和输出级。
⒉ 外部特性和主要参数
⑴ 电压传输特性指空载时，输出电压与输入电压间的函数关系。
当 uI >UTH时,uO＝ UOL；
当 uI <UTH时,uO＝ UOH。
74LS系列门电路：阈值电压,UTH≈1V；
输出高电平,UOH≈3.4V；
输出低电平,UOL≈0.35V。
⑶ 输入特性
74LS系列门电路：输入低电平最大值,UILmax＝ 0.8V；
输入高电平最小值 UIHmin＝ 2V；
关门电阻,ROFF ≈4.2kΩ；
开门电阻,RON ≈6.3kΩ。
⑷ 噪声容限高电平噪声容限 UNH＝ UOHmin-UIHmin
低电平噪声容限 UNL＝ UILmax-UOLmax
74LS系列门电路,UNH＝ 0.7V；
UNL＝ 0.3V。
⑸ 静态动耗 PD
维持高低电平不变时的最大功耗。
74LS系列门电路,PD<2mW。
⑹ 传输延迟时间 tpd
74LS系列门电路,tpd<10ns。
⒊ 集电极开路门（ OC门）
符号：
主要作用：⑴ 实现“线与”功能；
⑵ 实现电平转换；
⑶ 用作驱动电路
⒋ 三态门（ TSL门）
输出状态除高、低电平外，还有第三种状态：高阻态（或称禁止态）。
符号,▽
输出控制端 EN有效时，门电路允许输出； EN无效时，门电路呈高阻态。
主要用于总线分时传送电路信号。
6.5.2 CMOS集成门电路
CMOS器件属单极型器件，主要特点是输入阻抗高。
⒈ CMOS反相器及其特点
CMOS电路,由一个 N沟道增强型 MOS管和一个 P沟道增强型 MOS管互补组成。
主要特点：
⑴ 输入电阻高：可达 1015Ω
⑵ 电压传输特性好：接近于理想开关；
⑶ 静态功耗低：小于 1μW；
⑷ 抗干扰能力强,UTH≈VDD／ 2；
⑸ 扇出系数大；
⑹ 电源电压范围大,3～ 18V。
⒉ CMOS集成门电路有多种不同系列,CMOS 4000系列和 74HC系列。
74HC系列与 74系列引脚兼容，但电平不兼容；
74HCT系列与 74系列引脚、电平均兼容。
注意事项：输入端不应悬空
⒊ TTL门电路与 CMOS门电路的连接连接原则：
驱动门 负载门
UOHmin ≥ UIHmin
UOLmax ≤ UILmax
IOHmax ≥ nIIHmax
IOLmax ≥ nIILmax
结论：
⑴ 74HCT系列门电路与 74LS系列门电路可直接相互连接。
⑵ 74HC系列门电路可以驱动 74LS系列门电路。
⑶ CMOS 4000系列门电路可以驱动一个（不能多个）
74LS系列负载门电路。
⑷ 74LS系列门电路不能直接驱动 CMOS 4000系列和
74HC系列门电路。
6.5.2 常用集成门电路
VCC为上排最左引脚（引脚编号最大）,Gnd为下排最右引脚（引脚编号为最大编号的一半）。
⒈ 与门和与非门
⒉ 或门和或非门
⒊ 与或非门
⒋ 异或门和同或门
⒌ 反相器
6.1 数字电路概述在时间上和数值上都是连续变化的信号，称为模拟信号。
在时间上和数值上都是离散（变化不连续）的信号，称为数字信号。
主要特点：
⑴ 内部晶体管主要工作在饱和导通或截止状态；
⑵ 只有二种状态：高电平和低电平，便于数据处理；
⑶ 抗干扰能力强。其原因是高低电平间容差较大，幅度较小的干扰不足以改变信号的有无状态；
⑷ 电路结构相对简单，功耗较低，便于集成；
⑸ 在计算机系统中得到广泛应用。
6.2 数制与编码
6.2.1 二进制数和十六进制数
⒈ 十进制数（ DeCimal Number）
有 10个数码，逢十进一。
10i-1,10i-2,…,101,100称为十进制数各数位的权。
例如,1234＝ 1× 103+2× 102+3× 101+4× 100
⒉ 二进制数（ Binary Number）
只有两个数码,0和 1；进位规则是“逢二进一”；尾缀用 B表示，一般不能省略。
2i-1,2i-2,…,21,20称为二进制数各数位的权。
例如，
10101011 B＝ 1× 27+0× 26+1× 25+0× 24+1× 23+0× 22+1× 21+1× 20＝ 171
二进制数优点：
① 只有两个数码 0和 1，可代表两种状态，用电路实现。
② 基本运算规则简单，操作方便。
缺点,数值较大时，位数过多，不便于书写和识别。
⒊ 十六进制数（ HexadeCimal Number）
有 16个数码,0,1,…,9,A,B,C,D,E,F。其中 A,B,C,D,E,F分别代表 10,11,12,13,14、
15。
进位规则是“逢十六进一”。
尾缀用 H表示，一般不能省略。
16i-1,16i-2,…,161,160称为十六进制数各位的权。
例如,AB H＝ 10× 161+11× 160＝ 160+11＝ 171
特点,与二进制数相比，大大缩小了位数，缩短了字长。
一个 4位二进制数只需要用 1位十六进制数表示，转换极其方便。
⒋ 不同进制数间相互转换
⑴ 二进制数、十六进制数转换为十进制数展开相加例如：
10101011 B＝ 1× 27+0× 26+1× 25+0× 24+1× 23+0× 22+1× 21+1× 20＝ 171
AB H＝ 10× 161+11× 160＝ 160+11＝ 171
⑵ 十进制整数转换为二进制数除 2取余法
【 例 6-1】 将十进制数 41转换为二进制数。余数低位高位 11220251210022002411120
解：
41＝ 101001B
⑶ 十进制整数转换为十六进制数除 16取余法
【 例 6-2】 将十进制数 8125转换为十六进制数。
解：
8125＝ 1FBDH
⑷ 二进制数与十六进制数相互转换按对应关系相互代换
⒌ 二进制数加减运算
⑴ 二进制数加法运算运算规则,① 0+0＝ 0
② 0+1＝ 1+0＝ 1
③ 1+1＝ 10，向高位进位 1
运算方法,相同权位对齐,从低到高逐位相加 。
【 例 6-5】 计算 10100101 B+11000011 B
解：
因此,10100101 B＋ 11000011 B＝ 101101000 B
⑵ 二进制数减法运算运算规则,① 0-0＝ 0
② 1-0＝ 1
③ 1-1＝ 0
④ 0-1＝ 1，向高位借位 1
运算方法,相同权位对齐，从低到高逐位相减。不够减时向高位借 1当 2。
【 例 6-6】 计算 10100101 B – 11000011 B
解：
因此,10100101 B – 11000011 B ＝ 11100010 B（借位 1）
⑶ 二进制数移位左移时，若低位移进位为 0，相当于该二进制数乘 2；
右移时，若高位移进位为 0，移出位作废，相当于该二进制数除以 2。
6.2,2 BCD码
BCD码也称为二 -十进制代码，其中 8421 BCD码最为常用。
8421 BCD码用 [N]8421BCD表示，常简化为 [N]BCD。
⒈ 编码方法每 4位以内按二进制进位； 4位与 4位之间按十进制进位。
4位二进制数 16种状态中,1010,1011,1100,1101、
1110和 1111六种状态舍去不用，且不允许出现，这 6种数码称为非法码或冗余码。
⒉ 转换关系
⑴ BCD码与十进制数相互转换只需把数符 0～ 9与 0000～ 1001对应互换。
⑵ BCD码与二进制数相互转换不能直接转换，需先转换为十进制数，然后再转换。
【 例 6-9】 将二进制数 01000011B转换为 8421 BCD码。
解,01000011 B＝ 67＝ [01100111]BCD
⑶ 注意事项：不能将 BCD码误认为二进制码例,[01100111]BCD与 01100111 B
二进制码 01100111 B=103，而 [01100111]BCD =67。
显然，两者是不一样的。
显然，两者是不一样的。
6,3 逻辑代数基础
6.3.1 基本逻辑运算
⒈ 与逻辑和与运算（ AND）
⑴ 逻辑关系只有当决定某种结果的条件全部满足时，这个结果才能产生。
⑵ 逻辑表达式
F＝ A·B＝ AB
⑶ 运算规则
① 0·0＝ 0
② 0·1＝ 1·0＝ 0
③ 1·1＝ 1
有 0出 0，全 1出 1。
⑷ 逻辑电路符号
⒉ 或逻辑和或运算（ OR）
⑴ 逻辑关系决定某种结果的条件中，只需其中一个条件满足，这个结果就能产生。
⑵ 逻辑表达式
F＝ A+B
⑶ 运算规则
① 0+0＝ 0
② 0+1＝ 1+0＝ 1
③ 1+1＝ 1
有 1出 1，全 0出 0。
⑷ 逻辑电路符号
⒊ 非逻辑和非运算
⑴ 逻辑关系即条件和结果总是相反。
⑵ 逻辑表达式
⑶ 运算规则
① A＝ 0,F＝ 1
② A＝ 1,F＝ 0
⑷ 逻辑电路符号
⒋ 复合逻辑运算多种逻辑运算组合在一起时，其运算次序应按如下规则进行：
① 有括号时，先括号内，后括号外；
② 有非号时应先进行非运算；
③ 同时有逻辑与和逻辑或时，应先进行与运算。
6.3.2 逻辑代数
⒈ 逻辑代数的基本定律
⒉ 逻辑代数三项规则
⑴ 代入规则任一逻辑等式,若将等式两边同一变量代之以一个逻辑函数,则等式仍然成立 。
⑵ 反演规则若将原函数 F中的原变量变为反变量,反变量变为原变量,
,·”变为,＋,,,＋,变为,·”,,1”变为,0”,,0”
变为,1”,则得到的新函数为原函数的反函数 。
⑶ 对偶规则若将逻辑函数中的,·”变为,＋,,,＋,变为,·”,,1”
变为,0”,,0”变为,1”,则得到的新函数与原来的函数成对偶关系 。
⒊ 逻辑代数常用公式如果二个乘积项,其中一个乘积项的部分因子恰是另一个乘积项的补,则该乘积项中的这部分因子是多余的 。
如果二个乘积项中的部分因子互补,其余部分相同,则可合并为公有因子 。
如果两个乘积项中的部分因子互补 （ 例如 A和 ）,而这两个乘积项中的其余因子 （ 例如 B和 C） 都是第三乘积项中的因子,则这个第三乘积项是多余的 （ 例如 BC） 。
6,4 逻辑函数
6.4.1 逻辑函数及其表示方法
⒈ 逻辑函数定义输入输出变量为逻辑变量的函数称为逻辑函数 。
F＝ f（ A,B,C,… ）
⒉ 逻辑函数的表示方法
⑴ 真值表真值表是将输入逻辑变量各种可能的取值和相应的函数值排列在一起而组成的表格。
n个逻辑变量可列出 2n种状态，按 0→ （ 2n-1）排列，既不能遗漏，又不能重复。
例：三人多数表决逻辑 。 设三人为 A,B,C,同意为 1，
不同意为 0；表决为 Y,有 2人或 2人以上同意,表决通过,
通过为 1,否决为 0。
⑵ 逻辑表达式用各逻辑变量相互间与,或,非逻辑运算组合表示的逻辑函数 。
如上述三人多数表决通过的逻辑表达式为：
上式表示,A,B,C三人在投票值为 011,101,110,111
时表决通过,即 Y＝ 1。
书写方法,把真值表中逻辑值为 1的所有项相加 （ 逻辑或 ） ；
每一项中,A,B,C的关系为,与,,变量值为 1时取原码,
变量值为 0时取反码 。
最小项,所有输入变量的组合称为最小项最小项特点：
① 每项都包括了所有输入逻辑变量；
② 每个逻辑变量均以原变量或反变量形式出现一次。
最小项表达式,F（ A,B,C,… ）＝ ∑mi
将最小项按序编号，并使其编号值与变量组合值对应一致，
记作 mi。如上述三人多数表决逻辑表达式中出现的最小项为 m3,m5,m6和 m7 。最小项表达式为：
Y＝ F（ A,B,C,… ）＝ ∑m（ 3,5,6,7） = m3+ m5+
m6+ m7
⑶ 逻辑电路图用规定的逻辑电路符号连接组成的电路图。
例：图 6-8为三人多数表决逻辑电路图。
⑷ 卡诺图卡诺图是按一定规则画出的方格图，是真值表的另一种形式，主要用于化简逻辑函数。
⑸ 波形图波形图是逻辑函数输入变量每一种可能出现的取值与对应的输出值按时间顺序依次排列的图形，也称为时序图。
例：图 6-9为三人多数表决逻辑函数波形图。
⒊ 逻辑函数相等概念若两个逻辑函数具有相同的真值表，则该两个逻辑函数相等。
若两个逻辑函数具有相同的真值表，则该两个逻辑函数相等。
6.4.2 公式法化简逻辑函数
⒈ 并项法利用 AB＋ ＝ A,消去一个互补的变量。
⒉ 吸收法利用 A＋ AB＝ A,吸收多余的乘积项。
说明：若多个乘积项中有一个单独变量，那末其余含有该变量原变量的乘积项都可以被吸收。
⒊ 消去法利用 A＋ ＝ A＋ B,消去多余因子。
说明：若多个乘积项中有一个是单独变量，且其余乘积项中含有该变量的反变量因子，则该反变量因子可以消去。
⒋ 配项法
6.4.3 卡诺图化简逻辑函数
⒈ 卡诺图根据真值表按相邻原则排列而成的方格图。
特点：
⑴ n变量卡诺图有 2n个方格，每个方格对应一个最小项；
⑵ 相邻两个方格所代表的最小项只有一个变量不同；
3变量和 4变量卡诺图：
⒉ 合并卡诺圈
⑴ 3变量卡诺圈合并
⑵ 4变量卡诺圈合并
⒊ 卡诺图化简逻辑函数化简规则：
① 卡诺圈内的 1方格应尽可能多，卡诺圈越大，消去的乘积项数越多。但卡诺圈内的 1方格个数必须为 2n个，即 2、
4,8,16等，不能是其他数字。
② 卡诺圈的个数应尽可能少，卡诺圈数即与或表达式中的乘积项数。
③ 每个卡诺圈中至少有一个 1方格不属于其它卡诺圈。
④ 不能遗漏任何一个 1方格。若某个 1方格不能与其它 1方格合并，可单独作为一个卡诺圈；
⑶ 根据化简后的卡诺图写出与或逻辑表达式
【 例 6-20】 化简,F（ ABCD）＝ ∑m（ 0,1,3,5,6，
9,11,12,13,15），写出其最简与或表达式。
解：⑴ 画出卡诺图，如图 6-14a所示；
⑵ 化简卡诺图
6,5 集成门电路
6.5.1 TTL集成门电路
TTL是三极管 -三极管逻辑（ Transistor-Transistor Logic）
集成门电路，是双极型器件组成的门电路。
TTL门电路总体可分为 54系列和 74系列：
54系列为满足军用要求设计，工作温度范围 -50° C～ +125° C；
74系列为满足民用要求设计，工作温度范围 0° C～ +70° C。
每一大系列中又可分为以下几个子系列：
⑴ 74系列（基本型）
⑵ 74L系列（低功耗）
⑶ 74H系列（高速）
⑷ 74S系列（肖特基）
⑸ 74LS系列（低功耗肖特基）
⑹ 74AS系列（先进高速肖特基）
⑺ 74ALS系列（先进低功耗肖特基）
⒈ 电路组成和工作原理由三部分组成,输入级、中间级和输出级。
⒉ 外部特性和主要参数
⑴ 电压传输特性指空载时，输出电压与输入电压间的函数关系。
当 uI >UTH时,uO＝ UOL；
当 uI <UTH时,uO＝ UOH。
74LS系列门电路：阈值电压,UTH≈1V；
输出高电平,UOH≈3.4V；
输出低电平,UOL≈0.35V。
⑶ 输入特性
74LS系列门电路：输入低电平最大值,UILmax＝ 0.8V；
输入高电平最小值 UIHmin＝ 2V；
关门电阻,ROFF ≈4.2kΩ；
开门电阻,RON ≈6.3kΩ。
⑷ 噪声容限高电平噪声容限 UNH＝ UOHmin-UIHmin
低电平噪声容限 UNL＝ UILmax-UOLmax
74LS系列门电路,UNH＝ 0.7V；
UNL＝ 0.3V。
⑸ 静态动耗 PD
维持高低电平不变时的最大功耗。
74LS系列门电路,PD<2mW。
⑹ 传输延迟时间 tpd
74LS系列门电路,tpd<10ns。
⒊ 集电极开路门（ OC门）
符号：
主要作用：⑴ 实现“线与”功能；
⑵ 实现电平转换；
⑶ 用作驱动电路
⒋ 三态门（ TSL门）
输出状态除高、低电平外，还有第三种状态：高阻态（或称禁止态）。
符号,▽
输出控制端 EN有效时，门电路允许输出； EN无效时，门电路呈高阻态。
主要用于总线分时传送电路信号。
6.5.2 CMOS集成门电路
CMOS器件属单极型器件，主要特点是输入阻抗高。
⒈ CMOS反相器及其特点
CMOS电路,由一个 N沟道增强型 MOS管和一个 P沟道增强型 MOS管互补组成。
主要特点：
⑴ 输入电阻高：可达 1015Ω
⑵ 电压传输特性好：接近于理想开关；
⑶ 静态功耗低：小于 1μW；
⑷ 抗干扰能力强,UTH≈VDD／ 2；
⑸ 扇出系数大；
⑹ 电源电压范围大,3～ 18V。
⒉ CMOS集成门电路有多种不同系列,CMOS 4000系列和 74HC系列。
74HC系列与 74系列引脚兼容，但电平不兼容；
74HCT系列与 74系列引脚、电平均兼容。
注意事项：输入端不应悬空
⒊ TTL门电路与 CMOS门电路的连接连接原则：
驱动门 负载门
UOHmin ≥ UIHmin
UOLmax ≤ UILmax
IOHmax ≥ nIIHmax
IOLmax ≥ nIILmax
结论：
⑴ 74HCT系列门电路与 74LS系列门电路可直接相互连接。
⑵ 74HC系列门电路可以驱动 74LS系列门电路。
⑶ CMOS 4000系列门电路可以驱动一个（不能多个）
74LS系列负载门电路。
⑷ 74LS系列门电路不能直接驱动 CMOS 4000系列和
74HC系列门电路。
6.5.2 常用集成门电路
VCC为上排最左引脚（引脚编号最大）,Gnd为下排最右引脚（引脚编号为最大编号的一半）。
⒈ 与门和与非门
⒉ 或门和或非门
⒊ 与或非门
⒋ 异或门和同或门
⒌ 反相器
