第七章 半导体存储器
§ 7-1 概述
§ 7-2 只读存储器 ROM
§ 7-3 随机存储器 RAM
§ 7-4 存储器容量的扩展
§ 7-5 用存储器实现组合逻辑函数
§ 7-1 概述随机存储器（ Random Access Memory RAM）
半导体存储器能存储大量二值信息，是数字系统不可缺少的部分
1、衡量指标存储速度只读存储器（ Read-Only Memory ROM）
存储量
2、种类
ROM
掩模 ROM
可编程 ROM,PROM
可擦除可编程 ROM,EPROM
RAM
静态 RAM,SRAM
动态 RAM,DRAM
由制造工艺分：
双极型
MOS型
§ 7-2 只读存储器 ROM
§ 7-2-1 掩模只读存储器 ROM
根据用户要求专门设计的掩模板把数据：,固化,在 ROM
中电路结构地址输入存储矩阵地址译码器输出缓冲器数据输出地址译码器：将输出的地址代码翻译成相应的控制信号，把指定单元选出，其数据送输出缓冲器输出缓冲器
提高存储器带负载的能力
实现输出状态三态控制，与系统总线连接例 1 2位地址输入,4位地址输出，二极管存储器
A1A0：两位地址代码，能指定四个不同地址地址译码器：将四个地址译成
W0?W3四个高电平输出信号
A1 A0 W0 W1 W2 W3
0 0
0 1 0 01
1 0 0 10
1 1 0 0 1
00 01
0
0
0
D3 D2 D1 D0
1 10
0 01
1 1 0
11 00
1
0
1
存储矩阵：二极管编码器
W0=1 EN=0
W1=1 EN=0
W2=1 EN=0
W3=1 EN=0
输出缓冲器：提高带负载能力数据表为：
D3 D2 D1 D0
1 10
0 01
1 1 0
11 00
1
0
1
A1 A0
0 0
0 1
1 0
1 1
位线地址线字线例 2 MOS管 ROM
数据表为：
D3 D2 D1D0
1 10
0 01
1 1 0
11 00
1
0
1
W0=1
W1=1
W2=1
W3=1
D3’D2’ D1’D0’
0 01
1 10
0 0 1
00 11
0
1
0
§ 7-2-2 PROM
没使用前，全部数据为 1
要存入 0：
找到要输入 0的单元地址，输入地址代码，使相应字线输出高电平
在相应位线上加高电压脉冲，使 DZ导通，大电流使熔断丝熔断肖特基势垒稳压二极管快速熔断丝
§ 7-2-3 EPROM
一,雪崩注入 MOS管（ FAMOS）构成的 EFROM
FAMOS结构图 注入：
在漏极和源极间加高反压，漏极与衬底间的 PN
结击穿，其耗尽层的电子在强磁场中高速射出，
一部分被浮置栅浮获，此部分负电荷在 DS间负电压去除后无放电回路，得以保存。
擦除：
用紫外线或 X射线照射 FAMOS管，使 SiO2层中产生电子空穴对，为浮置栅的负电荷提供放电通道。
FAMOS构成的存储单元二、叠栅 MOS管（ SIMOS）构成的 EPROM
SIMOS结构图 N沟道增强型 MOS管在控制栅 Ge上加正常高电平时，能在漏 -源间构成导电通道，使 SIMOS导通电荷注入后，需要在 Ge上加更高压才能形成导电沟道 —— VTH提高在漏 -源间加高电压，使雪崩击穿，同时在 Ge上加高压正脉冲，则在栅极电场作用下，一部分穿过 SiO2到达浮置栅，形成注入电荷。
VGS
iD
VTH
注入电荷前注入电荷后用 SIMOS构成的 EPROM
256× 1位的 EPROM，排成 16× 16的矩阵读出时：
将地址低四位加到列地址译码器上,Bi=1，
选中一列。
将地址高四位加到行地址译码器上,Wi=1，选中一行；
EN＝ 0时，此位数据传到 D（已注入电荷的 SIMOS不通，为 1；未注入电荷的 SIMOS通，为 0。
其它 PROM
E2PROM
快闪存储器
§ 7-3 随机存储器 RAM
§ 7-3-1 静态随机存储器 RAM
电路结构地址输入存储矩阵行地址译码读写控制
I/O
地址译码器：行地址译码选出一行，列地址译码选出一列（或几列）
列地址译码地址输入
CS R/W
CS＝ 0 片选有效，可进行读写
R/w＝ 1 执行读操作
R/w＝ 0 执行写操作
2114RAM（ 1024× 4位）
§ 7-4 存储器容量的扩展
§ 7-4-1 位扩展方式
8片 1024× 1位的 RAM，构成 1024× 8位的 RAM
§ 7-4-2 字扩展方式
4片 256× 8位的 RAM，构成 1024× 8位的 RAM
A9 A8
0 0 Y0=0
A7A6A5A4A3A2A1A0
000000000……
11111111
CS=0 字线
0?255
0 1 Y1=0 ……
000000000
11111111 256?511
1 0 Y2=0 000000000……11111111 512?767
1 1 Y3=0 000000000……
11111111
768?1023
§ 7-5 用存储器实现组合逻辑函数例 7.5.1 用 ROM设计八段字符译码器，以输入地址 A3A2A1A0为
DCBA，以输出数据 D0D1…… D7作为 a,b,……,g,h
解,将原函数化成最小项之和形式：
例 7.5.2 用 ROM产生组合逻辑函数：
Y1=ABC+ABC
Y2=ABCD+BCD+ABCD
Y3=ABCD+ABCD
Y4=ABCD+ABCD
Y1=m2+m3+m6+m7
Y2=m6+m7+m10+m14
Y3=m4+m14
Y4=m2+m15
列出数据表：
实现图：
§ 7-1 概述
§ 7-2 只读存储器 ROM
§ 7-3 随机存储器 RAM
§ 7-4 存储器容量的扩展
§ 7-5 用存储器实现组合逻辑函数
§ 7-1 概述随机存储器（ Random Access Memory RAM）
半导体存储器能存储大量二值信息，是数字系统不可缺少的部分
1、衡量指标存储速度只读存储器（ Read-Only Memory ROM）
存储量
2、种类
ROM
掩模 ROM
可编程 ROM,PROM
可擦除可编程 ROM,EPROM
RAM
静态 RAM,SRAM
动态 RAM,DRAM
由制造工艺分：
双极型
MOS型
§ 7-2 只读存储器 ROM
§ 7-2-1 掩模只读存储器 ROM
根据用户要求专门设计的掩模板把数据：,固化,在 ROM
中电路结构地址输入存储矩阵地址译码器输出缓冲器数据输出地址译码器：将输出的地址代码翻译成相应的控制信号，把指定单元选出，其数据送输出缓冲器输出缓冲器
提高存储器带负载的能力
实现输出状态三态控制，与系统总线连接例 1 2位地址输入,4位地址输出，二极管存储器
A1A0：两位地址代码，能指定四个不同地址地址译码器：将四个地址译成
W0?W3四个高电平输出信号
A1 A0 W0 W1 W2 W3
0 0
0 1 0 01
1 0 0 10
1 1 0 0 1
00 01
0
0
0
D3 D2 D1 D0
1 10
0 01
1 1 0
11 00
1
0
1
存储矩阵：二极管编码器
W0=1 EN=0
W1=1 EN=0
W2=1 EN=0
W3=1 EN=0
输出缓冲器：提高带负载能力数据表为：
D3 D2 D1 D0
1 10
0 01
1 1 0
11 00
1
0
1
A1 A0
0 0
0 1
1 0
1 1
位线地址线字线例 2 MOS管 ROM
数据表为：
D3 D2 D1D0
1 10
0 01
1 1 0
11 00
1
0
1
W0=1
W1=1
W2=1
W3=1
D3’D2’ D1’D0’
0 01
1 10
0 0 1
00 11
0
1
0
§ 7-2-2 PROM
没使用前，全部数据为 1
要存入 0：
找到要输入 0的单元地址，输入地址代码，使相应字线输出高电平
在相应位线上加高电压脉冲，使 DZ导通，大电流使熔断丝熔断肖特基势垒稳压二极管快速熔断丝
§ 7-2-3 EPROM
一,雪崩注入 MOS管（ FAMOS）构成的 EFROM
FAMOS结构图 注入：
在漏极和源极间加高反压，漏极与衬底间的 PN
结击穿，其耗尽层的电子在强磁场中高速射出，
一部分被浮置栅浮获，此部分负电荷在 DS间负电压去除后无放电回路，得以保存。
擦除：
用紫外线或 X射线照射 FAMOS管，使 SiO2层中产生电子空穴对，为浮置栅的负电荷提供放电通道。
FAMOS构成的存储单元二、叠栅 MOS管（ SIMOS）构成的 EPROM
SIMOS结构图 N沟道增强型 MOS管在控制栅 Ge上加正常高电平时，能在漏 -源间构成导电通道，使 SIMOS导通电荷注入后，需要在 Ge上加更高压才能形成导电沟道 —— VTH提高在漏 -源间加高电压，使雪崩击穿，同时在 Ge上加高压正脉冲，则在栅极电场作用下，一部分穿过 SiO2到达浮置栅，形成注入电荷。
VGS
iD
VTH
注入电荷前注入电荷后用 SIMOS构成的 EPROM
256× 1位的 EPROM，排成 16× 16的矩阵读出时：
将地址低四位加到列地址译码器上,Bi=1，
选中一列。
将地址高四位加到行地址译码器上,Wi=1，选中一行；
EN＝ 0时，此位数据传到 D（已注入电荷的 SIMOS不通，为 1；未注入电荷的 SIMOS通，为 0。
其它 PROM
E2PROM
快闪存储器
§ 7-3 随机存储器 RAM
§ 7-3-1 静态随机存储器 RAM
电路结构地址输入存储矩阵行地址译码读写控制
I/O
地址译码器：行地址译码选出一行，列地址译码选出一列（或几列）
列地址译码地址输入
CS R/W
CS＝ 0 片选有效，可进行读写
R/w＝ 1 执行读操作
R/w＝ 0 执行写操作
2114RAM（ 1024× 4位）
§ 7-4 存储器容量的扩展
§ 7-4-1 位扩展方式
8片 1024× 1位的 RAM，构成 1024× 8位的 RAM
§ 7-4-2 字扩展方式
4片 256× 8位的 RAM，构成 1024× 8位的 RAM
A9 A8
0 0 Y0=0
A7A6A5A4A3A2A1A0
000000000……
11111111
CS=0 字线
0?255
0 1 Y1=0 ……
000000000
11111111 256?511
1 0 Y2=0 000000000……11111111 512?767
1 1 Y3=0 000000000……
11111111
768?1023
§ 7-5 用存储器实现组合逻辑函数例 7.5.1 用 ROM设计八段字符译码器，以输入地址 A3A2A1A0为
DCBA，以输出数据 D0D1…… D7作为 a,b,……,g,h
解,将原函数化成最小项之和形式：
例 7.5.2 用 ROM产生组合逻辑函数：
Y1=ABC+ABC
Y2=ABCD+BCD+ABCD
Y3=ABCD+ABCD
Y4=ABCD+ABCD
Y1=m2+m3+m6+m7
Y2=m6+m7+m10+m14
Y3=m4+m14
Y4=m2+m15
列出数据表：
实现图：
