数字逻辑电路李中发 制作中国水利水电出版社第 7章 时序逻辑电路学习要点
了解时序逻辑电路的特点与分类 。
掌握时序逻辑电路的分析方法,能熟练分析计数器等常用时序逻辑电路 。
了解时序逻辑电路的设计方法,能设计简单的时序逻辑电路 。
第 7章 时序逻辑电路
7.2 时序逻辑电路的分析
7.3 时序逻辑电路的设计退出
7.1 时序逻辑电路的特点与分类
7.1 时序逻辑电路的特点与分类
7.1.1 时序逻辑电路的特点组合电路存储电路
X
1
X
p
Y
1
Y
m
Q
1
Q
t
W
1
W
r
…
…
…
…
输入输出时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。
时序电路的逻辑功能可用逻辑表达式,状态表,卡诺图,状态图,时序图和逻辑图 6种方式表示,这些表示方法在本质上是相同的,可以互相转换 。
逻辑表达式有：
tkQQQWWWHQ
rjQQQXXXGW
miQQQXXXFY
n
q
nn
rk
n
k
n
q
nn
pjj
n
q
nn
pii
,,2,1 ),,,;,,,(
,,2,1 ),,,;,,,(
,,2,1 ),,,;,,,(
2121
1
2121
2121
输出方程状态方程 激励方程
7.1.2 时序逻辑电路逻辑功能的表示方法
（ 1） 根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。
异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，
电路中要更新状态的触发器的翻转有先有后，是异步进行的。
（ 2） 根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。
穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。
7.1.3 时序逻辑电路的分类
7.2 时序逻辑电路的分析电路图时钟方程、
驱动方程和输出方程状态方程状态图、
状态表或时序图判断电路逻辑功能
1 2
3
5
7.2.1 同步时序逻辑电路的分析步骤：
计算
4
Y
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q
0
Q
0
FF
0
F F
1
F F
2
CP
CPCPCPCP 012
例
nn QQY 21?
nn
nn
nn
QKQJ
QKQJ
QKQJ
2020
0101
1212
时钟方程：
输出方程,输出仅与电路现态有关，为穆尔型时序电路。
同步时序电路的时钟方程可省去不写。
驱动方程：
1
写方程式
2 求状态方程
JK触发器的特性方程：
nnn QKQJQ 1
将各触发器的驱动方程代入,即得电路的状态方程：
nnnnnnnn
nnnnnnnn
nnnnnnnn
QQQQQQKQJQ
QQQQQQKQJQ
QQQQQQKQJQ
202020000
1
0
010101111
1
1
121212222
1
2
现 态 次 态 输 出
nnn
QQQ
012
1
0
1
1
1
2
nnn
QQQ
Y
3 计算、列状态表
nn
nn
nn
nn
QQY
QQ
QQ
QQ
21
2
1
0
0
1
1
1
1
2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 1
1 0 1
1 1 1
0 0 0
0 1 0
1 0 0
1 1 0
0
0
0
0
1
1
0
0
000
10
0
0
1
0
1
1
1
2
Y
Q
Q
Q
n
n
n
1
1
11
01
0
4 画状态图、时序图
000 → 001 → 011
/1 ↑ ↓ /0
100 ← 110 ← 111
/ 0 / 0
/ 0 / 0
( a ) 有效循环
0 1 0 1 0 1
( b ) 无效循环
/0
/1
排列顺序：
/ Y
nnn
QQQ
012
状态图
CP
Q
0
Q
1
Q
2
Y
5
电路功能时序图有效循环的 6个状态分别是 0～ 5这 6个十进制数字的格雷码,并且在时钟脉冲 CP的作用下,这 6个状态是按递增规律变化的,即：
000→001→011→111→110→100→000→…
所以这是一个用格雷码表示的六进制同步加法计数器 。
当对第 6个脉冲计数时,计数器又重新从 000开始计数,
并产生输出 Y＝ 1。
Q 0
Q 0
FF 0 F F 1
CP
Y
Q 1
Q 1
1T
C 1
1T
C 1
&
=1
X
,1,例输出方程,输出与输入有关，为米利型时序电路。
同步时序电路，时钟方程省去。
驱动方程：
1
写方程式
nn QXQXY 11
10
01
T
QXT n
nnnn
nnnn
QQQTQ
QQXQTQ
00000
1011
1
1
1
2 求状态方程
T触发器的特性方程：
将各触发器的驱动方程代入,即得电路的状态方程：
nn QTQ 1
3 计算、列状态表输入 现 态 次 态 输出
X
nn
QQ
01
1
0
1
1
nn
QQ
Y
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 1
1 0
1 1
0 0
1 1
0 0
0 1
1 0
1
1
1
1
0
0
1
1
n
nn
nnn
QXY
QQ
QQXQ
1
00
10
1
1
100
10
0000
0
1
1
Y
Q
Q
n
n
100
01
11
0
Y
n
11
10
01
01?
01
01? 01?
111
01
1111
0
1
1
Y
Q
n
n
4
00 01
11 10
0/ 1 1/ 0 1/ 1 0/ 1
0/ 1
0/ 0
1/ 1
0/ 1
CP
X
Q
0
Q
1
Y
(a ) 状态图 (b) 时序图
5
电路功能由状态图可以看出,当输入 X ＝ 0时,在时钟脉冲 CP
的作用下,电路的 4个状态按递增规律循环变化,即：
00→01→10→11→00→…
当 X＝ 1时,在时钟脉冲 CP的作用下,电路的 4个状态按递减规律循环变化,即：
00→11→10→01→00→…
可见,该电路既具有递增计数功能,又具有递减计数功能,是一个 2位二进制同步可逆计数器 。
画状态图时序图
7.2.2 异步时序逻辑电路的分析和同步时序逻辑电路不同，异步时序逻辑电路中各个触发器的时钟脉冲信号不是统一的。
这就意味着异步时序逻辑电路中各个触发器的状态方程不是同时成立的。分析异步时序逻辑电路时，必须要确定触发器的时钟脉冲信号是否有效。
CP
Q 2
Q 2
1D
C 1
1D
C 1
Q 1
Q 1
FF 0 F F 1 F F 2
1D
C 1
Q 0
Q 0
例电路没有单独的输出，为穆尔型时序电路。
异步时序电路，时钟方程：
驱动方程：
1
写方程式
CPCPQCPQCP 00112,，
nnn QDQDQD 001122,，
上升沿时刻有效上升沿时刻有效上升沿时刻有效
CP
Q
Q
00
1
0
011
1
1
122
1
2
nn
nn
nn
QDQ
QDQ
QDQ
DQ n 1
2 求状态方程
D触发器的特性方程：
将各触发器的驱动方程代入,即得电路的状态方程：
3 计算、列状态表现 态 次 态 注
nnn
QQQ
012
1
0
1
1
1
2
nnn
QQQ 时钟条件
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
Q
Q
0
1
0
01
1
1
12
1
2
nn
nn
nn
QQ
QQ
QQ
CP,10
Q,10
Q,10
1
0
0
1
1
1
1
2
n
n
n
Q
Q
Q
CP,01
不变不变
CP,10
Q,01
1
0
0
1
1
2
n
n
n
不变
1 不变
Q,01 1,1 不变
,
,0
不变不变
0 0 0 ← 001 ← 010 ← 011
↓ ↑
111 → 110 → 101 → 100
(a ) 状态图 (b ) 时序图
CP
Q
0
Q
1
Q
2
排列顺序：
nnn
QQQ
012
4
5 电路功能由状态图可以看出,在时钟脉冲 CP的作用下,电路的 8个状态按递减规律循环变化,即：
000→111→110→101→100→011→010→001→000→…
电路具有递减计数功能,是一个 3位二进制异步减法计数器 。
画状态图、时序图
7.3 时序逻辑电路的设计设计要求原始状态图最简状态图画电路图检查电路能否自启动
1 2
4
6
7.3.1 同步时序逻辑电路的设计设计步骤：
选触发器，求时钟、输出、状态、
驱动方程
5
状态分配
3
化简例
1 建立原始状态图设计一个按自然态序变化的 7进制同步加法计数器，计数规则为逢七进益，产生一个进位输出。
000 → 001 → 010 → 011
↓ /0
110 ← 101 ← 100
/ 0 / 0
/ 0 / 0 / 0
排列顺序：
/ Y
nnn
QQQ
012
/1
状态化简2
状态分配3
已经最简。
已是二进制状态。
4 选触发器，求时钟、输出、状态、驱动方程因需用 3位二进制代码，选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
由于要求采用同步方案，故时钟方程为：
CPCPCPCP 210
输出方程：
nn QQY 21?
Y 的卡诺图
00 01 11 10
0 0 0 1 0
1 0 0 × 0
nn
QQ
12
n
Q
0
( a )
1
0
n
Q 的卡诺图
00 01 11 10
0 1 1 0 1
1 0 0 × 0
nn
QQ
12
n
Q
0
( b )
1
1
n
Q 的卡诺图
00 01 11 10
0 0 1 0 0
1 1 0 × 1
nn
QQ
12
n
Q
0
( c )
1
2
n
Q 的卡诺图
00 01 11 10
0 0 0 0 1
1 0 1 × 1
nn
QQ
12
n
Q
0
nnnnnn
nnnnnn
nnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQ
QQQQQ
21201
1
2
10210
1
1
0012
0102
1
0
1
状态方程不化简，以便使之与 JK触发器的特性方程的形式一致。
nn
QQJ
120
,1
0
K
n
QJ
01
,
nn
QQK
021
nn
QQJ
012
,nQK
12
Y
FF
0
F F
1
F F
2
CP
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q
0
Q
0
&
1
&
&
比较,得驱动方程：
nnnnnn
nnnnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQQ
21201
1
2
10210
1
1
0012
1
0
1
电路图
5
nnn QKQJQ 1
检查电路能否自启动6
0
0
01
21201
1
2
10210
1
1
0012
1
0
nnnnnn
nnnnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQQ
将无效状态 111代入状态方程计算：
可见 111的次态为有效状态 000，
电路能够自启动。
设计一个串行数据检测电路,当连续输入 3个或 3个以上 1时,电路的输出为 1,其它情况下输出为 0。 例如：
输入 X 101100111011110
输入 Y 000000001000110
例
1 建立原始状态图
S0 S1
S2S3
设电路开始处于初始状态为 S0。
第一次输入 1时，由状态 S0转入状态 S1，并输出 0；
1/0
X/Y
若继续输入 1，由状态 S1转入状态 S2，并输出 0；
1/0
如果仍接着输入 1，由状态 S2转入状态 S3，并输出 1；
1/1
此后若继续输入 1，电路仍停留在状态 S3，并输出 1。
1/1
电路无论处在什么状态，
只要输入 0，都应回到初始状态，并输出 0，以便重新计数。
0/00/0
0/0
0/0
0/ 0
1/ 0
1/ 0
1 /0
1/ 0
0/ 0
(c ) 二进制状态图
1 0
0/ 0
1/ 1
00 01
0/ 0
1/ 0
1/ 0
1 /0
1/ 0
0/ 0
(b) 简化状态图
S
2
0/ 0
1/ 1
S
0
S
1
原始状态图中,凡是在输入相同时,输出相同,要转换到的次态也相同的状态,称为等价状态 。 状态化简就是将多个等价状态合并成一个状态,把多余的状态都去掉,从而得到最简的状态图 。
状态化简2 状态分配3
1 / 0
0 / 0
1 / 1
0 / 0 0 /0 1 / 0
1 / 1
(a ) 原始状态图
S
3
S
2
0 / 0 S
0
S
1
所得原始状态图中，状态 S2和 S3等价。因为它们在输入为 1时输出都为 1，且都转换到次态 S3；在输入为 0时输出都为 0，且都转换到次态
S0。所以它们可以合并为一个状态，合并后的状态用 S2表示。
S0=00
S1=01
S2=10
4 选触发器，求时钟、输出、状态、驱动方程选用 2个 CP下降沿触发的 JK触发器,分别用 FF0,FF1表示 。 采用同步方案,即取：
输出方程
nXQY 1?
状态方程
( a )
1
0
n
Q 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 1 0 × 0
nn
QQ
01
nnn QQXQ 0110 nnnn XQQXQQ 11011
( b )
1
1
n
Q 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 0 1 × 1
nn
QQ
01
Y 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 0 0 × 1
nn
QQ
01
nnnn
nnnn
XQQXQQ
QQQXQ
110
1
1
001
1
0 0
nnn QKQJQ 1
比较,得驱动方程：
电路图
5
XKXQJ
KQXJ
n
n
101
010
1
Y
FF
0
F F
1
1
X
Q
1
Q
1
1 J
C 1
1K
1 J
C 1
1K
&
Q
0
Q
0
CP
&
1
&
检查电路能否自启动6
00 ← 11 → 01
0 / 0 1 / 1
将无效状态 11代入输出方程和状态方程计算：
电路能够自启动。
例 设计一个异步时序电路，要求如右图所示状态图。
0 0 0 → 001 → 010
↑ ↓
1 0 1 ← 100 ← 011
/ 0 / 0
/ 0 / 0
/ 1 / 0
排列顺序：
/ Y
nnn QQQ 012
4 选触发器，求时钟、输出、状态、驱动方程选用 3个 CP上升沿触发的 D触发器，分别用 FF0,FF1,FF2表示。
输出方程
00 01 11 10
0 0 0 × 0
1 0 0 × 1
nn
QQ 12
n
Q 0
Y 的卡诺图
nn QQY 02?
7.3.2 异步时序逻辑电路的设计异步时序逻辑电路的设计过程与同步时序逻辑电路的设计过程基本相同。惟一不同的是，在设计异步时序逻辑电路时，要为各个触发器选择时钟脉冲信号。
次态卡诺图
00 01 11 10
0 0 0 1 0 11 ××× 101
1 010 100 ××× 000
n
Q
0
nn
QQ
12
次态卡诺图
CP
Q 0
Q 1
Q 2
t 1 t 2 t 3 t 4 t 5 t 6
时钟方程：
CPCP?0
01 QCP?
02 QCP?
FF0每输入一个 CP翻转一次，只能选 CP。选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。
FF1在 t2,t4时刻翻转，可选 Q0。
FF2在 t4,t6时刻翻转，可选 Q0。
CP
Q
0
Q
1
Q
2
t
1
t
2
t
3
t
4
t
5
t
6
( a )
1
0
n
Q 的卡诺图
00 01 11 10
0 1 1 × 1
1 0 0 × 0
nn
QQ
12
n
Q
0
nn QQ 010
nnn QQQ 1211
nn QQ 112
00 01 11 10
× × × ×
1 0 × 0
nn
1
( b )
1
1
n
Q
的卡诺图( c )
1
2
n
Q
的卡诺图
00 01 11 10
× × × ×
0 1 × 0
00 01 11 10
0 0 0 1 0 11 ××× 101
1 010 100 ××× 000
n
Q
0
nn
QQ
12
次态卡诺图
n
nn
n
QD
QQD
QD
12
121
00
Q
2
Q
2
Y
Q
0
Q
0
FF
0
F F
1
F F
2
Q
1
Q
1
1D
C1
&
CP
1D
C1
&1D
C1电路图
5
检查电路能否自启动6
将无效状态 110,111
代入输出方程和状态方程计算：
电路能够自启动。
特性方程：
110 → 111 → 100
/ 0 / 1
了解时序逻辑电路的特点与分类 。
掌握时序逻辑电路的分析方法,能熟练分析计数器等常用时序逻辑电路 。
了解时序逻辑电路的设计方法,能设计简单的时序逻辑电路 。
第 7章 时序逻辑电路
7.2 时序逻辑电路的分析
7.3 时序逻辑电路的设计退出
7.1 时序逻辑电路的特点与分类
7.1 时序逻辑电路的特点与分类
7.1.1 时序逻辑电路的特点组合电路存储电路
X
1
X
p
Y
1
Y
m
Q
1
Q
t
W
1
W
r
…
…
…
…
输入输出时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。
时序电路的逻辑功能可用逻辑表达式,状态表,卡诺图,状态图,时序图和逻辑图 6种方式表示,这些表示方法在本质上是相同的,可以互相转换 。
逻辑表达式有：
tkQQQWWWHQ
rjQQQXXXGW
miQQQXXXFY
n
q
nn
rk
n
k
n
q
nn
pjj
n
q
nn
pii
,,2,1 ),,,;,,,(
,,2,1 ),,,;,,,(
,,2,1 ),,,;,,,(
2121
1
2121
2121
输出方程状态方程 激励方程
7.1.2 时序逻辑电路逻辑功能的表示方法
（ 1） 根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。
异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，
电路中要更新状态的触发器的翻转有先有后，是异步进行的。
（ 2） 根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。
穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。
7.1.3 时序逻辑电路的分类
7.2 时序逻辑电路的分析电路图时钟方程、
驱动方程和输出方程状态方程状态图、
状态表或时序图判断电路逻辑功能
1 2
3
5
7.2.1 同步时序逻辑电路的分析步骤：
计算
4
Y
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q
0
Q
0
FF
0
F F
1
F F
2
CP
CPCPCPCP 012
例
nn QQY 21?
nn
nn
nn
QKQJ
QKQJ
QKQJ
2020
0101
1212
时钟方程：
输出方程,输出仅与电路现态有关，为穆尔型时序电路。
同步时序电路的时钟方程可省去不写。
驱动方程：
1
写方程式
2 求状态方程
JK触发器的特性方程：
nnn QKQJQ 1
将各触发器的驱动方程代入,即得电路的状态方程：
nnnnnnnn
nnnnnnnn
nnnnnnnn
QQQQQQKQJQ
QQQQQQKQJQ
QQQQQQKQJQ
202020000
1
0
010101111
1
1
121212222
1
2
现 态 次 态 输 出
nnn
QQQ
012
1
0
1
1
1
2
nnn
QQQ
Y
3 计算、列状态表
nn
nn
nn
nn
QQY
21
2
1
0
0
1
1
1
1
2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 1
1 0 1
1 1 1
0 0 0
0 1 0
1 0 0
1 1 0
0
0
0
0
1
1
0
0
000
10
0
0
1
0
1
1
1
2
Y
Q
Q
Q
n
n
n
1
1
11
01
0
4 画状态图、时序图
000 → 001 → 011
/1 ↑ ↓ /0
100 ← 110 ← 111
/ 0 / 0
/ 0 / 0
( a ) 有效循环
0 1 0 1 0 1
( b ) 无效循环
/0
/1
排列顺序：
/ Y
nnn
QQQ
012
状态图
CP
Q
0
Q
1
Q
2
Y
5
电路功能时序图有效循环的 6个状态分别是 0～ 5这 6个十进制数字的格雷码,并且在时钟脉冲 CP的作用下,这 6个状态是按递增规律变化的,即：
000→001→011→111→110→100→000→…
所以这是一个用格雷码表示的六进制同步加法计数器 。
当对第 6个脉冲计数时,计数器又重新从 000开始计数,
并产生输出 Y＝ 1。
Q 0
Q 0
FF 0 F F 1
CP
Y
Q 1
Q 1
1T
C 1
1T
C 1
&
=1
X
,1,例输出方程,输出与输入有关，为米利型时序电路。
同步时序电路，时钟方程省去。
驱动方程：
1
写方程式
nn QXQXY 11
10
01
T
QXT n
nnnn
nnnn
QQQTQ
QQXQTQ
00000
1011
1
1
1
2 求状态方程
T触发器的特性方程：
将各触发器的驱动方程代入,即得电路的状态方程：
nn QTQ 1
3 计算、列状态表输入 现 态 次 态 输出
X
nn
01
1
0
1
1
nn
Y
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 1
1 0
1 1
0 0
1 1
0 0
0 1
1 0
1
1
1
1
0
0
1
1
n
nn
nnn
QXY
QQXQ
1
00
10
1
1
100
10
0000
0
1
1
Y
Q
Q
n
n
100
01
11
0
Y
n
11
10
01
01?
01
01? 01?
111
01
1111
0
1
1
Y
Q
n
n
4
00 01
11 10
0/ 1 1/ 0 1/ 1 0/ 1
0/ 1
0/ 0
1/ 1
0/ 1
CP
X
Q
0
Q
1
Y
(a ) 状态图 (b) 时序图
5
电路功能由状态图可以看出,当输入 X ＝ 0时,在时钟脉冲 CP
的作用下,电路的 4个状态按递增规律循环变化,即：
00→01→10→11→00→…
当 X＝ 1时,在时钟脉冲 CP的作用下,电路的 4个状态按递减规律循环变化,即：
00→11→10→01→00→…
可见,该电路既具有递增计数功能,又具有递减计数功能,是一个 2位二进制同步可逆计数器 。
画状态图时序图
7.2.2 异步时序逻辑电路的分析和同步时序逻辑电路不同，异步时序逻辑电路中各个触发器的时钟脉冲信号不是统一的。
这就意味着异步时序逻辑电路中各个触发器的状态方程不是同时成立的。分析异步时序逻辑电路时，必须要确定触发器的时钟脉冲信号是否有效。
CP
Q 2
Q 2
1D
C 1
1D
C 1
Q 1
Q 1
FF 0 F F 1 F F 2
1D
C 1
Q 0
Q 0
例电路没有单独的输出，为穆尔型时序电路。
异步时序电路，时钟方程：
驱动方程：
1
写方程式
CPCPQCPQCP 00112,，
nnn QDQDQD 001122,，
上升沿时刻有效上升沿时刻有效上升沿时刻有效
CP
Q
Q
00
1
0
011
1
1
122
1
2
nn
nn
nn
QDQ
QDQ
QDQ
DQ n 1
2 求状态方程
D触发器的特性方程：
将各触发器的驱动方程代入,即得电路的状态方程：
3 计算、列状态表现 态 次 态 注
nnn
QQQ
012
1
0
1
1
1
2
nnn
QQQ 时钟条件
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
0
CP
1
CP
2
CP
0
CP
0
CP
1
CP
0
CP
Q
Q
0
1
0
01
1
1
12
1
2
nn
nn
nn
CP,10
Q,10
Q,10
1
0
0
1
1
1
1
2
n
n
n
Q
Q
Q
CP,01
不变不变
CP,10
Q,01
1
0
0
1
1
2
n
n
n
不变
1 不变
Q,01 1,1 不变
,
,0
不变不变
0 0 0 ← 001 ← 010 ← 011
↓ ↑
111 → 110 → 101 → 100
(a ) 状态图 (b ) 时序图
CP
Q
0
Q
1
Q
2
排列顺序：
nnn
QQQ
012
4
5 电路功能由状态图可以看出,在时钟脉冲 CP的作用下,电路的 8个状态按递减规律循环变化,即：
000→111→110→101→100→011→010→001→000→…
电路具有递减计数功能,是一个 3位二进制异步减法计数器 。
画状态图、时序图
7.3 时序逻辑电路的设计设计要求原始状态图最简状态图画电路图检查电路能否自启动
1 2
4
6
7.3.1 同步时序逻辑电路的设计设计步骤：
选触发器，求时钟、输出、状态、
驱动方程
5
状态分配
3
化简例
1 建立原始状态图设计一个按自然态序变化的 7进制同步加法计数器，计数规则为逢七进益，产生一个进位输出。
000 → 001 → 010 → 011
↓ /0
110 ← 101 ← 100
/ 0 / 0
/ 0 / 0 / 0
排列顺序：
/ Y
nnn
QQQ
012
/1
状态化简2
状态分配3
已经最简。
已是二进制状态。
4 选触发器，求时钟、输出、状态、驱动方程因需用 3位二进制代码，选用 3个 CP下降沿触发的 JK触发器，
分别用 FF0,FF1,FF2表示。
由于要求采用同步方案，故时钟方程为：
CPCPCPCP 210
输出方程：
nn QQY 21?
Y 的卡诺图
00 01 11 10
0 0 0 1 0
1 0 0 × 0
nn
12
n
Q
0
( a )
1
0
n
Q 的卡诺图
00 01 11 10
0 1 1 0 1
1 0 0 × 0
nn
12
n
Q
0
( b )
1
1
n
Q 的卡诺图
00 01 11 10
0 0 1 0 0
1 1 0 × 1
nn
12
n
Q
0
( c )
1
2
n
Q 的卡诺图
00 01 11 10
0 0 0 0 1
1 0 1 × 1
nn
12
n
Q
0
nnnnnn
nnnnnn
nnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQ
QQQQQ
21201
1
2
10210
1
1
0012
0102
1
0
1
状态方程不化简，以便使之与 JK触发器的特性方程的形式一致。
nn
QQJ
120
,1
0
K
n
QJ
01
,
nn
QQK
021
nn
QQJ
012
,nQK
12
Y
FF
0
F F
1
F F
2
CP
Q
1
Q
1
Q
2
Q
2
1J
C1
1K
1J
C1
1K
1J
C1
1K
&
Q
0
Q
0
&
1
&
&
比较,得驱动方程：
nnnnnn
nnnnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQQ
21201
1
2
10210
1
1
0012
1
0
1
电路图
5
nnn QKQJQ 1
检查电路能否自启动6
0
0
01
21201
1
2
10210
1
1
0012
1
0
nnnnnn
nnnnnn
nnnnn
QQQQQQ
QQQQQQ
QQQQQ
将无效状态 111代入状态方程计算：
可见 111的次态为有效状态 000，
电路能够自启动。
设计一个串行数据检测电路,当连续输入 3个或 3个以上 1时,电路的输出为 1,其它情况下输出为 0。 例如：
输入 X 101100111011110
输入 Y 000000001000110
例
1 建立原始状态图
S0 S1
S2S3
设电路开始处于初始状态为 S0。
第一次输入 1时，由状态 S0转入状态 S1，并输出 0；
1/0
X/Y
若继续输入 1，由状态 S1转入状态 S2，并输出 0；
1/0
如果仍接着输入 1，由状态 S2转入状态 S3，并输出 1；
1/1
此后若继续输入 1，电路仍停留在状态 S3，并输出 1。
1/1
电路无论处在什么状态，
只要输入 0，都应回到初始状态，并输出 0，以便重新计数。
0/00/0
0/0
0/0
0/ 0
1/ 0
1/ 0
1 /0
1/ 0
0/ 0
(c ) 二进制状态图
1 0
0/ 0
1/ 1
00 01
0/ 0
1/ 0
1/ 0
1 /0
1/ 0
0/ 0
(b) 简化状态图
S
2
0/ 0
1/ 1
S
0
S
1
原始状态图中,凡是在输入相同时,输出相同,要转换到的次态也相同的状态,称为等价状态 。 状态化简就是将多个等价状态合并成一个状态,把多余的状态都去掉,从而得到最简的状态图 。
状态化简2 状态分配3
1 / 0
0 / 0
1 / 1
0 / 0 0 /0 1 / 0
1 / 1
(a ) 原始状态图
S
3
S
2
0 / 0 S
0
S
1
所得原始状态图中，状态 S2和 S3等价。因为它们在输入为 1时输出都为 1，且都转换到次态 S3；在输入为 0时输出都为 0，且都转换到次态
S0。所以它们可以合并为一个状态，合并后的状态用 S2表示。
S0=00
S1=01
S2=10
4 选触发器，求时钟、输出、状态、驱动方程选用 2个 CP下降沿触发的 JK触发器,分别用 FF0,FF1表示 。 采用同步方案,即取：
输出方程
nXQY 1?
状态方程
( a )
1
0
n
Q 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 1 0 × 0
nn
01
nnn QQXQ 0110 nnnn XQQXQQ 11011
( b )
1
1
n
Q 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 0 1 × 1
nn
01
Y 的卡诺图
X 00 01 11 10
0 0 0 × 0
1 0 0 × 1
nn
01
nnnn
nnnn
XQQXQQ
QQQXQ
110
1
1
001
1
0 0
nnn QKQJQ 1
比较,得驱动方程：
电路图
5
XKXQJ
KQXJ
n
n
101
010
1
Y
FF
0
F F
1
1
X
Q
1
Q
1
1 J
C 1
1K
1 J
C 1
1K
&
Q
0
Q
0
CP
&
1
&
检查电路能否自启动6
00 ← 11 → 01
0 / 0 1 / 1
将无效状态 11代入输出方程和状态方程计算：
电路能够自启动。
例 设计一个异步时序电路，要求如右图所示状态图。
0 0 0 → 001 → 010
↑ ↓
1 0 1 ← 100 ← 011
/ 0 / 0
/ 0 / 0
/ 1 / 0
排列顺序：
/ Y
nnn QQQ 012
4 选触发器，求时钟、输出、状态、驱动方程选用 3个 CP上升沿触发的 D触发器，分别用 FF0,FF1,FF2表示。
输出方程
00 01 11 10
0 0 0 × 0
1 0 0 × 1
nn
QQ 12
n
Q 0
Y 的卡诺图
nn QQY 02?
7.3.2 异步时序逻辑电路的设计异步时序逻辑电路的设计过程与同步时序逻辑电路的设计过程基本相同。惟一不同的是，在设计异步时序逻辑电路时，要为各个触发器选择时钟脉冲信号。
次态卡诺图
00 01 11 10
0 0 0 1 0 11 ××× 101
1 010 100 ××× 000
n
Q
0
nn
12
次态卡诺图
CP
Q 0
Q 1
Q 2
t 1 t 2 t 3 t 4 t 5 t 6
时钟方程：
CPCP?0
01 QCP?
02 QCP?
FF0每输入一个 CP翻转一次，只能选 CP。选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。
FF1在 t2,t4时刻翻转，可选 Q0。
FF2在 t4,t6时刻翻转，可选 Q0。
CP
Q
0
Q
1
Q
2
t
1
t
2
t
3
t
4
t
5
t
6
( a )
1
0
n
Q 的卡诺图
00 01 11 10
0 1 1 × 1
1 0 0 × 0
nn
12
n
Q
0
nn QQ 010
nnn QQQ 1211
nn QQ 112
00 01 11 10
× × × ×
1 0 × 0
nn
1
( b )
1
1
n
Q
的卡诺图( c )
1
2
n
Q
的卡诺图
00 01 11 10
× × × ×
0 1 × 0
00 01 11 10
0 0 0 1 0 11 ××× 101
1 010 100 ××× 000
n
Q
0
nn
12
次态卡诺图
n
nn
n
QD
QQD
QD
12
121
00
Q
2
Q
2
Y
Q
0
Q
0
FF
0
F F
1
F F
2
Q
1
Q
1
1D
C1
&
CP
1D
C1
&1D
C1电路图
5
检查电路能否自启动6
将无效状态 110,111
代入输出方程和状态方程计算：
电路能够自启动。
特性方程：
110 → 111 → 100
/ 0 / 1
