李中发 制作中国水利水电出版社数字逻辑电路第 9章 半导体存储器学习要点
理解 只读存储器 的基本工作原理
掌握用 只读存储器 进行逻辑设计的方法
了解随机 存取 存储器的基本工作原理
了解扩展存储器容量的方法
9.1 只读存储器
9.2 随机存取存储器第 9章 半导体存储器
9.1 只读存储器
ROM的分类掩膜 ROM,不能改写。
PROM,只能改写一次。
EPROM,可以改写多次。
存储器的分类
RAM,在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。
ROM,在工作时只能从中读出信息，不能写入信息
，且断电后其所存信息在仍能保持。
9.1.1 ROM的结构数据输出
…
位线 （数据线）
A
0
A
1
A
n -1
W
0
W
1
W
N - 1
…
D
M -1
… D
1
D
0
地址输入字线 （选择线）
…
…
地址译码器存储矩阵读出电路
N × M
数据输出存储容量＝字线数×位线数 ＝ N× M（ 位）
存储单元 地址
9.1.2 ROM的工作原理
1
1
读出电路位线
A
0
A
1
W
0
W
1
W
2
W
3
D
3
D
2
D
1
D
0
地址输入字线数据输出
+ U
地址译码器 存储矩阵二极管与门阵列二极管或门阵列
1
1
A
1
A
0
W
0
W
1
W
2
W
3
&
&
&
&
D
3
D
2
D
1
D
0
≥ 1 ≥ 1 ≥ 1 ≥ 1
0101310
0101201
0101013212
0101103
AAAAWWD
AAAAWWD
AAAAAAWWWD
AAAAWWD
010 AAW?
011 AAW?
012 AAW?
013 AAW?
地址代码 字线译码结果 存储内容
A
1
A
0
W
0
W
1
W
2
W
3
D
3
D
2
D
1
D
0
0 0
0 1
1 0
1 1
1 0 0 0
0 1 0 0
0 0 1 0
0 0 0 1
1 0 1 0
1 1 0 1
0 1 1 0
0 1 0 1
结合电路图及上表可以看出，接有二极管的交叉点存 1，末接二极管的交叉点存 0。存储单元是存 1还是存 0，完全取决于只读存储器的存储需要，设计和制造时已完全确定，不能改变；而且信息存入后，即使断开电源，所存信息也不会消失。所以，只读存储器又称为固定存储器。
存储内容
D
3
D
2
D
1
D
0
W
0
= A
1
A
0
W
1
= A
1
A
0
W
2
= A
1
A
0
W
3
= A
1
A
0
地址译码器
A
1
A
0
ROM的阵列图
W
0
W
1
W
2
W
3
D
3
D
2
D
1
D
0
+ U
CC
接有三极管的交叉点存 1，末接三极管的交叉点存 0。
W
0
W
1
W
2
W
3
D
3
D
2
D
1
D
0
+ U
CC
1 1 1 1
负载管接有场效应管的交叉点存 1，末接场效应管的交叉点存 0。
9.1.3 ROM的应用
1、用 ROM实现组合逻辑函数
CBACBCAY
CBBCABY
BCACABY
BAY
4
3
2
1
A B C 被选中的字线 Y
1
Y
2
Y
3
Y
4
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
0
CBAW
1
1
CABW
1
2
CBAW
1
3
BCAW
1
4
CBAW
1
5
CBAW
1
6
CABW
1
7
ABCW
0 0 1 1
0 0 0 0
1 0 0 1
1 1 1 0
1 0 1 0
1 1 0 1
0 1 1 1
0 1 1 0
例 用 ROM实现下列一组逻辑函数。
解 （ 1）列真值表
Y
1
Y
2
Y
3
Y
4
W
0
= A B C
W
1
= A B C
W
2
= A B C
W
3
= A B C
W
4
= A B C
W
5
= A B C
W
6
= A B C
W
7
= A B C
地址译码器
A
B
C
（ 2）选择合适的 ROM,对照真值表画出逻辑函数的阵列图。
2、用 ROM作函数运算表用 ROM构成能实现函数
y＝ x2的运算表电路。例设 x的取值范围为 0～ 15的正整数,则对应的是 4位二进制正整数,用 B＝ B3B2B1B0表示 。
根据 y＝ x2可算出 y的最大值是 152＝ 225,可以用 8位二进制数 Y＝ Y7Y6Y5Y4Y3Y2Y1Y0表示 。 由此可列出 Y＝ B2即 y＝ x2的真值表 。
输 入 输 出 注
B
3
B
2
B
1
B
0
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
十进制数
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 1
0 0 0 0 0 1 0 0
0 0 0 0 1 0 0 1
0 0 0 1 0 0 0 0
0 0 0 1 1 0 0 1
0 0 1 0 0 1 0 1
0 0 1 1 0 0 0 1
0 1 0 0 0 0 0 0
0 1 0 1 0 0 0 1
0 1 1 0 0 1 0 0
0 1 1 1 1 0 0 1
1 0 0 1 0 0 0 0
1 0 1 0 1 0 0 1
1 1 0 0 0 1 0 0
1 1 1 0 0 0 0 1
0
1
4
9
16
25
36
49
64
81
100
121
144
169
196
225
真值表
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
地址译码器
B
3
B
2
B
1
B
0
W
0
W
1
W
2
W
3
W
4
W
5
W
6
W
7
W
8
W
9
W
10
W
11
W
12
W
13
W
14
W
15
阵列图
3、用 ROM作字符发生器电路输出缓冲器
A
2
A
1
A
0
D
4
D
3
D
2
D
1
D
0
地址译码器用 ROM存储字符 Z
9.1.4 ROM容量 的扩展
2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5
2 7 2 5 6 ( 3 2 k × 8)
1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4
V
P P
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
O
0
O
1
O
2
G N D
V
CC
A
14
A
1 3
A
8
A
9
A
1 1
OE
A
1 0
CS
O
7
O
6
O
5
O
4
O
3
正常使用时,VCC=5V,VPP=5V。 编程时,VPP=25V
。OE为输出使能端,OE=0时允许输出； OE=1时，输出被禁止,ROM输出端为高阻态。
CS为片选端,CS=0时,ROM工作； CS=1时,ROM停止工作，且输出为高阻态（不论 OE为何值）。
1、位扩展（字长的扩展）
地址总线 A
14
~ A
0
8 位总线 D
7
~ D
0
8 位总线 D
15
~ D
8
CS
OE
A
0
O
0
A
14
CS O
7
OE
A
0
O
0
A
14
CS O
7
OE
16
位数据总线
D
15
~
D
0
27256 27256
… …
…
… …
…… …
地址线及控制线分别并联输出一个作为高 8位，另一个作为低 8位用两片 27256扩展成 32k× 16位 EPROM
2、字扩展（字数扩展，地址码扩展）
用 4片 27256扩展成 4× 32k× 16位 EPROM
地址总线 A
16
~ A
0
数据总线 D
7
~ D
8
OE
A
0
O
0
A
14
CS O
7
OE
A
0
O
0
A
14
CS O
7
OE
27256(1) 27256(2)
… …
…
… …
…… …
A
0
O
0
A
14
CS O
7
OE
27256(3)
… …
……
A
0
O
0
A
14
CS O
7
OE
27256(4)
… …
……
A
0
Y
0
A
1
Y
1
Y
2
S T Y
3
2
1
74L S 139
Y
0
Y
1
Y
2
Y
3
OE端、输出线及地址线分别并联高位地址 A15,A16作为 2线 -4线译码器的输入信号，经译码后产生的 4个输出信号分别接到 4个芯片的 CS端
9.2 随机存取存储器
RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路 。 RAM中的每个寄存器称为一个字,
寄存器中的每一位称为一个存储单元 。 寄存器的个数
（ 字数 ） 与寄存器中存储单元个数 （ 位数 ） 的乘积,
叫做 RAM的容量 。 按照 RAM中寄存器位数的不同,
RAM有多字 1位和多字多位两种结构形式 。 在多字 1
位结构中,每个寄存器都只有 1位,例如一个容量为
1024× 1位的 RAM,就是一个有 1024个 1位寄存器的
RAM。 多字多位结构中,每个寄存器都有多位,例如一个容量为 256× 4位的 RAM,就是一个有 256个 4
位寄存器的 RAM。
9.2.1 RAM的结构存储矩阵地址译码器读 / 写控制电路
…
…
…
…
地址码输入片选读 / 写控制输入 / 输出由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还是写读出及写入数据的通道
X
0
X
1
X
2
X
31
8 根列选择线
Y
0
Y
1
…
Y
7
32
根行选择线
…
容量为 256× 4 RAM的存储矩阵存储单元
1024个存储单元排成
32行× 32列的矩阵每根行选择线选择一行每根列选择线选择一个字列
Y1＝ 1,X2＝ 1,位于 X2和 Y1交叉处的字单元可以进行读出或写入操作
，而其余任何字单元都不会被选中
。
地址的选择通过地址译码器来实现 。 地址译码器由行译码器和列译码器组成 。 行,列译码器的输出即为行,列选择线,
由它们共同确定欲选择的地址单元 。
A
0
A
1
A
2
A
3
A
4
X
0
X
1
X
2
X
31
…
A
5
A
6
A
7
Y
0
Y
1 …
Y
7
行译码器列 译 码 器
256× 4 RAM存储矩阵中,256个字需要 8位地址码 A7～ A0。 其中高 3位 A7～ A5用于列译码输入，低 5位 A4～ A0用于行译码输入。
A7～ A0=00100010时,Y1=1,X2=1,选中 X2和 Y1交叉的字单元
。
0
0
0
1
0
0 0 1
24 23 22 21 20 19 18 17 16 15 14 13
6116
1 2 3 4 5 6 7 8 9 10 11 12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
D
0
D
1
D
2
G ND
V
D D
A
8
A
9
WE
OE
A
1 0
CS
D
7
D
6
D
5
D
4
D
3集成 2kB× 8位 RAM6116
写入控制端 片选端输出使能端
A 0 ～ A 10,地址码输入端,D 0 ～ D 7,数码输出端。
9.2.2 RAM容量的扩展
I / O
1024 × 1R A M ( 0)
A
0
A
1
… A
9
R / W C S
I / O
0
I / O
1
I / O
1024 × 1R A M ( 7)
A
0
A
1
… A
9
R / W C S
I / O
7…
…
…
A
0
A
1
A
9
R / W
CS
I / O
1024 × 1R A M ( 1)
A
0
A
1
… A
9
R / W C S位扩展将地址线、读／写线和片选线对应地并联在一起输入／输出（ I/O） 分开使用作为字的各个位线
A
0
A
1
A
9
R / W
A
10
A
11
A
12
I/ O
0
I/ O
1
I/ O
3
…
…
…
…
I/ O
2
I/ O
0
I/ O
1
I/ O
2
I/ O
3
1k × 4R A M (7 )
A
0
A
1
… A
9
R / W C S
I/ O
0
I/ O
1
I/ O
2
I/ O
3
1k × 4R A M (1 )
A
0
A
1
… A
9
R / W C S
I/ O
0
I/ O
1
I/ O
2
I/ O
3
1k × 4R A M (0 )
A
0
A
1
… A
9
R / W C S
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
3 线 -8 线译码器
A
0
A
1
A
2
字扩展 输入／输出（ I/O） 线并联要增加的地址线 A10～ A12
与译码器的输入相连，
译码器的输出分别接至
8片 RAM的片选控制端
理解 只读存储器 的基本工作原理
掌握用 只读存储器 进行逻辑设计的方法
了解随机 存取 存储器的基本工作原理
了解扩展存储器容量的方法
9.1 只读存储器
9.2 随机存取存储器第 9章 半导体存储器
9.1 只读存储器
ROM的分类掩膜 ROM,不能改写。
PROM,只能改写一次。
EPROM,可以改写多次。
存储器的分类
RAM,在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。
ROM,在工作时只能从中读出信息，不能写入信息
，且断电后其所存信息在仍能保持。
9.1.1 ROM的结构数据输出
…
位线 （数据线）
A
0
A
1
A
n -1
W
0
W
1
W
N - 1
…
D
M -1
… D
1
D
0
地址输入字线 （选择线）
…
…
地址译码器存储矩阵读出电路
N × M
数据输出存储容量＝字线数×位线数 ＝ N× M（ 位）
存储单元 地址
9.1.2 ROM的工作原理
1
1
读出电路位线
A
0
A
1
W
0
W
1
W
2
W
3
D
3
D
2
D
1
D
0
地址输入字线数据输出
+ U
地址译码器 存储矩阵二极管与门阵列二极管或门阵列
1
1
A
1
A
0
W
0
W
1
W
2
W
3
&
&
&
&
D
3
D
2
D
1
D
0
≥ 1 ≥ 1 ≥ 1 ≥ 1
0101310
0101201
0101013212
0101103
AAAAWWD
AAAAWWD
AAAAAAWWWD
AAAAWWD
010 AAW?
011 AAW?
012 AAW?
013 AAW?
地址代码 字线译码结果 存储内容
A
1
A
0
W
0
W
1
W
2
W
3
D
3
D
2
D
1
D
0
0 0
0 1
1 0
1 1
1 0 0 0
0 1 0 0
0 0 1 0
0 0 0 1
1 0 1 0
1 1 0 1
0 1 1 0
0 1 0 1
结合电路图及上表可以看出，接有二极管的交叉点存 1，末接二极管的交叉点存 0。存储单元是存 1还是存 0，完全取决于只读存储器的存储需要，设计和制造时已完全确定，不能改变；而且信息存入后，即使断开电源，所存信息也不会消失。所以，只读存储器又称为固定存储器。
存储内容
D
3
D
2
D
1
D
0
W
0
= A
1
A
0
W
1
= A
1
A
0
W
2
= A
1
A
0
W
3
= A
1
A
0
地址译码器
A
1
A
0
ROM的阵列图
W
0
W
1
W
2
W
3
D
3
D
2
D
1
D
0
+ U
CC
接有三极管的交叉点存 1，末接三极管的交叉点存 0。
W
0
W
1
W
2
W
3
D
3
D
2
D
1
D
0
+ U
CC
1 1 1 1
负载管接有场效应管的交叉点存 1，末接场效应管的交叉点存 0。
9.1.3 ROM的应用
1、用 ROM实现组合逻辑函数
CBACBCAY
CBBCABY
BCACABY
BAY
4
3
2
1
A B C 被选中的字线 Y
1
Y
2
Y
3
Y
4
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
0
CBAW
1
1
CABW
1
2
CBAW
1
3
BCAW
1
4
CBAW
1
5
CBAW
1
6
CABW
1
7
ABCW
0 0 1 1
0 0 0 0
1 0 0 1
1 1 1 0
1 0 1 0
1 1 0 1
0 1 1 1
0 1 1 0
例 用 ROM实现下列一组逻辑函数。
解 （ 1）列真值表
Y
1
Y
2
Y
3
Y
4
W
0
= A B C
W
1
= A B C
W
2
= A B C
W
3
= A B C
W
4
= A B C
W
5
= A B C
W
6
= A B C
W
7
= A B C
地址译码器
A
B
C
（ 2）选择合适的 ROM,对照真值表画出逻辑函数的阵列图。
2、用 ROM作函数运算表用 ROM构成能实现函数
y＝ x2的运算表电路。例设 x的取值范围为 0～ 15的正整数,则对应的是 4位二进制正整数,用 B＝ B3B2B1B0表示 。
根据 y＝ x2可算出 y的最大值是 152＝ 225,可以用 8位二进制数 Y＝ Y7Y6Y5Y4Y3Y2Y1Y0表示 。 由此可列出 Y＝ B2即 y＝ x2的真值表 。
输 入 输 出 注
B
3
B
2
B
1
B
0
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
十进制数
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 1
0 0 0 0 0 1 0 0
0 0 0 0 1 0 0 1
0 0 0 1 0 0 0 0
0 0 0 1 1 0 0 1
0 0 1 0 0 1 0 1
0 0 1 1 0 0 0 1
0 1 0 0 0 0 0 0
0 1 0 1 0 0 0 1
0 1 1 0 0 1 0 0
0 1 1 1 1 0 0 1
1 0 0 1 0 0 0 0
1 0 1 0 1 0 0 1
1 1 0 0 0 1 0 0
1 1 1 0 0 0 0 1
0
1
4
9
16
25
36
49
64
81
100
121
144
169
196
225
真值表
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
地址译码器
B
3
B
2
B
1
B
0
W
0
W
1
W
2
W
3
W
4
W
5
W
6
W
7
W
8
W
9
W
10
W
11
W
12
W
13
W
14
W
15
阵列图
3、用 ROM作字符发生器电路输出缓冲器
A
2
A
1
A
0
D
4
D
3
D
2
D
1
D
0
地址译码器用 ROM存储字符 Z
9.1.4 ROM容量 的扩展
2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5
2 7 2 5 6 ( 3 2 k × 8)
1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4
V
P P
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
O
0
O
1
O
2
G N D
V
CC
A
14
A
1 3
A
8
A
9
A
1 1
OE
A
1 0
CS
O
7
O
6
O
5
O
4
O
3
正常使用时,VCC=5V,VPP=5V。 编程时,VPP=25V
。OE为输出使能端,OE=0时允许输出； OE=1时，输出被禁止,ROM输出端为高阻态。
CS为片选端,CS=0时,ROM工作； CS=1时,ROM停止工作，且输出为高阻态（不论 OE为何值）。
1、位扩展（字长的扩展）
地址总线 A
14
~ A
0
8 位总线 D
7
~ D
0
8 位总线 D
15
~ D
8
CS
OE
A
0
O
0
A
14
CS O
7
OE
A
0
O
0
A
14
CS O
7
OE
16
位数据总线
D
15
~
D
0
27256 27256
… …
…
… …
…… …
地址线及控制线分别并联输出一个作为高 8位，另一个作为低 8位用两片 27256扩展成 32k× 16位 EPROM
2、字扩展（字数扩展，地址码扩展）
用 4片 27256扩展成 4× 32k× 16位 EPROM
地址总线 A
16
~ A
0
数据总线 D
7
~ D
8
OE
A
0
O
0
A
14
CS O
7
OE
A
0
O
0
A
14
CS O
7
OE
27256(1) 27256(2)
… …
…
… …
…… …
A
0
O
0
A
14
CS O
7
OE
27256(3)
… …
……
A
0
O
0
A
14
CS O
7
OE
27256(4)
… …
……
A
0
Y
0
A
1
Y
1
Y
2
S T Y
3
2
1
74L S 139
Y
0
Y
1
Y
2
Y
3
OE端、输出线及地址线分别并联高位地址 A15,A16作为 2线 -4线译码器的输入信号，经译码后产生的 4个输出信号分别接到 4个芯片的 CS端
9.2 随机存取存储器
RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路 。 RAM中的每个寄存器称为一个字,
寄存器中的每一位称为一个存储单元 。 寄存器的个数
（ 字数 ） 与寄存器中存储单元个数 （ 位数 ） 的乘积,
叫做 RAM的容量 。 按照 RAM中寄存器位数的不同,
RAM有多字 1位和多字多位两种结构形式 。 在多字 1
位结构中,每个寄存器都只有 1位,例如一个容量为
1024× 1位的 RAM,就是一个有 1024个 1位寄存器的
RAM。 多字多位结构中,每个寄存器都有多位,例如一个容量为 256× 4位的 RAM,就是一个有 256个 4
位寄存器的 RAM。
9.2.1 RAM的结构存储矩阵地址译码器读 / 写控制电路
…
…
…
…
地址码输入片选读 / 写控制输入 / 输出由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还是写读出及写入数据的通道
X
0
X
1
X
2
X
31
8 根列选择线
Y
0
Y
1
…
Y
7
32
根行选择线
…
容量为 256× 4 RAM的存储矩阵存储单元
1024个存储单元排成
32行× 32列的矩阵每根行选择线选择一行每根列选择线选择一个字列
Y1＝ 1,X2＝ 1,位于 X2和 Y1交叉处的字单元可以进行读出或写入操作
，而其余任何字单元都不会被选中
。
地址的选择通过地址译码器来实现 。 地址译码器由行译码器和列译码器组成 。 行,列译码器的输出即为行,列选择线,
由它们共同确定欲选择的地址单元 。
A
0
A
1
A
2
A
3
A
4
X
0
X
1
X
2
X
31
…
A
5
A
6
A
7
Y
0
Y
1 …
Y
7
行译码器列 译 码 器
256× 4 RAM存储矩阵中,256个字需要 8位地址码 A7～ A0。 其中高 3位 A7～ A5用于列译码输入，低 5位 A4～ A0用于行译码输入。
A7～ A0=00100010时,Y1=1,X2=1,选中 X2和 Y1交叉的字单元
。
0
0
0
1
0
0 0 1
24 23 22 21 20 19 18 17 16 15 14 13
6116
1 2 3 4 5 6 7 8 9 10 11 12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
D
0
D
1
D
2
G ND
V
D D
A
8
A
9
WE
OE
A
1 0
CS
D
7
D
6
D
5
D
4
D
3集成 2kB× 8位 RAM6116
写入控制端 片选端输出使能端
A 0 ～ A 10,地址码输入端,D 0 ～ D 7,数码输出端。
9.2.2 RAM容量的扩展
I / O
1024 × 1R A M ( 0)
A
0
A
1
… A
9
R / W C S
I / O
0
I / O
1
I / O
1024 × 1R A M ( 7)
A
0
A
1
… A
9
R / W C S
I / O
7…
…
…
A
0
A
1
A
9
R / W
CS
I / O
1024 × 1R A M ( 1)
A
0
A
1
… A
9
R / W C S位扩展将地址线、读／写线和片选线对应地并联在一起输入／输出（ I/O） 分开使用作为字的各个位线
A
0
A
1
A
9
R / W
A
10
A
11
A
12
I/ O
0
I/ O
1
I/ O
3
…
…
…
…
I/ O
2
I/ O
0
I/ O
1
I/ O
2
I/ O
3
1k × 4R A M (7 )
A
0
A
1
… A
9
R / W C S
I/ O
0
I/ O
1
I/ O
2
I/ O
3
1k × 4R A M (1 )
A
0
A
1
… A
9
R / W C S
I/ O
0
I/ O
1
I/ O
2
I/ O
3
1k × 4R A M (0 )
A
0
A
1
… A
9
R / W C S
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
3 线 -8 线译码器
A
0
A
1
A
2
字扩展 输入／输出（ I/O） 线并联要增加的地址线 A10～ A12
与译码器的输入相连，
译码器的输出分别接至
8片 RAM的片选控制端
