2009-7-30 卢庆莉 1
电工电子实验技术（上册）
数据选择器,译码器,触发器及计数器电路实验的讲课课件
2009-7-30 卢庆莉 2
二,译码器主要授课内容：
一,数据选择器三,触发器四,计数器
2009-7-30 卢庆莉 3
一,数据选择器
MUX:称为多路选择器或多路开关。
作用,从多个输入数据中选择其中一个送至输出端。
常用的典型芯片：
74157（二选一）,74153（四选一）,74151（八选一）。
2009-7-30 卢庆莉 4
典型芯片：八选一数据选择器
（ 2）真值表
2009-7-30 卢庆莉 5
应用,
（ 1）功能扩展利用端口少的器件的使能端扩展成一个端口多的 MUX。
① 用四选一实现八选一
2009-7-30 卢庆莉 6
功能表：
2009-7-30 卢庆莉 7
② 用 5片四选一实现十六选一 （树状型）
电路图：
2009-7-30 卢庆莉 8
功能表：
2009-7-30 卢庆莉 9
（ 2）实现逻辑函数图 4.2.24 MUX的卡诺图
2009-7-30 卢庆莉 10
由卡诺图可以看出 Di 相当于一个函数的函数值,Di不同,函数也不同。因此，可以用数据选择器实现函数发生器。
例一：
F=∑m（ 7,6,4）
2009-7-30 卢庆莉 11
强调,① 地址顺序问题。
② MUX是一个单输出电路，因此要实现多输出函数，必须用多个 MUX实现。
根据以上的分析和设计举例,可以看出,MUX的地址输入端数目与组合逻辑函数的输入端相等。即,m=n。
m表示 函数的输入端,n 表示 MUX的地址输入端数目。
下面对以下几种情况进行讨论。
① m=n;（前面以讨论，不再解释）
② m<n; （简述）
2009-7-30 卢庆莉 12
③ m>n; (重点讨论的问题 )
确定 Di的值有两种方法,代数法 和 几何法 。
几何法,（降维图）
2009-7-30 卢庆莉 13
2）几何法 （降维图）
若 m=n用卡诺图描述函数,通常图中填写,0”?“1”
和,?”没有别的符号。
但是，若 m>n，用卡诺图描述函数，这时图中填写除,0”?“1”和,?”外，还可以填写 变量或表达式,
对于这种卡诺图我们常称它为 降维图 。
例一：用一片 74153实现一位全加器。
2009-7-30 卢庆莉 14
2009-7-30 卢庆莉 15
2009-7-30 卢庆莉 16
例二：用数据选择器设计一个组合电路．该电路的函数为：
F(A,B,C,D)=Σ m(0,4,5,8,12,14)
2009-7-30 卢庆莉 17
用 74151实现
Vcc
GND
7404
Vcc
GND
2009-7-30 卢庆莉 18
二,译码器
2009-7-30 卢庆莉 19
3/8线译码器 （典型芯片 74138）
2009-7-30 卢庆莉 20
2009-7-30 卢庆莉 21
应用,
（ 1）功能扩展
① 用两个 2/4译码器扩展为 3/8译码器。
扩展方法,利用 2/4线译码器的使能端。
2009-7-30 卢庆莉 22
分析它的工作原理,
2009-7-30 卢庆莉 23
② 用两个 3/8译码器扩展为 4/16译码器扩展方法,利用使能端。
1） A3= 0 时,I片 工作,II片 禁止 。
2） A3= 1 时,I片 禁止,II片 工作 。
2009-7-30 卢庆莉 24
功能表：4/16方框图：
2009-7-30 卢庆莉 25
3?实现逻辑函数 (重点掌握 )
例如,用 2/4线译码器实现逻辑函数。
二进制译码器是一种完全的最小项译码器，每个译码器输出端 Yi= mi。因此，一个函数可用一个译码器加一个与非门实现。
2009-7-30 卢庆莉 26
2009-7-30 卢庆莉 27
举例,用 74138译码器设计一个 1位全减器,
解,1)列出真值表 2)写出表达式
2009-7-30 卢庆莉 28
3)画出电路图
2009-7-30 卢庆莉 29
方法一,
2009-7-30 卢庆莉 30
方法二,
2009-7-30 卢庆莉 31
方法三,
2009-7-30 卢庆莉 32
三、触发器电路
触发器的学习要点：
1、触发器功能：
可记忆一位二进制数。
2,基本 RSFF
3、常用触发器：
DFF（维持 — 阻塞 DFF）
负边沿 JKFF
2009-7-30 卢庆莉 33
基本 RSFF
2009-7-30 卢庆莉 34
特征方程,(重点 )
功能表：
2009-7-30 卢庆莉 35
DFF（维持 — 阻塞 DFF）
特征方程,（或次态方程）
Qn+1 = [ D ]? CP↑
式中：,CP↑,表示 FF状态的变化发生在 CP
的上升沿 。
2009-7-30 卢庆莉 36
功能表：
2009-7-30 卢庆莉 37
举例,
例一,二分频电路 (DFF处于计数状态 )
2009-7-30 卢庆莉 38
例二,用 DFF接成 2位二进制加法计数器
Q1 Q2
2009-7-30 卢庆莉 39
2009-7-30 卢庆莉 40
例三,用 DFF接成 2位二进制减法计数器
2009-7-30 卢庆莉 41
例四,N=1电路,设初始态为,0”。 （方法一）
分析,
讨论：
2009-7-30 卢庆莉 42
例五：已知如下电路为 N=3的分频电路，其输出为方波信号，请画出它的波形图。 （方法一）
讨论：
2009-7-30 卢庆莉 43
2009-7-30 卢庆莉 44
例六：已知如下电路为 N=7的分频电路，其输出为方波信号，请画出它的波形图。
2009-7-30 卢庆莉 45
2009-7-30 卢庆莉 46
例七,3bit可控延迟电路
2009-7-30 卢庆莉 47
① 用 3个 DFF实现 移位寄存器设计思路：
2009-7-30 卢庆莉 48
② 用 电 子 开关实现 1bit,2bit,3bit延迟。
设计思路：
2009-7-30 卢庆莉 49
最终实现 3bit可控延迟器,
2009-7-30 卢庆莉 50
负边沿 JKFF
特征方程：
2009-7-30 卢庆莉 51
功能表：
2009-7-30 卢庆莉 52
用 JKFF和与非门实现 M=5的加法计数器首先把 JKFF接成Ｔ 'FF的形式，即：
2009-7-30 卢庆莉 53
用 JKFF和与非门实现 M=5的减法计数器首先把 JKFF接成Ｔ 'FF的形式，即：
2009-7-30 卢庆莉 54
用 JKFF实现移位寄存器
2009-7-30 卢庆莉 55
二、计数器与分频电路计数器是数字系统中一种用得最多的时序逻辑部件，他的基本功能是记录输入脉冲的个数，可用于分频、定时、产生顺序脉冲和序列码以及数值运算等。
2009-7-30 卢庆莉 56
计数器与分频器应用：
1、用 74161芯片，采用置,0”法设计 M=7
的加法计数器；
2、用 74161芯片，采用可靠清,0”法设计
M=7的加法计数器；
3、用 74161芯片设计能按 8421BCD译码显示
0~59计数的 60分频电路；
2009-7-30 卢庆莉 57
计数器与分频器应用：
4、用 74161和 74151芯片产生如下序列：
,1111000110”
6、用 74161和 74151及若干与非门，设计一个同时输出两个不同的序列信号为：
Z1=111100010和 Z2=101110001的电路
5、试用 74161,74151及少量与非门实现如下功能,当 S=0时,产生序列 1011010;当 S=1时,产生序列 1110100。
2009-7-30 卢庆莉 58
计数器与分频器应用：
8、试用两片 74160芯片设计能按 8421BCD译码显示,01,02,…,11,12编码。
9、试用两片 74161芯片设计能按 8421BCD译码显示,01,02,…,11,12编码。
7、用 74161和 74138芯片设计一个五节拍分配器；
2009-7-30 卢庆莉 59
1、用 74161芯片，采用置,0”法设计
M=7
的加法计数器；解,首先了解 74161芯片的功能
2009-7-30 卢庆莉 60
74LS161芯片的讨论：
（ P158 图 6.56 74161逻辑电路 )
2009-7-30 卢庆莉 61
各级 FF均接为 DFF结论：
2009-7-30 卢庆莉 62
结论：
各级 FF均接为 TFF
2009-7-30 卢庆莉 63
2009-7-30 卢庆莉 64
在了解以上 74161芯片的结构以后。可知它是异步清,0”，同步置数。反馈函数按
SM-1写，即,SM-1=（ 0110） 2。
2009-7-30 卢庆莉 65
解,74161为同步置数方式，反馈状态为：
M – 1=7 –1= 6 =(0110)2;
2009-7-30 卢庆莉 66
输出波形：
2009-7-30 卢庆莉 67
用示波器画输出波形：
2009-7-30 卢庆莉 68
用示波器画输出波形：
2009-7-30 卢庆莉 69
用示波器画输出波形：
2009-7-30 卢庆莉 70
2、用 74161芯片，采用可靠清,0”法设计
M=7的加法计数器；反馈函数按 SM=（ 111） 2写。
2009-7-30 卢庆莉 71
电路图：
通常在实验室老师会提醒学生用置,0”
法实现计数器，
不用清,0”法做。原因在于电路简单。
2009-7-30 卢庆莉 72
定时仿真波形图：
2009-7-30 卢庆莉 73
3、用 74160芯片设计能按 8421BCD译码显示
0~59计数 的 60分 频电 路 ；
设计思路,6× 10=60
1,用 74160芯片实现 M=10的计数器；
2,用置,0”法，设计一个 M=6的计数器。
2009-7-30 卢庆莉 74
电路图：
2009-7-30 卢庆莉 75
74161采用清,0” 法实现 M=60的计数器
2009-7-30 卢庆莉 76
74161采用同步置,0” 法实现 M=60的计数器
2009-7-30 卢庆莉 77
74161采用异步置,0” 法实现 M=60的计数器
2009-7-30 卢庆莉 78
4、用一片 74161和一片 74151芯片产生如下序列：
,1111000110”。
设计分析,序列长度为,M=10，用 74161和 74151
实现序列码 。 74151芯片只有三个地址，需要对电路进行降维。
设计思路：
1） 74161用置,0”法设计一个 8421BCD码计数器 ;
2）采用 74151芯片，利用降维法实现
,1111000110”序列码。
2009-7-30 卢庆莉 79
设计步骤：
2009-7-30 卢庆莉 80
设计步骤：
2009-7-30 卢庆莉 81
2009-7-30 卢庆莉 82
用可编程器件实现的电原理图：
2009-7-30 卢庆莉 83
仿真波形图：
1 1 1 1 0 0 0 1 1 0 1 1 1 1 0 0 0
2009-7-30 卢庆莉 84
5,试用 74161,74151及少量与非门实现如下功能,当 S=0时,产生序列 1011010;当 S=1时,产生序列 1110100。
解,S=0,序列为,1 0 1 1 0 1 0
S=1,序列为,1 1 1 0 1 0 0
D0D1D2D3D4D5D6
M=7
2009-7-30 卢庆莉 85
2009-7-30 卢庆莉 86
2009-7-30 卢庆莉 87
6、各用一片 74161和 74151及若干与非门，设计一个同时输出两个不同的序列信号为：
Z1=111100010和 Z2=101110001的电路。
设计分析,1,Z1和 Z2 的序列长度都为,M=9。
2,74161只能实现计数，不可实现移位功能。如要实现移位功能，通常采用置数法。
3,74151只能有一个输出，不可能实现两个输出。
2009-7-30 卢庆莉 88
111100010,111100010
设计思路：
1.采用 74161芯片，用置数法实现 Z1序列信号。
2.采用 74151芯片，实现 Z2序列信号。
设计步骤：
2009-7-30 卢庆莉 89
设计步骤：
2009-7-30 卢庆莉 90
2009-7-30 卢庆莉 91
用可编程器件实现的电原理图：
2009-7-30 卢庆莉 92
功能仿真波形图：
2009-7-30 卢庆莉 93
提问,如果 Z1=111100010 M=9
将 Z2信号改为 ;Z2=101110000 M=9
电路如何设计?
D0=Q3Q2+Q3Q2+Q2Q0
=Q3Q2 Q3Q2 Q2Q0
2009-7-30 卢庆莉 94
74151芯片的数据端为,
D0=D1=D4=1
D2=D3=D5=D6=0
D7=Q3
2009-7-30 卢庆莉 95
2009-7-30 卢庆莉 96
提问,如果 Z1=111100010 M=9
将 Z2信号改为 ;Z2=001110001 M=9
电路如何设计?
D0=Q3Q2+Q3Q2+Q2Q0
=Q3Q2 Q3Q2 Q2Q0
2009-7-30 卢庆莉 97
74151芯片的数据端为,
D0=D1=D4=1
D2=D3=D5=D6=0
D7=Q3
2009-7-30 卢庆莉 98
2009-7-30 卢庆莉 99
7、用 74161和 74138芯片设计一个五节拍分配器；
设计思路：
1,用置,0”法，设计一个 M=5的计数器；
2,用 74138译码器实现五节拍分配器。
2009-7-30 卢庆莉 100
用可编程器件实现的电原理图：
2009-7-30 卢庆莉 101
功能仿真波形图：
2009-7-30 卢庆莉 102
8、试用两片 74160芯片设计能按 8421BCD译码显示,01,02,…,11,12编码。
设计思路：
1,分别用 74160芯片实现 M=10的计数器；
2,采用同步级联方法，用置,0”法，设计能按 8421BCD译码显示,01,02,…,11，
12编码的计数器。
2009-7-30 卢庆莉 103
实现的电原理图：
2009-7-30 卢庆莉 104
9、试用两片 74161芯片设计能按 8421BCD译码显示,01,02,…,11,12编码。
设计思路：
用一片 74161芯片实现个位数，需要考虑以下两点：
1.在没有产生进位之前,74161芯片实现正常的
01,02,…,09计数。当计数器计到 09时，
74161将产生进位 (即：逢十进一）。
2,当两片 74161芯片计数到 12时，个位和十位上的计数器将被置为 01；
2009-7-30 卢庆莉 105
设计方法有两种：
方法一：
1、当两片 74161芯片为,0000 1001”时，个位计数器用清,0”法实现正常的进位和清,0”
（即：,0001 0000”）。
2、当两片 74161芯片为,0001 0010”时，十位计数器被置成,0000”，个位计数器被置成
,0001”。
2009-7-30 卢庆莉 106
方法一：
2009-7-30 卢庆莉 107
方法二：
1、当两片 74161芯片为,0000 1001”时，个位计数器用置,0”法实现正常的进位和置,0”
（即：,0001 0000”）。
2、当两片 74161芯片为,0001 0010”时，十位计数器被置成,0000”，个位计数器被置成
,0001”。
3、由以上 1和 2两点可知，个位计数器的数据端
（ D0～ D3）将一会为,0000”，一会为,0001”。
这说明 个位计数器的 D0和置数端 LD分别需要一个电子开关进行切换。
2009-7-30 卢庆莉 108
示意图：
2009-7-30 卢庆莉 109
示意图：
2009-7-30 卢庆莉 110
方法二,1）用 74161和门电路实现
2009-7-30 卢庆莉 111
方法二,2）各用一片 74161和 74151实现
电工电子实验技术（上册）
数据选择器,译码器,触发器及计数器电路实验的讲课课件
2009-7-30 卢庆莉 2
二,译码器主要授课内容：
一,数据选择器三,触发器四,计数器
2009-7-30 卢庆莉 3
一,数据选择器
MUX:称为多路选择器或多路开关。
作用,从多个输入数据中选择其中一个送至输出端。
常用的典型芯片：
74157（二选一）,74153（四选一）,74151（八选一）。
2009-7-30 卢庆莉 4
典型芯片：八选一数据选择器
（ 2）真值表
2009-7-30 卢庆莉 5
应用,
（ 1）功能扩展利用端口少的器件的使能端扩展成一个端口多的 MUX。
① 用四选一实现八选一
2009-7-30 卢庆莉 6
功能表：
2009-7-30 卢庆莉 7
② 用 5片四选一实现十六选一 （树状型）
电路图：
2009-7-30 卢庆莉 8
功能表：
2009-7-30 卢庆莉 9
（ 2）实现逻辑函数图 4.2.24 MUX的卡诺图
2009-7-30 卢庆莉 10
由卡诺图可以看出 Di 相当于一个函数的函数值,Di不同,函数也不同。因此，可以用数据选择器实现函数发生器。
例一：
F=∑m（ 7,6,4）
2009-7-30 卢庆莉 11
强调,① 地址顺序问题。
② MUX是一个单输出电路，因此要实现多输出函数，必须用多个 MUX实现。
根据以上的分析和设计举例,可以看出,MUX的地址输入端数目与组合逻辑函数的输入端相等。即,m=n。
m表示 函数的输入端,n 表示 MUX的地址输入端数目。
下面对以下几种情况进行讨论。
① m=n;（前面以讨论，不再解释）
② m<n; （简述）
2009-7-30 卢庆莉 12
③ m>n; (重点讨论的问题 )
确定 Di的值有两种方法,代数法 和 几何法 。
几何法,（降维图）
2009-7-30 卢庆莉 13
2）几何法 （降维图）
若 m=n用卡诺图描述函数,通常图中填写,0”?“1”
和,?”没有别的符号。
但是，若 m>n，用卡诺图描述函数，这时图中填写除,0”?“1”和,?”外，还可以填写 变量或表达式,
对于这种卡诺图我们常称它为 降维图 。
例一：用一片 74153实现一位全加器。
2009-7-30 卢庆莉 14
2009-7-30 卢庆莉 15
2009-7-30 卢庆莉 16
例二：用数据选择器设计一个组合电路．该电路的函数为：
F(A,B,C,D)=Σ m(0,4,5,8,12,14)
2009-7-30 卢庆莉 17
用 74151实现
Vcc
GND
7404
Vcc
GND
2009-7-30 卢庆莉 18
二,译码器
2009-7-30 卢庆莉 19
3/8线译码器 （典型芯片 74138）
2009-7-30 卢庆莉 20
2009-7-30 卢庆莉 21
应用,
（ 1）功能扩展
① 用两个 2/4译码器扩展为 3/8译码器。
扩展方法,利用 2/4线译码器的使能端。
2009-7-30 卢庆莉 22
分析它的工作原理,
2009-7-30 卢庆莉 23
② 用两个 3/8译码器扩展为 4/16译码器扩展方法,利用使能端。
1） A3= 0 时,I片 工作,II片 禁止 。
2） A3= 1 时,I片 禁止,II片 工作 。
2009-7-30 卢庆莉 24
功能表：4/16方框图：
2009-7-30 卢庆莉 25
3?实现逻辑函数 (重点掌握 )
例如,用 2/4线译码器实现逻辑函数。
二进制译码器是一种完全的最小项译码器，每个译码器输出端 Yi= mi。因此，一个函数可用一个译码器加一个与非门实现。
2009-7-30 卢庆莉 26
2009-7-30 卢庆莉 27
举例,用 74138译码器设计一个 1位全减器,
解,1)列出真值表 2)写出表达式
2009-7-30 卢庆莉 28
3)画出电路图
2009-7-30 卢庆莉 29
方法一,
2009-7-30 卢庆莉 30
方法二,
2009-7-30 卢庆莉 31
方法三,
2009-7-30 卢庆莉 32
三、触发器电路
触发器的学习要点：
1、触发器功能：
可记忆一位二进制数。
2,基本 RSFF
3、常用触发器：
DFF（维持 — 阻塞 DFF）
负边沿 JKFF
2009-7-30 卢庆莉 33
基本 RSFF
2009-7-30 卢庆莉 34
特征方程,(重点 )
功能表：
2009-7-30 卢庆莉 35
DFF（维持 — 阻塞 DFF）
特征方程,（或次态方程）
Qn+1 = [ D ]? CP↑
式中：,CP↑,表示 FF状态的变化发生在 CP
的上升沿 。
2009-7-30 卢庆莉 36
功能表：
2009-7-30 卢庆莉 37
举例,
例一,二分频电路 (DFF处于计数状态 )
2009-7-30 卢庆莉 38
例二,用 DFF接成 2位二进制加法计数器
Q1 Q2
2009-7-30 卢庆莉 39
2009-7-30 卢庆莉 40
例三,用 DFF接成 2位二进制减法计数器
2009-7-30 卢庆莉 41
例四,N=1电路,设初始态为,0”。 （方法一）
分析,
讨论：
2009-7-30 卢庆莉 42
例五：已知如下电路为 N=3的分频电路，其输出为方波信号，请画出它的波形图。 （方法一）
讨论：
2009-7-30 卢庆莉 43
2009-7-30 卢庆莉 44
例六：已知如下电路为 N=7的分频电路，其输出为方波信号，请画出它的波形图。
2009-7-30 卢庆莉 45
2009-7-30 卢庆莉 46
例七,3bit可控延迟电路
2009-7-30 卢庆莉 47
① 用 3个 DFF实现 移位寄存器设计思路：
2009-7-30 卢庆莉 48
② 用 电 子 开关实现 1bit,2bit,3bit延迟。
设计思路：
2009-7-30 卢庆莉 49
最终实现 3bit可控延迟器,
2009-7-30 卢庆莉 50
负边沿 JKFF
特征方程：
2009-7-30 卢庆莉 51
功能表：
2009-7-30 卢庆莉 52
用 JKFF和与非门实现 M=5的加法计数器首先把 JKFF接成Ｔ 'FF的形式，即：
2009-7-30 卢庆莉 53
用 JKFF和与非门实现 M=5的减法计数器首先把 JKFF接成Ｔ 'FF的形式，即：
2009-7-30 卢庆莉 54
用 JKFF实现移位寄存器
2009-7-30 卢庆莉 55
二、计数器与分频电路计数器是数字系统中一种用得最多的时序逻辑部件，他的基本功能是记录输入脉冲的个数，可用于分频、定时、产生顺序脉冲和序列码以及数值运算等。
2009-7-30 卢庆莉 56
计数器与分频器应用：
1、用 74161芯片，采用置,0”法设计 M=7
的加法计数器；
2、用 74161芯片，采用可靠清,0”法设计
M=7的加法计数器；
3、用 74161芯片设计能按 8421BCD译码显示
0~59计数的 60分频电路；
2009-7-30 卢庆莉 57
计数器与分频器应用：
4、用 74161和 74151芯片产生如下序列：
,1111000110”
6、用 74161和 74151及若干与非门，设计一个同时输出两个不同的序列信号为：
Z1=111100010和 Z2=101110001的电路
5、试用 74161,74151及少量与非门实现如下功能,当 S=0时,产生序列 1011010;当 S=1时,产生序列 1110100。
2009-7-30 卢庆莉 58
计数器与分频器应用：
8、试用两片 74160芯片设计能按 8421BCD译码显示,01,02,…,11,12编码。
9、试用两片 74161芯片设计能按 8421BCD译码显示,01,02,…,11,12编码。
7、用 74161和 74138芯片设计一个五节拍分配器；
2009-7-30 卢庆莉 59
1、用 74161芯片，采用置,0”法设计
M=7
的加法计数器；解,首先了解 74161芯片的功能
2009-7-30 卢庆莉 60
74LS161芯片的讨论：
（ P158 图 6.56 74161逻辑电路 )
2009-7-30 卢庆莉 61
各级 FF均接为 DFF结论：
2009-7-30 卢庆莉 62
结论：
各级 FF均接为 TFF
2009-7-30 卢庆莉 63
2009-7-30 卢庆莉 64
在了解以上 74161芯片的结构以后。可知它是异步清,0”，同步置数。反馈函数按
SM-1写，即,SM-1=（ 0110） 2。
2009-7-30 卢庆莉 65
解,74161为同步置数方式，反馈状态为：
M – 1=7 –1= 6 =(0110)2;
2009-7-30 卢庆莉 66
输出波形：
2009-7-30 卢庆莉 67
用示波器画输出波形：
2009-7-30 卢庆莉 68
用示波器画输出波形：
2009-7-30 卢庆莉 69
用示波器画输出波形：
2009-7-30 卢庆莉 70
2、用 74161芯片，采用可靠清,0”法设计
M=7的加法计数器；反馈函数按 SM=（ 111） 2写。
2009-7-30 卢庆莉 71
电路图：
通常在实验室老师会提醒学生用置,0”
法实现计数器，
不用清,0”法做。原因在于电路简单。
2009-7-30 卢庆莉 72
定时仿真波形图：
2009-7-30 卢庆莉 73
3、用 74160芯片设计能按 8421BCD译码显示
0~59计数 的 60分 频电 路 ；
设计思路,6× 10=60
1,用 74160芯片实现 M=10的计数器；
2,用置,0”法，设计一个 M=6的计数器。
2009-7-30 卢庆莉 74
电路图：
2009-7-30 卢庆莉 75
74161采用清,0” 法实现 M=60的计数器
2009-7-30 卢庆莉 76
74161采用同步置,0” 法实现 M=60的计数器
2009-7-30 卢庆莉 77
74161采用异步置,0” 法实现 M=60的计数器
2009-7-30 卢庆莉 78
4、用一片 74161和一片 74151芯片产生如下序列：
,1111000110”。
设计分析,序列长度为,M=10，用 74161和 74151
实现序列码 。 74151芯片只有三个地址，需要对电路进行降维。
设计思路：
1） 74161用置,0”法设计一个 8421BCD码计数器 ;
2）采用 74151芯片，利用降维法实现
,1111000110”序列码。
2009-7-30 卢庆莉 79
设计步骤：
2009-7-30 卢庆莉 80
设计步骤：
2009-7-30 卢庆莉 81
2009-7-30 卢庆莉 82
用可编程器件实现的电原理图：
2009-7-30 卢庆莉 83
仿真波形图：
1 1 1 1 0 0 0 1 1 0 1 1 1 1 0 0 0
2009-7-30 卢庆莉 84
5,试用 74161,74151及少量与非门实现如下功能,当 S=0时,产生序列 1011010;当 S=1时,产生序列 1110100。
解,S=0,序列为,1 0 1 1 0 1 0
S=1,序列为,1 1 1 0 1 0 0
D0D1D2D3D4D5D6
M=7
2009-7-30 卢庆莉 85
2009-7-30 卢庆莉 86
2009-7-30 卢庆莉 87
6、各用一片 74161和 74151及若干与非门，设计一个同时输出两个不同的序列信号为：
Z1=111100010和 Z2=101110001的电路。
设计分析,1,Z1和 Z2 的序列长度都为,M=9。
2,74161只能实现计数，不可实现移位功能。如要实现移位功能，通常采用置数法。
3,74151只能有一个输出，不可能实现两个输出。
2009-7-30 卢庆莉 88
111100010,111100010
设计思路：
1.采用 74161芯片，用置数法实现 Z1序列信号。
2.采用 74151芯片，实现 Z2序列信号。
设计步骤：
2009-7-30 卢庆莉 89
设计步骤：
2009-7-30 卢庆莉 90
2009-7-30 卢庆莉 91
用可编程器件实现的电原理图：
2009-7-30 卢庆莉 92
功能仿真波形图：
2009-7-30 卢庆莉 93
提问,如果 Z1=111100010 M=9
将 Z2信号改为 ;Z2=101110000 M=9
电路如何设计?
D0=Q3Q2+Q3Q2+Q2Q0
=Q3Q2 Q3Q2 Q2Q0
2009-7-30 卢庆莉 94
74151芯片的数据端为,
D0=D1=D4=1
D2=D3=D5=D6=0
D7=Q3
2009-7-30 卢庆莉 95
2009-7-30 卢庆莉 96
提问,如果 Z1=111100010 M=9
将 Z2信号改为 ;Z2=001110001 M=9
电路如何设计?
D0=Q3Q2+Q3Q2+Q2Q0
=Q3Q2 Q3Q2 Q2Q0
2009-7-30 卢庆莉 97
74151芯片的数据端为,
D0=D1=D4=1
D2=D3=D5=D6=0
D7=Q3
2009-7-30 卢庆莉 98
2009-7-30 卢庆莉 99
7、用 74161和 74138芯片设计一个五节拍分配器；
设计思路：
1,用置,0”法，设计一个 M=5的计数器；
2,用 74138译码器实现五节拍分配器。
2009-7-30 卢庆莉 100
用可编程器件实现的电原理图：
2009-7-30 卢庆莉 101
功能仿真波形图：
2009-7-30 卢庆莉 102
8、试用两片 74160芯片设计能按 8421BCD译码显示,01,02,…,11,12编码。
设计思路：
1,分别用 74160芯片实现 M=10的计数器；
2,采用同步级联方法，用置,0”法，设计能按 8421BCD译码显示,01,02,…,11，
12编码的计数器。
2009-7-30 卢庆莉 103
实现的电原理图：
2009-7-30 卢庆莉 104
9、试用两片 74161芯片设计能按 8421BCD译码显示,01,02,…,11,12编码。
设计思路：
用一片 74161芯片实现个位数，需要考虑以下两点：
1.在没有产生进位之前,74161芯片实现正常的
01,02,…,09计数。当计数器计到 09时，
74161将产生进位 (即：逢十进一）。
2,当两片 74161芯片计数到 12时，个位和十位上的计数器将被置为 01；
2009-7-30 卢庆莉 105
设计方法有两种：
方法一：
1、当两片 74161芯片为,0000 1001”时，个位计数器用清,0”法实现正常的进位和清,0”
（即：,0001 0000”）。
2、当两片 74161芯片为,0001 0010”时，十位计数器被置成,0000”，个位计数器被置成
,0001”。
2009-7-30 卢庆莉 106
方法一：
2009-7-30 卢庆莉 107
方法二：
1、当两片 74161芯片为,0000 1001”时，个位计数器用置,0”法实现正常的进位和置,0”
（即：,0001 0000”）。
2、当两片 74161芯片为,0001 0010”时，十位计数器被置成,0000”，个位计数器被置成
,0001”。
3、由以上 1和 2两点可知，个位计数器的数据端
（ D0～ D3）将一会为,0000”，一会为,0001”。
这说明 个位计数器的 D0和置数端 LD分别需要一个电子开关进行切换。
2009-7-30 卢庆莉 108
示意图：
2009-7-30 卢庆莉 109
示意图：
2009-7-30 卢庆莉 110
方法二,1）用 74161和门电路实现
2009-7-30 卢庆莉 111
方法二,2）各用一片 74161和 74151实现
