第 3章 集成门电路与触发器
3.1 集成逻辑电路的分类
3.2 正逻辑和负逻辑的概念
3.3 TTL门电路
3.4 触发器
3.1集成逻辑电路的分类按功能分：数字电路、线性电路（模拟电路）两大类数字电路：从门电路到微处理器、存储器等多种
（ 1）按半导体制造工艺：
一类为双极型晶体管集成电路，它主要有晶体管 —晶体管逻辑 (TTL-Transistor Transistor Logic)、射极耦合逻辑
(ECL-Emitter Coupled Logic)和集成注入逻辑 (I2L-
Integrated Injection Logic)等几种类型。
(TTL,LTTL,STTL,LSTTL,ECL…)
另一类为 MOS(Metal Oxide Semiconductor)集成电路，
其有源器件采用金属 —氧化物 —半导体场效应管，它又可分为 NMOS,PMOS和 CMOS等几种类型。
MOS(PMOS,NMOS,CMOS,BiCMOS…)
两大类工艺技术的特点：
速度 功耗 集成度
TTL(晶体管晶体管逻辑） 快 大 低
MOS（金属氧化物半导体） 慢 小 高目前最常用的工艺,CMOS（互补金属氧化物半导体）
（ 2）按封装（外形）分：双列直插、表面封装,BGA(Ball Grid Array)
二极管 ----晶体三极管逻辑门（ DTL）
集 晶体三极管 ----晶体三极管逻辑门 （ TTL）
成 双极型 射极耦合逻辑门 （ ECL）
逻 集成注入逻辑门电路 （ ）
辑 N沟道 MOS门 (NMOS)
门 单极型 (MOS型 ) P 沟道 MOS门 (PMOS)
互补 MOS门 (CMOS)
LI2
（ 3）集成门电路按开关元件分类集成,把晶体管、电阻、和导线等封装在一个芯片上。
2.集成电路发展历史
“集成电路” (IC)是相对“分立原件”而言的，是所有以半导体工艺将电路集成到一块芯片的器件总称。
半导体制造工艺的发展带动了集成电路的更新换代。
VLSI时代存储器件制造工艺带动了整个微处理器的更新换代。
摩尔定律：每 18个月集成度翻一翻。
集成电路内部的连线宽度是主要的指标,
0.8?m,0.35?m,0.25?m,0.18?m,0.13?m …….
集成电路发展历史（续）
（ 1） Small Scale IC （ SSI）
小规模 IC 1965年规模,10个门 /片 电路以下主要产品,门电路触发器（ Flip Flop）
集成电路发展历史（续）
（ 2） Medium Scale IC （ MSI）
中规模 IC 1970年规模,10－ 100个门 /片主要产品：逻辑功能部件
4位 ALU（ 8位寄存器）
集成电路发展历史（续）
（ 3） Large Scale IC （ LSI）
大规模 IC 1976年规模,100－ 9999个门 /片主要产品：规模更大的功能部件存储器,8位 CPU
集成电路发展历史（续）
（ 4） Very large Scale IC （ VLSI）
超大规模 IC 80年代初规模,10000个门以上多个子系统集成集成电路发展历史（续）
（ 5） Ultra large Scale IC （ ULSI）
甚大规模 IC（微处理器等）
每隔 18个月，集成度翻一翻价格 1/2
品种多性能高
3.门电路说明：与非门 （ NAND——
NOT-AND）
功能：实现用,0‖封锁电路，其中 C为控制端
10
1
FC
PFCP
C F
A
B F
C
10
1
FC
ABFC
与或非门 （ AND-OR-INVERT）
实现“与或非”逻辑
CDABF+
A
B
F
C
D
与或非门应用 (一）
实现封锁
+
A
B F
C
D
E
CDABFE ;0
E=1 F= 0 实现封锁与或非门应用（二）
数据选择当 S＝ 1时,A被选中
F+
A
C
S
当 S＝ 0时,C被选中关于门电路的几点说明
先”与”后”非” 和 先”非”后”或” 等价
先”或”后”非” 和 先”非”后”与” 等价
P
C F
P
C F
+
P
C F
P
C F+
PCF? PCCPF
4.器件的开关特性门：具有开关作用。
门电路：具有控制信号通过或不通过能力的电路。
一、器件的开关作用二、半导体二极管的开关特性
1.开关作用三、双极型三极管的输入特性
iB
0 Von=0.7 Vbe
输入特性
+
-
Iv
+
-
ov
ccV
BR
CR
三、双极型三极管的输出特性
β＝
0 0.3 5 10 15
5
4
3
2
1
饱和区
Ic(mA)
截止区
50uA
40uA
30uA
20uA
10uA
Ib=0
VcE(V)
放大区
Ic
Ib
+
-
Iv
+
-
ov
ccV
BR
CR
三、晶体管的工作状态
c
b
e
+
-
Iv
+
-
ov
ccV
BR
CR
截止状态
Vb<0.7v,Ib=0,Ic=0,
c
b
e
饱和状态
Ic <Ib,Vb=0.7v,Vc=0.3v,
c
b
e
放大状态
Vb=0.7v,Ic =Ib
晶体管的开关特性
N PN 型三极管截止、放大、饱和 3 种工作状态的特点工作状态 截 止 放 大 饱 和条 件 i
B
＝ 0 0 ＜ i
B
＜ I
BS
i
B
＞ I
BS
偏置情况发射结反偏集电结反偏
u
BE
<0,u
BC
<0
发射结正偏集电结反偏
u
BE
>0,u
BC
<0
发射结正偏集电结正偏
u
BE
>0,u
BC
>0
集电极电流 i
C
＝ 0 i
C
＝ β i
B
i
C
＝ I
CS
ce 间电压 u
CE
＝ V
CC
u
CE
＝ V
CC
－
i
C
R
c
u
CE
＝ U
C E S
＝
0.3V
工作特点
ce 间等效电阻很大，
相当开关断开可变很小，
相当开关闭合四、基本门电路对应三种基本逻辑运算，有三种基本门电路
⒈ 二极管与门（ D与门）
⑴ 电路
5V A
0V B
F
R
D1
D2
Vcc（ 5V）
⑵ 原理
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止电路分析要求出输入的各种组合与输出的关系电位表：
⒈ 二极管与门 (续 )
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止
0→ 低电位
1→ 高电位真值表,
A B F
0 0 0
0 1 0
1 0 0
1 1 1
实现了与逻辑功能
⑶ 符号
A
BF&
国标 惯用 国外
A
B F
A
B F
⒉ 二极管或门（ D或门）
⑴ 电路
5V A
0V B
F
R
D1
D2
⑵ 原理
VA VB VF D1 D2
0V 0V 0V 止 止
0V 5V 4.3V 止 通
5V 0V 4.3V 通 止
5V 5V 4.3V 通 通电位表：
0→ 低电位
1→ 高电位真值表,
A B F
0 0 0
0 1 1
1 0 1
1 1 1
实现了或逻辑功能
⑶ 符号国标 惯用 国外
F
A
B
≥1 A
B F＋
A
B F
⒊ 晶体管非门 (反相器 )
⑶ 符号
⑴ 电路
⑵ 原理
VA VF T
0V 5V 止
5V 0.3V 通电位表,真值表,
A F
0 1
1 0
实现了非逻辑功能
A
Rb
Rc
Vcc(5V)
F
T
国标 惯用 国外
FA
1 A F FA
实际的与非门器件
1 7
14 8
74LS00
2输入 4与非门
1 7
14 8
74LS30
8输入与非门
3.2正逻辑与负逻辑
1.正逻辑与负逻辑的概念
在逻辑电路中，常把电平的高、低和逻辑 0,1联系起来，
若 H=1,L=0,称正逻辑；若 H=0,L=1,称负逻辑。
在本课程中，一律采用正逻辑 。
S
输出信号输入信号
R
ccV
0viv
1
0
正逻辑
0
1
负逻辑正逻辑与负逻辑
A B F
L L
H L
L H
H H
H
H
H
L
A B F
0 0
1 0
0 1
1 1
1
1
1
0
A B F
1 1
0 1
1 0
0 0
0
0
0
1
功能表 正逻辑 负逻辑
ABF? BAF
⒈ 正逻辑 门电路的输入、输出电压定义为：
⒉ 负逻辑说明,⑴前面所述基本门电路均以正逻辑定义。
⑵同一个逻辑门电路，在不同逻辑定义下，
实现的逻辑功能不同。
⑶数字系统中，不是采用正逻辑就是采用负逻辑，而 不能混合使用 。
本书中采用 正 逻辑系统。
低电位 → 0
高电位 → 1
门电路的输入、输出电压定义为,低电位 → 1高电位 → 0
五、逻辑约定正负逻辑约定举例
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止正逻辑
5V A
0V B
F
R
D1
D2
Vcc（ 5V）
电位表：
A B F
0 0 0
0 1 0
1 0 0
1 1 1
负逻辑
A B F
1 1 1
1 0 1
0 1 1
0 0 0
真值表 真值表正与逻辑 负或逻辑
F＝ AB F＝ A＋ B
等价
⒊ 正负逻辑转换 （只需了解）
⑴ 依据,
BAFBAF
BAFABF
一个门的输入和输出同时取反，则：
正逻辑 ←→ 负逻辑
⑵ 目的：
⑶ 方法,从后往前的奇数级上，输入、输出都取反，且与门 → 或门，或门 → 与门，即可化简电路。
化简和转换电路。
Y
&A
B
&
& & &
C
D E F
正负逻辑转换举例
HECDABY
Y
&A
B
&
& & &
C
D E F
1.奇数级，前后取反
2.相互抵消
3.与门 → 或门
≥1
≥1
Y
&A
B
&
&
C
D E H
1
1
HC D EA B E
HECDABY
)(
最简单的二值逻辑 ——开关
S
输出信号输入信号
R
ccV
0viv
1
0
正逻辑开关打开,V0＝,H‖
开关闭合,V0＝,L‖
3.3TTL门电路
1、电路
CBAF
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
多发射极输入级中间倒相级推挽输出级输入级由多发射极晶体管
T1和基极电组 R1组成,它实现了输入变量 A,B,C
的与运算 。
B
F
R
D1
D3
Vcc（ 5V）
D2
A
C
D4
中间级是放大级，由 T2,R2
和 R3组成,T2
的集电极 C2和发射极 E2可以分提供两个相位相反的电压信号
C2
E2
输出级：由 T3,T4,T5和 R4、
R5组成，其中 T3,T4构成复合管，与 T5组成推拉式输出结构
，具有较强的负载能力。
3.3.1、与非门
“0”
1V
Vb1=0.1+0.7=0.8V
三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1V
V
V
3.6
3.6
0.3
二、工作原理
T1深饱和
T2截止
T5截止
1,输入有低电平（ 0.1V）时不足以让
T2,T5导通
+5V
F
R4R2
R1
3k
R5
T3
T4T
1
b1 c
1A
B
C
“0”
1V
uou
o=5-uR2-ube3-ube4?3.6V高电平！
1,输入有低电平（ 0.1V）时 (续 )
T1深饱和
T2截止
T5截止 T3微饱和
T4放大结论 1:输入有低时,输出为高与非门工作原理：
(输入为低 )
设：” L‖=0.1V,” H‖=3.6V
VA=‖L‖,VB=‖H‖，
IR1流向 A,其电流为 IA＝ IIL ＝ (Vcc-Vbe1-VA)/R1=1.4 mA
Vb1=VA+Vbe1=0.8V,Ic1很小,T1深饱和，
Vc1=VA+Vces1=0.1 V +0.3 V =0.4 V,导致 T2,T5截止，
Vc2≈Vcc,T3,T4导通输出电压,V0h=Vc2-Vbe3-Vbe4=3.6 V
输出电流 Ioh,从 T4向外流。
―H‖
―L‖
―H‖
A
B
Vcc=5V
T1:倒置全饱和导通
Vb1=2.1V
Vc1=1.4V
全反偏?1V
截止
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
2,输入全为高电平（ 3.6V）时
2.1V
1.4V
T1管,Ve1=3.6V
Vb1=2.1V
Vc1=1.4V
T1管在倒置工作状态
3.6V
T2,T5管饱和导通,
Vce2=0.3V
所以,Vc2=1V→T3,放大
Vb4=0.3V → T4,截止
0.3V
T2:饱和
T5:饱和
T3:放大
T4:截止放大
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C 饱和
uF=0.3V
2,输入全为高电平（ 3.6V）时 (续 )
饱和
3.6V
T1:倒置
T2:饱和
T5:饱和
T3:放大
T4:截止结论 2:输入全高时,输出为低
T5饱和,
Vce5=0.3V
与非门工作原理,(输入为高 )
VA=VB=‖H‖=3.6V
IR1全部流向 T2基极输入漏电流 IIH，从多发射极流入
T2,T5饱和,T2基极的电压为 1.4v,T2发射极 (T5基极 )的电压为 0.7V。由于 T5饱和，所以：
输出电压,VoL =Vces5=0.1~0.3V=‖L‖
输出电流 IoL,从外电路流向 T5
由于 T2饱和,所以 T2集电极的电压为 1V,T3,微导通,T4 截止
T3-T4称,1‖输出级,T5称,0‖输出级，组成推 -拉式输出结构，又称图腾柱结构（ Totem）输出图腾柱
―H‖
―H‖
―L‖
与非门结构
AB
ABAB
T
2
分相器
AB
T3,T4
―1‖驱动极
T5
―0‖驱动极
ABT1
与
A
B Y
基极输入，集电极输出，反相基极输入，发射极输出，同相工作原理小结,
1,输入有低电平（ 0.1V）时
VF=3.6V
2,输入全为高电平（ 3.6V）时
VF=0.3V
T1:倒置
T2:饱和
T3:放大
T4:截止
T5:饱和
T1深饱和
T2截止
T3微饱和
T4放大
T5截止
CBAF3,逻辑功能
3.开关特性
TTL线路有较快的开关速度，原因,
– 输入由,1‖跳至,0‖时，因 T1射极突跳至,0‖，
IR1流入 T1射极，因 T2,T5此时尚未脱离饱和，
VC1仍为 1.4V,T1处于放大状态，于是有很大的电流从 T2基极流向 T1，使 T2基区存储电荷迅速消散，加快 T2退出饱和，因而加快与非门输出由,0‖向,1‖的转换
3.开关特性
在 T2由饱和向截止转换时,VC2升高，使 T3、
T4同时导通，,1‖驱动级给尚未脱离饱和的
T5提供很大集流，从而使 T5迅速脱离饱和。
在 T5脱离饱和时,VC2抬高,Ib5随之减少，
这时 T5吸收不了由 T3,T4流来的电流，它们大部分流向输出负载电容，使它迅速充电，
加快输出电压上升
R3为 T5基区电荷的逸散提供了通路，使 T5截止过程加快
4.电路设计中,线与”
在电路设计中经常需要一些逻辑电路的输出直接连接在一起，实现“线与”。
例如简单的中断逻辑示意。
CPU
外设 1 外设 2 外设 3
int―线与,
（ 1）“线与”的定义
如果把驱动电路 A,B,C…… 的输出直接挂向总线，要求当某一驱动器向总线发送数据 D时，其余驱动器 OFF，输出均为,1‖。这样，总线状态为各驱动器输出状态之“与”，即 D·1·1·……=D,
把这种与连接称为“线与”（ Wired AND）。
（ 2）普通与非门输出实现“线与”
时电流流向
T4
T5 T5
T4
1
2
1 2
普通与非门是否可以实现,线与,功能？
（ 3）为什么普通与非门输出不能直接连在一起上面与非门的输入为,0”,T3
和 T4导通，与非门的输出为
,1”。
下面与非门的输入为,1”,T2
和 T5导通，与非门的输出为
,0”。
如果,线与,在一起，由于在
Vcc和,地,之间形成了一个通路，流过这个通路的电流约为
5v/100=50mA。这个电流数值以远远超过正常工作电流，将会损坏上面的 T4或下面的 T5。
―0‖
―1‖ ―0‖
―1‖
（ 4）使用普通逻辑门实现,线与,时带来的问题
图腾输出结构的电路，是不能把它们的输出线与在一起的。否则，当一门电路的输出为,H‖，另一为,L‖时，有大电流从,H‖端流向,L‖端，电流太大，会烧坏与非门。
逻辑设计中遇到“线与”时怎么办？
（ 5）集电极开路输出门电路把 T3,T4网络去掉，这种输出结构称为 OC输出结构。这种门电路称为 OC门。线与时，输出回路间的电流通路不复存在。电流都是由 Vdd和 RL 联合提供。一般 RL 称为上拉电阻，
阻值为 1.5K,所以当线与的输出为低电平时,T5上的最大电流为 5V/1.5K=3.3mA。不会损坏器件。
OUT
LR
（ 6）集电极开路输出与非门电路
由于 OC门输出不是 Totem结构，电路的上升延迟很大，这是因为：
–T5退饱和很慢
–对输出负载电容的充电电流只能通过外接的 RL来提供。因此，输出波形的上升沿时间很大。
–采用 OC门只适合速度较慢的电路，
对于速度要求较快（例如 CPU的数据总线），就不能使用 OC门
3.3.2与或非门
当输入 A,B都为高电平时,T2,T5导通,T3、
T4截止，从而使输出 Y为低电平；当 C,D都为高电平时,T2’,T5导通,T3,T4截止，而使输出
Y为低电平。即使（ A,B）和（ C,D）这两组输入中至少有一组全为高电平时,T5导通,T3,T4
截止，输出 Y为低电平；而当（ A,B）中至少有一个为低电平，（ C,D）中至少有一个为低电平，
T2,T2’同时截止，才使 T5截止,T3,T4导通，
输出为高电平，因此实现与或非关系。
3.3.3与门
当输入 A,B都为低电平或至少有一个为低电平时,T2,T3,T4截止,T2’,T5导通，
从而使输出为低电平；当输入 A,B都为高电平,T2,T3,T4导通,T2’,T5截止，
输出为高电平。
3.3.4异或门和异或非门
只要 T6和 T7当中有一个基极为高电平，都使 T8,T9截止、
T10导通，输出为低电平。若 A,B同时为高电平，则 T6、
T10导通而 T8,T9截止，输出为低电平。反之，若 A,B
同时为低电平，则 T4和 T5同时截止，使 T7和 T10导通而
T8,T9截止，输出也为低电平。当 A,B不同时（即一个是高电平而另一个是低电平）,T1正向饱和导通,T6截止同时，由于 A,B中必有一个是高电平，使 T4,T5中有一个导通，从而使 T7截止。 T6,T7同时截止以后,T8、
T9导通,T10截止，故输出为高电平。因此,Y和 A,B间为异或关系。
门电路级联,前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。
OHI
IHI“1”
ILI
OLI
“0”
―1‖ ―0‖
负载能力的计算
“1” I
oH=N*IIH
N=IoH/IIH=400 uA /40 uA =10
门电路级联
“0” IoL=N*IIL
N=IoL/IIL=16mA/1.6mA=10
负载大于与非门承受能力的状态分析（ IOL）
T1
ILI
OLI
“0”
T5
T4
T1
正常工作时,T5处于深饱和状态,T5的 Vc=0.3v,Ic远小于Ib 。当负载增大时,IOL 增大到 IcIb,T5将脱离饱和状态进入放大状态,Vc不能保持 0.3v，将会增大，
所以 T5的输出就无法保持,低,的有效状态。
负载大于与非门承受能力的状态分析（ IOH）
“1”
T1
IHI
OHI
“1”
T3
T4
T1
T2
Vcc
R2
正常工作时,T3,T4处于导通状态,T3基极的电流非常小,R2上的压降可以忽略，所以 T3基极的电压为
5v。输出的电压为 5v-0.7v-0.7v=3.6v。当负载（ IOH)
非常大时,R2上的电流也增大,R2上的压降也会增大,T3基极的电压会下降，所以输出的电压会降低。
不能保持在 3.6v左右。
结论
负载大于与非门承受能力时，低电平变高，
高电平变低。与非门处于非正常工作方式，
将会导致整个逻辑电路不能工作。
直流参数
,0”输入电流 IIL<=1.6 mA
,1”输出电流 I0H <=0.4 mA
,1”输出电压 Voh >=3V (10个负载 )
,1”输入电流 IIH <=40 uA
,0”输出电流 I0L<=16 mA‖
,0”输出电压 VoL<=0.35V (10个负载 )
―0‖ ―1‖
―0―1‖
问题,OC门是否可以和普通与非门实现
“线与”？
3.3.5设计速度较快,线与,
逻辑需要采用三态门
1.三态门电路（ Tri-State
Circuit ）的基本原理
三态门电路即保留了 Totem输出结构，又具有 OC门输出可以“线与”的特点
基本原理当 G=0,T3,T4,T5均截止,NAND输出 F=Z（高阻态）
G还经过二极管 D与 T3基极相连相当于接低电平，所以 T3,T4截止当控制 G=1时，电路是一个 Totem结构的 NAND
三态电路 Tri-State Circuit
A
B
G
功能表
A B G F
X X 0 Z
0 0 1 1
1 0 1 1
0 1 1 1
1 1 1 0
高阻态正常态没有接反相器两种基本的三态 NAND
G
功能表
10ZX1F
BA?
G
功能表
101
011
ZX0
FBA?
A
B
G
A
B
G
A
B
G
两个三态门和总线相连电路 1,2只能有一个处于正常态若要求 D1向 BUS传送，则应有：
若要求 D2向 BUS传送，则应有：
1,0 21 GG
0,1 21 GG
1
BUS21G
1D
2D
2G
高阻正常三态电路 Tri-State Circuit
若原来是 D1向 BUS传送，现在要改为 D2向 BUS
传送，如何实现这种转换？
应使门 1由正常态转为高阻态，快于门 2由高阻态转为正常态。
即有一短暂过程门 1,2均处于高阻态。否则，门
1,2有一短暂过程均处于正常态，于是门 1,2输出 间有很大的浪涌电流，从而影响 BUS正常工作。
三态电路 Tri-State Circuit
使用三态门，使控制信号 G1的正跳比它的负跳变先到达。
设计三态门时，确保电路由正常态到高阻态的传输延迟小于电路由高阻态到正常态的传输延迟。
5.参数
（ 1）开关参数
（ 1）开关参数
（ 1）开关参数
（ 1）开关参数
5.参数
（ 2）直流参数
三态门的正常态输出电流 IOH比一般 TTL的 IOH大
IOH普 =400---1000μA
IOH=6.5mA
三态门高阻的输出电流 Ioz小于 oc电路的输出漏电流
Ioz ≦ 40μA Iozoc 250μA
高阻时 IIL(o输入端） <40μA
所以 IOH比较大,Ioz比较小 。
≈
（ 2）直流参数
（ 2）直流参数
6.三态门的应用 ——集成化三态缓冲门
6.三态门的应用 ——集成化三态驱动器
6.三态门的应用 ——双向总线驱动器双向总线驱动器，又称收发器（ Transceiver）
E=―1‖时，读操作，上面三态门正常工作
E=―0‖时，写操作，下面三态门正常工作
E=―0‖时，
读操作，
E=―1‖时，
写操作普通门与三态门外部特性比较
IIL IIH IOL IOH VH VL
普通门 1.6mA 40μA 16mA 0.4mA 3.6V 0.3V
三态门正常态 1.6mA 40μA 16mA 6.5mA 3.6V 0.3V
Z态 40μA 40μA 40μA 40μA 5V 1.5V 0V
IIZ IOZ
BUS
“0”,0”,0”,0”“1”,1”
IOH IOZ IOZ IIH IIH IIH
“1”
“0”
“1”
“0”,0”,0”,1”“1”,1”
IOL IOZ IOZ IIL IIL IIZ
“0”
“1”
“0”
BUS
总线为,1‖
态总线为,0‖
态
3.1 集成逻辑电路的分类
3.2 正逻辑和负逻辑的概念
3.3 TTL门电路
3.4 触发器
3.1集成逻辑电路的分类按功能分：数字电路、线性电路（模拟电路）两大类数字电路：从门电路到微处理器、存储器等多种
（ 1）按半导体制造工艺：
一类为双极型晶体管集成电路，它主要有晶体管 —晶体管逻辑 (TTL-Transistor Transistor Logic)、射极耦合逻辑
(ECL-Emitter Coupled Logic)和集成注入逻辑 (I2L-
Integrated Injection Logic)等几种类型。
(TTL,LTTL,STTL,LSTTL,ECL…)
另一类为 MOS(Metal Oxide Semiconductor)集成电路，
其有源器件采用金属 —氧化物 —半导体场效应管，它又可分为 NMOS,PMOS和 CMOS等几种类型。
MOS(PMOS,NMOS,CMOS,BiCMOS…)
两大类工艺技术的特点：
速度 功耗 集成度
TTL(晶体管晶体管逻辑） 快 大 低
MOS（金属氧化物半导体） 慢 小 高目前最常用的工艺,CMOS（互补金属氧化物半导体）
（ 2）按封装（外形）分：双列直插、表面封装,BGA(Ball Grid Array)
二极管 ----晶体三极管逻辑门（ DTL）
集 晶体三极管 ----晶体三极管逻辑门 （ TTL）
成 双极型 射极耦合逻辑门 （ ECL）
逻 集成注入逻辑门电路 （ ）
辑 N沟道 MOS门 (NMOS)
门 单极型 (MOS型 ) P 沟道 MOS门 (PMOS)
互补 MOS门 (CMOS)
LI2
（ 3）集成门电路按开关元件分类集成,把晶体管、电阻、和导线等封装在一个芯片上。
2.集成电路发展历史
“集成电路” (IC)是相对“分立原件”而言的，是所有以半导体工艺将电路集成到一块芯片的器件总称。
半导体制造工艺的发展带动了集成电路的更新换代。
VLSI时代存储器件制造工艺带动了整个微处理器的更新换代。
摩尔定律：每 18个月集成度翻一翻。
集成电路内部的连线宽度是主要的指标,
0.8?m,0.35?m,0.25?m,0.18?m,0.13?m …….
集成电路发展历史（续）
（ 1） Small Scale IC （ SSI）
小规模 IC 1965年规模,10个门 /片 电路以下主要产品,门电路触发器（ Flip Flop）
集成电路发展历史（续）
（ 2） Medium Scale IC （ MSI）
中规模 IC 1970年规模,10－ 100个门 /片主要产品：逻辑功能部件
4位 ALU（ 8位寄存器）
集成电路发展历史（续）
（ 3） Large Scale IC （ LSI）
大规模 IC 1976年规模,100－ 9999个门 /片主要产品：规模更大的功能部件存储器,8位 CPU
集成电路发展历史（续）
（ 4） Very large Scale IC （ VLSI）
超大规模 IC 80年代初规模,10000个门以上多个子系统集成集成电路发展历史（续）
（ 5） Ultra large Scale IC （ ULSI）
甚大规模 IC（微处理器等）
每隔 18个月，集成度翻一翻价格 1/2
品种多性能高
3.门电路说明：与非门 （ NAND——
NOT-AND）
功能：实现用,0‖封锁电路，其中 C为控制端
10
1
FC
PFCP
C F
A
B F
C
10
1
FC
ABFC
与或非门 （ AND-OR-INVERT）
实现“与或非”逻辑
CDABF+
A
B
F
C
D
与或非门应用 (一）
实现封锁
+
A
B F
C
D
E
CDABFE ;0
E=1 F= 0 实现封锁与或非门应用（二）
数据选择当 S＝ 1时,A被选中
F+
A
C
S
当 S＝ 0时,C被选中关于门电路的几点说明
先”与”后”非” 和 先”非”后”或” 等价
先”或”后”非” 和 先”非”后”与” 等价
P
C F
P
C F
+
P
C F
P
C F+
PCF? PCCPF
4.器件的开关特性门：具有开关作用。
门电路：具有控制信号通过或不通过能力的电路。
一、器件的开关作用二、半导体二极管的开关特性
1.开关作用三、双极型三极管的输入特性
iB
0 Von=0.7 Vbe
输入特性
+
-
Iv
+
-
ov
ccV
BR
CR
三、双极型三极管的输出特性
β＝
0 0.3 5 10 15
5
4
3
2
1
饱和区
Ic(mA)
截止区
50uA
40uA
30uA
20uA
10uA
Ib=0
VcE(V)
放大区
Ic
Ib
+
-
Iv
+
-
ov
ccV
BR
CR
三、晶体管的工作状态
c
b
e
+
-
Iv
+
-
ov
ccV
BR
CR
截止状态
Vb<0.7v,Ib=0,Ic=0,
c
b
e
饱和状态
Ic <Ib,Vb=0.7v,Vc=0.3v,
c
b
e
放大状态
Vb=0.7v,Ic =Ib
晶体管的开关特性
N PN 型三极管截止、放大、饱和 3 种工作状态的特点工作状态 截 止 放 大 饱 和条 件 i
B
＝ 0 0 ＜ i
B
＜ I
BS
i
B
＞ I
BS
偏置情况发射结反偏集电结反偏
u
BE
<0,u
BC
<0
发射结正偏集电结反偏
u
BE
>0,u
BC
<0
发射结正偏集电结正偏
u
BE
>0,u
BC
>0
集电极电流 i
C
＝ 0 i
C
＝ β i
B
i
C
＝ I
CS
ce 间电压 u
CE
＝ V
CC
u
CE
＝ V
CC
－
i
C
R
c
u
CE
＝ U
C E S
＝
0.3V
工作特点
ce 间等效电阻很大，
相当开关断开可变很小，
相当开关闭合四、基本门电路对应三种基本逻辑运算，有三种基本门电路
⒈ 二极管与门（ D与门）
⑴ 电路
5V A
0V B
F
R
D1
D2
Vcc（ 5V）
⑵ 原理
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止电路分析要求出输入的各种组合与输出的关系电位表：
⒈ 二极管与门 (续 )
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止
0→ 低电位
1→ 高电位真值表,
A B F
0 0 0
0 1 0
1 0 0
1 1 1
实现了与逻辑功能
⑶ 符号
A
BF&
国标 惯用 国外
A
B F
A
B F
⒉ 二极管或门（ D或门）
⑴ 电路
5V A
0V B
F
R
D1
D2
⑵ 原理
VA VB VF D1 D2
0V 0V 0V 止 止
0V 5V 4.3V 止 通
5V 0V 4.3V 通 止
5V 5V 4.3V 通 通电位表：
0→ 低电位
1→ 高电位真值表,
A B F
0 0 0
0 1 1
1 0 1
1 1 1
实现了或逻辑功能
⑶ 符号国标 惯用 国外
F
A
B
≥1 A
B F＋
A
B F
⒊ 晶体管非门 (反相器 )
⑶ 符号
⑴ 电路
⑵ 原理
VA VF T
0V 5V 止
5V 0.3V 通电位表,真值表,
A F
0 1
1 0
实现了非逻辑功能
A
Rb
Rc
Vcc(5V)
F
T
国标 惯用 国外
FA
1 A F FA
实际的与非门器件
1 7
14 8
74LS00
2输入 4与非门
1 7
14 8
74LS30
8输入与非门
3.2正逻辑与负逻辑
1.正逻辑与负逻辑的概念
在逻辑电路中，常把电平的高、低和逻辑 0,1联系起来，
若 H=1,L=0,称正逻辑；若 H=0,L=1,称负逻辑。
在本课程中，一律采用正逻辑 。
S
输出信号输入信号
R
ccV
0viv
1
0
正逻辑
0
1
负逻辑正逻辑与负逻辑
A B F
L L
H L
L H
H H
H
H
H
L
A B F
0 0
1 0
0 1
1 1
1
1
1
0
A B F
1 1
0 1
1 0
0 0
0
0
0
1
功能表 正逻辑 负逻辑
ABF? BAF
⒈ 正逻辑 门电路的输入、输出电压定义为：
⒉ 负逻辑说明,⑴前面所述基本门电路均以正逻辑定义。
⑵同一个逻辑门电路，在不同逻辑定义下，
实现的逻辑功能不同。
⑶数字系统中，不是采用正逻辑就是采用负逻辑，而 不能混合使用 。
本书中采用 正 逻辑系统。
低电位 → 0
高电位 → 1
门电路的输入、输出电压定义为,低电位 → 1高电位 → 0
五、逻辑约定正负逻辑约定举例
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止正逻辑
5V A
0V B
F
R
D1
D2
Vcc（ 5V）
电位表：
A B F
0 0 0
0 1 0
1 0 0
1 1 1
负逻辑
A B F
1 1 1
1 0 1
0 1 1
0 0 0
真值表 真值表正与逻辑 负或逻辑
F＝ AB F＝ A＋ B
等价
⒊ 正负逻辑转换 （只需了解）
⑴ 依据,
BAFBAF
BAFABF
一个门的输入和输出同时取反，则：
正逻辑 ←→ 负逻辑
⑵ 目的：
⑶ 方法,从后往前的奇数级上，输入、输出都取反，且与门 → 或门，或门 → 与门，即可化简电路。
化简和转换电路。
Y
&A
B
&
& & &
C
D E F
正负逻辑转换举例
HECDABY
Y
&A
B
&
& & &
C
D E F
1.奇数级，前后取反
2.相互抵消
3.与门 → 或门
≥1
≥1
Y
&A
B
&
&
C
D E H
1
1
HC D EA B E
HECDABY
)(
最简单的二值逻辑 ——开关
S
输出信号输入信号
R
ccV
0viv
1
0
正逻辑开关打开,V0＝,H‖
开关闭合,V0＝,L‖
3.3TTL门电路
1、电路
CBAF
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
多发射极输入级中间倒相级推挽输出级输入级由多发射极晶体管
T1和基极电组 R1组成,它实现了输入变量 A,B,C
的与运算 。
B
F
R
D1
D3
Vcc（ 5V）
D2
A
C
D4
中间级是放大级，由 T2,R2
和 R3组成,T2
的集电极 C2和发射极 E2可以分提供两个相位相反的电压信号
C2
E2
输出级：由 T3,T4,T5和 R4、
R5组成，其中 T3,T4构成复合管，与 T5组成推拉式输出结构
，具有较强的负载能力。
3.3.1、与非门
“0”
1V
Vb1=0.1+0.7=0.8V
三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1V
V
V
3.6
3.6
0.3
二、工作原理
T1深饱和
T2截止
T5截止
1,输入有低电平（ 0.1V）时不足以让
T2,T5导通
+5V
F
R4R2
R1
3k
R5
T3
T4T
1
b1 c
1A
B
C
“0”
1V
uou
o=5-uR2-ube3-ube4?3.6V高电平！
1,输入有低电平（ 0.1V）时 (续 )
T1深饱和
T2截止
T5截止 T3微饱和
T4放大结论 1:输入有低时,输出为高与非门工作原理：
(输入为低 )
设：” L‖=0.1V,” H‖=3.6V
VA=‖L‖,VB=‖H‖，
IR1流向 A,其电流为 IA＝ IIL ＝ (Vcc-Vbe1-VA)/R1=1.4 mA
Vb1=VA+Vbe1=0.8V,Ic1很小,T1深饱和，
Vc1=VA+Vces1=0.1 V +0.3 V =0.4 V,导致 T2,T5截止，
Vc2≈Vcc,T3,T4导通输出电压,V0h=Vc2-Vbe3-Vbe4=3.6 V
输出电流 Ioh,从 T4向外流。
―H‖
―L‖
―H‖
A
B
Vcc=5V
T1:倒置全饱和导通
Vb1=2.1V
Vc1=1.4V
全反偏?1V
截止
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
2,输入全为高电平（ 3.6V）时
2.1V
1.4V
T1管,Ve1=3.6V
Vb1=2.1V
Vc1=1.4V
T1管在倒置工作状态
3.6V
T2,T5管饱和导通,
Vce2=0.3V
所以,Vc2=1V→T3,放大
Vb4=0.3V → T4,截止
0.3V
T2:饱和
T5:饱和
T3:放大
T4:截止放大
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C 饱和
uF=0.3V
2,输入全为高电平（ 3.6V）时 (续 )
饱和
3.6V
T1:倒置
T2:饱和
T5:饱和
T3:放大
T4:截止结论 2:输入全高时,输出为低
T5饱和,
Vce5=0.3V
与非门工作原理,(输入为高 )
VA=VB=‖H‖=3.6V
IR1全部流向 T2基极输入漏电流 IIH，从多发射极流入
T2,T5饱和,T2基极的电压为 1.4v,T2发射极 (T5基极 )的电压为 0.7V。由于 T5饱和，所以：
输出电压,VoL =Vces5=0.1~0.3V=‖L‖
输出电流 IoL,从外电路流向 T5
由于 T2饱和,所以 T2集电极的电压为 1V,T3,微导通,T4 截止
T3-T4称,1‖输出级,T5称,0‖输出级，组成推 -拉式输出结构，又称图腾柱结构（ Totem）输出图腾柱
―H‖
―H‖
―L‖
与非门结构
AB
ABAB
T
2
分相器
AB
T3,T4
―1‖驱动极
T5
―0‖驱动极
ABT1
与
A
B Y
基极输入，集电极输出，反相基极输入，发射极输出，同相工作原理小结,
1,输入有低电平（ 0.1V）时
VF=3.6V
2,输入全为高电平（ 3.6V）时
VF=0.3V
T1:倒置
T2:饱和
T3:放大
T4:截止
T5:饱和
T1深饱和
T2截止
T3微饱和
T4放大
T5截止
CBAF3,逻辑功能
3.开关特性
TTL线路有较快的开关速度，原因,
– 输入由,1‖跳至,0‖时，因 T1射极突跳至,0‖，
IR1流入 T1射极，因 T2,T5此时尚未脱离饱和，
VC1仍为 1.4V,T1处于放大状态，于是有很大的电流从 T2基极流向 T1，使 T2基区存储电荷迅速消散，加快 T2退出饱和，因而加快与非门输出由,0‖向,1‖的转换
3.开关特性
在 T2由饱和向截止转换时,VC2升高，使 T3、
T4同时导通，,1‖驱动级给尚未脱离饱和的
T5提供很大集流，从而使 T5迅速脱离饱和。
在 T5脱离饱和时,VC2抬高,Ib5随之减少，
这时 T5吸收不了由 T3,T4流来的电流，它们大部分流向输出负载电容，使它迅速充电，
加快输出电压上升
R3为 T5基区电荷的逸散提供了通路，使 T5截止过程加快
4.电路设计中,线与”
在电路设计中经常需要一些逻辑电路的输出直接连接在一起，实现“线与”。
例如简单的中断逻辑示意。
CPU
外设 1 外设 2 外设 3
int―线与,
（ 1）“线与”的定义
如果把驱动电路 A,B,C…… 的输出直接挂向总线，要求当某一驱动器向总线发送数据 D时，其余驱动器 OFF，输出均为,1‖。这样，总线状态为各驱动器输出状态之“与”，即 D·1·1·……=D,
把这种与连接称为“线与”（ Wired AND）。
（ 2）普通与非门输出实现“线与”
时电流流向
T4
T5 T5
T4
1
2
1 2
普通与非门是否可以实现,线与,功能？
（ 3）为什么普通与非门输出不能直接连在一起上面与非门的输入为,0”,T3
和 T4导通，与非门的输出为
,1”。
下面与非门的输入为,1”,T2
和 T5导通，与非门的输出为
,0”。
如果,线与,在一起，由于在
Vcc和,地,之间形成了一个通路，流过这个通路的电流约为
5v/100=50mA。这个电流数值以远远超过正常工作电流，将会损坏上面的 T4或下面的 T5。
―0‖
―1‖ ―0‖
―1‖
（ 4）使用普通逻辑门实现,线与,时带来的问题
图腾输出结构的电路，是不能把它们的输出线与在一起的。否则，当一门电路的输出为,H‖，另一为,L‖时，有大电流从,H‖端流向,L‖端，电流太大，会烧坏与非门。
逻辑设计中遇到“线与”时怎么办？
（ 5）集电极开路输出门电路把 T3,T4网络去掉，这种输出结构称为 OC输出结构。这种门电路称为 OC门。线与时，输出回路间的电流通路不复存在。电流都是由 Vdd和 RL 联合提供。一般 RL 称为上拉电阻，
阻值为 1.5K,所以当线与的输出为低电平时,T5上的最大电流为 5V/1.5K=3.3mA。不会损坏器件。
OUT
LR
（ 6）集电极开路输出与非门电路
由于 OC门输出不是 Totem结构，电路的上升延迟很大，这是因为：
–T5退饱和很慢
–对输出负载电容的充电电流只能通过外接的 RL来提供。因此，输出波形的上升沿时间很大。
–采用 OC门只适合速度较慢的电路，
对于速度要求较快（例如 CPU的数据总线），就不能使用 OC门
3.3.2与或非门
当输入 A,B都为高电平时,T2,T5导通,T3、
T4截止，从而使输出 Y为低电平；当 C,D都为高电平时,T2’,T5导通,T3,T4截止，而使输出
Y为低电平。即使（ A,B）和（ C,D）这两组输入中至少有一组全为高电平时,T5导通,T3,T4
截止，输出 Y为低电平；而当（ A,B）中至少有一个为低电平，（ C,D）中至少有一个为低电平，
T2,T2’同时截止，才使 T5截止,T3,T4导通，
输出为高电平，因此实现与或非关系。
3.3.3与门
当输入 A,B都为低电平或至少有一个为低电平时,T2,T3,T4截止,T2’,T5导通，
从而使输出为低电平；当输入 A,B都为高电平,T2,T3,T4导通,T2’,T5截止，
输出为高电平。
3.3.4异或门和异或非门
只要 T6和 T7当中有一个基极为高电平，都使 T8,T9截止、
T10导通，输出为低电平。若 A,B同时为高电平，则 T6、
T10导通而 T8,T9截止，输出为低电平。反之，若 A,B
同时为低电平，则 T4和 T5同时截止，使 T7和 T10导通而
T8,T9截止，输出也为低电平。当 A,B不同时（即一个是高电平而另一个是低电平）,T1正向饱和导通,T6截止同时，由于 A,B中必有一个是高电平，使 T4,T5中有一个导通，从而使 T7截止。 T6,T7同时截止以后,T8、
T9导通,T10截止，故输出为高电平。因此,Y和 A,B间为异或关系。
门电路级联,前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。
OHI
IHI“1”
ILI
OLI
“0”
―1‖ ―0‖
负载能力的计算
“1” I
oH=N*IIH
N=IoH/IIH=400 uA /40 uA =10
门电路级联
“0” IoL=N*IIL
N=IoL/IIL=16mA/1.6mA=10
负载大于与非门承受能力的状态分析（ IOL）
T1
ILI
OLI
“0”
T5
T4
T1
正常工作时,T5处于深饱和状态,T5的 Vc=0.3v,Ic远小于Ib 。当负载增大时,IOL 增大到 IcIb,T5将脱离饱和状态进入放大状态,Vc不能保持 0.3v，将会增大，
所以 T5的输出就无法保持,低,的有效状态。
负载大于与非门承受能力的状态分析（ IOH）
“1”
T1
IHI
OHI
“1”
T3
T4
T1
T2
Vcc
R2
正常工作时,T3,T4处于导通状态,T3基极的电流非常小,R2上的压降可以忽略，所以 T3基极的电压为
5v。输出的电压为 5v-0.7v-0.7v=3.6v。当负载（ IOH)
非常大时,R2上的电流也增大,R2上的压降也会增大,T3基极的电压会下降，所以输出的电压会降低。
不能保持在 3.6v左右。
结论
负载大于与非门承受能力时，低电平变高，
高电平变低。与非门处于非正常工作方式，
将会导致整个逻辑电路不能工作。
直流参数
,0”输入电流 IIL<=1.6 mA
,1”输出电流 I0H <=0.4 mA
,1”输出电压 Voh >=3V (10个负载 )
,1”输入电流 IIH <=40 uA
,0”输出电流 I0L<=16 mA‖
,0”输出电压 VoL<=0.35V (10个负载 )
―0‖ ―1‖
―0―1‖
问题,OC门是否可以和普通与非门实现
“线与”？
3.3.5设计速度较快,线与,
逻辑需要采用三态门
1.三态门电路（ Tri-State
Circuit ）的基本原理
三态门电路即保留了 Totem输出结构，又具有 OC门输出可以“线与”的特点
基本原理当 G=0,T3,T4,T5均截止,NAND输出 F=Z（高阻态）
G还经过二极管 D与 T3基极相连相当于接低电平，所以 T3,T4截止当控制 G=1时，电路是一个 Totem结构的 NAND
三态电路 Tri-State Circuit
A
B
G
功能表
A B G F
X X 0 Z
0 0 1 1
1 0 1 1
0 1 1 1
1 1 1 0
高阻态正常态没有接反相器两种基本的三态 NAND
G
功能表
10ZX1F
BA?
G
功能表
101
011
ZX0
FBA?
A
B
G
A
B
G
A
B
G
两个三态门和总线相连电路 1,2只能有一个处于正常态若要求 D1向 BUS传送，则应有：
若要求 D2向 BUS传送，则应有：
1,0 21 GG
0,1 21 GG
1
BUS21G
1D
2D
2G
高阻正常三态电路 Tri-State Circuit
若原来是 D1向 BUS传送，现在要改为 D2向 BUS
传送，如何实现这种转换？
应使门 1由正常态转为高阻态，快于门 2由高阻态转为正常态。
即有一短暂过程门 1,2均处于高阻态。否则，门
1,2有一短暂过程均处于正常态，于是门 1,2输出 间有很大的浪涌电流，从而影响 BUS正常工作。
三态电路 Tri-State Circuit
使用三态门，使控制信号 G1的正跳比它的负跳变先到达。
设计三态门时，确保电路由正常态到高阻态的传输延迟小于电路由高阻态到正常态的传输延迟。
5.参数
（ 1）开关参数
（ 1）开关参数
（ 1）开关参数
（ 1）开关参数
5.参数
（ 2）直流参数
三态门的正常态输出电流 IOH比一般 TTL的 IOH大
IOH普 =400---1000μA
IOH=6.5mA
三态门高阻的输出电流 Ioz小于 oc电路的输出漏电流
Ioz ≦ 40μA Iozoc 250μA
高阻时 IIL(o输入端） <40μA
所以 IOH比较大,Ioz比较小 。
≈
（ 2）直流参数
（ 2）直流参数
6.三态门的应用 ——集成化三态缓冲门
6.三态门的应用 ——集成化三态驱动器
6.三态门的应用 ——双向总线驱动器双向总线驱动器，又称收发器（ Transceiver）
E=―1‖时，读操作，上面三态门正常工作
E=―0‖时，写操作，下面三态门正常工作
E=―0‖时，
读操作，
E=―1‖时，
写操作普通门与三态门外部特性比较
IIL IIH IOL IOH VH VL
普通门 1.6mA 40μA 16mA 0.4mA 3.6V 0.3V
三态门正常态 1.6mA 40μA 16mA 6.5mA 3.6V 0.3V
Z态 40μA 40μA 40μA 40μA 5V 1.5V 0V
IIZ IOZ
BUS
“0”,0”,0”,0”“1”,1”
IOH IOZ IOZ IIH IIH IIH
“1”
“0”
“1”
“0”,0”,0”,1”“1”,1”
IOL IOZ IOZ IIL IIL IIZ
“0”
“1”
“0”
BUS
总线为,1‖
态总线为,0‖
态
