2.4 MOS逻辑门
单极型 MOS(Metal Oxide Semiconductor)
集成电路分 PMOS,NMOS和 CMOS三种 。
NMOS电气性能较好,工艺较简单,适合制作高性能的存储器,微处理器等大规模集成电路 。
而由 NMOS和 PMOS构成的互补型 CMOS
电路以其性能好,功耗低等显著特点,得到愈来愈广泛的应用 。
主要介绍 NMOS和 CMOS门电路 。
NMOS管的开关特性
MOS管和晶体管一样可以当开关用 。
如图所示,RD为负载电阻,T为负载 。
V
D D
R
D
V
I
V
O
R
G
G
T
S
D
NMOS管的开关特性
当用增强型 NMOS做工作管时,如输入电压 vI为高电平 （ 大于开启电压 VT） 则 NMOS管导通,开关闭合,输出电压 vO为低电平 。
V
D D
R
D
V
I
V
O
R
G
G
S
D
V
D D
R
D
V
I
V
O
R
G
G
T
S
D
NMOS管的开关特性
输入电压 vI为 低电平 时则 NMOS管截止,开关断开,输出电压 vO为高电平 。
V
D D
R
D
V
I
V
O
R
G
G
S
D
V
D D
R
D
V
I
V
O
R
G
G
T
S
D
PMOS管的开关特性
-V
D D
R
D
V
I
V
O
A
G
T
S
D
F
-V
D D
R
D
V
I
V
O
G
S
D
F
A = 0
A=1，开关断开,F=0
1
A=0，开关闭合,F=1
⒈ NMOS 门电路
⑴ NMOS 反相器
⑵ NMOS 与非门
⑶ NMOS 或非门
⑷ NMOS 与或非门
⑸ NMOS 异或门
⑹ NMOS 三态门
⑴ NMOS反相器
T1管为工作管 (驱动管,控制管 ),T2管为负载管,
故此电路称为有源负载反相器 。
T2管,VGD=VGS-
VDS=0<VT，故 T2管工作在饱和区,T2
管称饱和型负载管，
总是处于导通状态。
vI为高电平且 vI＞
VT1时,T1,T2管同时导通，输出电压 vO
为两个管子的导通电阻对 VDD的分压，即
vo=VDDRDS1/(RDS1+RD
S2)。 vI为高电平时，
vO为低电平。
当输入电压 vI为低电平时 (vI＜ VT1),T1
管截止，输出为高电平 (vO=VOH=VDD-VT2)。
V
D D
T
2
T
1
v
O
v
I
V
I L
V
I H
V
O H
V
O L
图
2 - 2 5
饱 和 型
N M O S
反 相 器
G
G
D
S
S
D
为了保证在 T1和 T2
同时导通时满足 RDS1
＜＜ RDS2，制造时使
T1,T2在结构上有不同的宽长比，即 W1/L1
＞＞ W2/L2。
⑴ NMOS反相器
饱和型负载反相器有两个缺点：
① 输出高电平低。
由于负载管 T2导通时导通时，栅源间至少要保持等于开启电压
VT2的电压，所以输出高电平较电源电压低一个开启电压值。为了保证有足够高的输出高电平，必须增大电源电压。
② 为了保证输出低电平足够低，要求 RDS2相应的增大，
造成工作管关闭时，
输出端杂散电容或负载电容 CO的充电时间较长，使输出电压上升沿拖长，
降低了工作速度。
对同一个 MOS负载管，若要提高电路的速度，就必须减小其导通电阻，让它工作在非饱和区，即工作在可变电阻区。这样，
可以提高电路的工作速度，降低电路的功率损耗。
V
D D
T
2
T
1
v
O
v
I
V
I L
V
I H
V
O H
V
O L
图
2 - 2 5
饱 和 型
N M O S
反 相 器
G
G
D
S
S
D
⑴ NMOS反相器
非饱和型有源负载反相器如图 2-26所示 。
该反相器负载管的栅极采用独立电源 VGG,当 VGG-VDD
＞ VT2时,负载管 T2
工作在非饱和区 。
输 出 电 平 可 接 近
VDD 值,电路的工作速度提高,功率损耗降低 。
缺点是增加了一个电源 。
V
D D
T
2
T
1
v
O
v
I
V
I L
V
I H
V
O H
V
O L
图
2 - 2 6
非 饱 和 型
N M O S
反 相 器
V
G G
⑵ NMOS与非门
具有两个输入端的 NMOS 与非门电路如图 2-27所示 。
V
D D
T
3
T
2
F
A
图
2 -27 N M O S 与 非 门
T
1
B
当输入 A,B都为高电平时,串联的两个工作管 T1、
T2都导通,电路的输出即为低电平；
A
B
V
D D
F
T
1
T
2
T
3
⑵ NMOS与非门
具有两个输入端的 NMOS 与非门电路如图 2-27所示 。
V
D D
T
3
T
2
F
A
图
2 -27 N M O S 与 非 门
T
1
B
A
B
V
DD
F
T
1
T
2
T
3
当输入 A,B中有一个为低电平时，
则串联的两个工作管 T1,T2中必有一个截止，则使电路输出为高电平。
电路的输出与输入之间为与非逻辑关系，即
ABF?
⑶ NMOS或非门
V
D D
T
3
T
1
F
A
图
2 - 2 8 N M O S
或 非 门
T
2
B
NMOS 或非门电路如图 2-28所示。
B
F
T
1
T
2
T
3
V
D D
A
⑶ NMOS或非门
B
F
T
1
T
2
T
3
V
D D
A
因为两个工作管 T1、
T2相并联，所以只要输入 A,B中有一个为高电平时，则相应的工作管必导通，使电路的输出为低电平；
工作原理
⑶ NMOS或非门
B
F
T
1
T
2
T
3
V
D D
A
工作原理
BAF
只有输入 A,B中都为低电平时,则并联的两个工作管 T1、
T2都截止,则使电路输出为高电平 。
电路的输出与输入之间为或非逻辑关系,即
⑷ NMOS 与或非门
V
D D
T
5
T
1
F
A
T
3
C
T
2
B
T
4
D
NMOS 与或非门电路如图 2-29所示。
工作原理：
A=B=1 F=0
⑷ NMOS 与或非门
V
D D
T
5
T
1
F
A
T
3
C
T
2
B
T
4
D
NMOS 与或非门电路如图 2-29所示。
工作原理：
A=B=1
C=D=1 F=0
⑷ NMOS 与或非门
V
D D
T
5
T
1
F
A
T
3
C
T
2
B
T
4
D
CDABF
工作原理,?当两组输入 (A,B和 C、
D)中都有低电平时，
则每组串联的工作管中必有相应的工作管截止，
则 F=1。
电路的输出与输入之间为与或非逻辑关系，即
⑸ NMOS异或门
V
D D
T
3
T
1
F
A
图
2 - 3 0 N M O S
异 或 门
T
2
B
T
4
T
5
F
1
B
F
T
1
T
2
T
3
V
D D
A
T
4
T
5
F
1
图 2-30是 NMOS异或门。
同或门 非门
⑸ NMOS异或门
V
D D
T
3
T
1
F
A
图
2 - 3 0 N M O S
异 或 门
T
2
B
T
4
T
5
F
1
B
F
T
1
T
2
T
3
V
D D
A
T
4
T
5
F
1
图 2-30是 NMOS异或门。
BA
BABAF
当 A,B都为 高电平或都为 低电平 时,
T1,T2都截止,F1
为高电平,F为低电平；
当,中有一个为高电平而另一个为低电平时,T1和 T2
中必有一个管导通,
致使 F1为低电平,
F为高电平 。
电路的输出与输入之间为异或逻辑关系,即
⑹ NMOS三态门
图 2-31所示电路为 NMOS三态门。
V
D D
T
2
T
1
F
A
图
2 - 3 1 N M O S
三 态 门
E
≥ 1
≥ 1
G
2
G
1
数据输入端控制端输出端
当 E为高电平时,
两个或非门 G1、
G2输出均为低电平,致使 T1、
T2管都截止,
电路输出 F呈现高阻状态；
若 E为低电平时,两个或非门 G1,G2都起非门作用,若 A为低电平时,或非门
G1输出为高电平,
使 T1管导通,同时使 G2输出为低电平,
使 T2管截止,电路输 出 为 低 电 平,
F=A。
电路具有三态输出功能 。
⒉ CMOS门电路
CMOS,Complementary-Symmetry Metal-
Oxide Semiconductor
⑴ CMOS反相器
⑵ CMOS与非门
⑶ CMOS或非门
⑷ CMOS三态门
⑸ CMOS传输门
⑴ CMOS反相器
CMOS反相器是构成
CMOS集成电路的基本单元。
如图 2-32为 CMOS反相器电路，是由互补的增强型 NMOS管 T1和
PMOS管 T2串联组成的。
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
两管的栅极连在一起，
作为反相器的输入端，
两个管子的漏极连在一起作为反相器的输出端。
电源电压条件,CMOS
反相器要求电源电压大于两个管子开启电压的绝对值之和，即
VDD＞ |VT1|+|VT2|。
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
工作原理：
vI输入低电平时：
vI=VIL<VT1时,T1管截止。
但对于 PMOS负载管,
VG2较低，使 |VGS|>|VT2|，
因此 T2充分导通。
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
工作原理：
由于 T1的截止电阻远比
T2的导通电阻大得多，
所以电源电压差不多全部降落在工作管 T1的漏源之间，使反相器输出高电平 VOH≈VDD。
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
工作原理：
当 vI=VIH>VT1时,T1管导通。
但对于 PMOS负载管：
VG2较高，使 |VGS|<|VT2|，
因此 T2管截止。
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
工作原理：
由于 T2的截止时相当于一个大电阻,T1的导通电阻相当于一个较小的电阻,所以电源电压几乎全部降落在负载管 T2上,使反相器输出低电平且很低,VOL≈0V。
特点（ 1）
⒈ CMOS反相器的静态功耗非常小 。
原因：由于 CMOS反相器处于稳态时,
无论是输出高电平还是输出低电平,其工作管和负载管必有一个截止而另一个导通,因此电源向反相器提供的仅为纳安级的漏电流,所以 CMOS反相器的静态功耗非常小 。
特点（ 2）
⒉ CMOS反相器输出电压的上升时间和下降时间都比较小,电路的工作速度大为提高 。
原因：由于 CMOS反相器的工作管和负载管不同时导通,因此其输出电压不取决于两管的导通电阻之比 。 这样,通常可使 PMOS负载管和
NMOS工作管的导通电阻都较小 。 所以,
CMOS反相器输出电压的上升时间和下降时间都比较小,电路的工作速度大为提高 。
⑵ CMOS与非门
工作原理：
图 2-33所示电路为两个输入端的 CMOS与非门。
当输入 A,B都为高电平时，串联的
NMOS管 T1,T2管都导通，并联的 PMOS
管 T3,T4都截止，因此输出为低电平；
V
D D
T
4
( P )
T
2
( N )
F
B
A
图
2 - 3 3 C M O S
与 非 门
T
1
( N )
T
3
( P )
工作管负载管
⑵ CMOS与非门
工作原理：
图 2-33所示电路为两个输入端的 CMOS与非门。
V
D D
T
4
( P )
T
2
( N )
F
B
A
图
2 - 3 3 C M O S
与 非 门
T
1
( N )
T
3
( P )
ABF?
当输入 A,B中有一个为低电平时，两个串联的 NMOS管中必有一个截止，于是电路输出为高电平。
电路的输入和输出之间是与非逻辑关系。
⑶ CMOS或非门
图 2-34所示电路为两个输入端的 CMOS或非门。
D D
T
4
( P )
T
2
( N )
F
B
A
图
2 - 3 3 C M O S
与 非 门
T
1
( N )
T
3
( P )
BAF
当输入 A,B至少有一个高电平时,
并联的 NMOS 管
T1和 T2中至少有一个导通,串联的
PMOS管 T3,T4至少有一个截止,因此输出为低电平；
工作原理 V
DD
T2(N)
F
图 2-34 CMOS或非门
T1(N)
T4(P)
B
A
T3(P)
工作原理
当输入 A,B都为低 电 平 时,并联
NMOS 管 T1 和 T2 都截止,串联 PMOS管
T3和 T4都导通,于是电路输出为高电平 。 电路的输入和输出之间是或非逻辑关系 。
BAF
VDD
T2(N)
F
图 2-34 CMOS或非门
T1(N)
T4(P)
B
A
T3(P)
⑷ CMOS三态门图 2-35 所示为三态输出门电路 。
A是输入端,E是控制端,F是输出端 。
图 2-35 CMOS三态门
VDD
T2(N)
F
T1(N)
T4(P)
E
A
T3(P)
1
⑷ CMOS三态门
当控制端 E为高电平时,NMOS 管 T1 和
PMOS管 T4均截止,
电路输出端 F呈现高阻态；
当控制端 E为低电平时,T1和 T4管同时导通,T2和 T3管构成的
CMOS 反相器正常工作 。
AF? 图 2-35 CMOS三态门
VDD
T2(N)
F
T1(N)
T4(P)
E
A
T3(P)
1
⑸ CMOS传输门
CMOS传输门是逻辑电路的一种基本单元电路，其功能是一种传输信号可控开关电路。
电路组成
CMOS传输门电路如图所示。
它是利用结构上完全对称的 NMOS管和 PMOS管，按闭环互补形式连接而成的一种 双向传输开关 。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路电路组成
因为 MOS管的漏极和源极在结构上完全对称，
可以互换，所以传输门的输入端和输出端也可以互换。
传输门的导通电阻很低，约几百欧姆，相当于开关接通，其截止电阻很高，可大于 109欧姆，
相当于开关断开。接近于理想开关。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路
TGvI/vO vO/vI
C
C
(b)逻辑符号图 2-36 传输门
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路工作条件设 NMOS管 TN和 PMOS
管 TP的开启电压绝对值均为 3V，输入信号电压的变化范围在 0～
10V之间，加在两管栅极上的控制信号的高、
低电平分别为 10V和
0V
C
C
(C=10V,=0V或
C=0V,=10V)。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路工作原理
C若 C=0V,=10V时,TN
和 TP同时截止，故传输门截止,则输入和输出之间呈现高阻态，相当于 开关断开 ；
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路工作原理输入和输出之间呈现低阻状态，相当于 开关接通 。
C若 C=10V,=0V且 vI在
0～ 7V之间变化时,TN管导通；而 vI在 3～ 10V之间变化时,TP管导通；
故 vI在 3～ 7V之间变化时，
TN,TP管均导通 。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路结论
C
C
C=1,=0时，传输门导通；
而 C=0,=1时，传输门截止。
由此可见,CMOS传输门的导通和截止取决于控制端所加的电平。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路模拟开关
利用 CMOS传输门和非门可构成模拟开关，
如图 2-37所示。
当 C=1时，模拟开关导通,vO=vI；
当 C=0时，模拟开关截止，输入和输出之间断开。
TGvI vO
C
C
图 2-37 模拟开关例,试分析图 2-38所示电路的逻辑功能。
TG F
A
图 2-38 例图
200kΩ
VDD
解,由模拟开关的功能知：当 A=1时,
开关接通 。
传输门导通时,其导通电阻小于 1kΩ，
1kΩ与 200kΩ电阻分压,输出电平近似为 0V。
而 A=0时，开关断开，呈高阻态。 109Ω以上的电阻与 200kΩ电阻分压，输出电平近似为
VDD。
故电路实现了 非逻辑功能 。
TG F
A
图 2-38 例图
200kΩ
VDD
1
TTL逻辑门多余输入端的处理
多余输入端是指输入端个数多出实现逻辑函数所需个数的那些输入端。对多余输入端的处理，
必须以不影响逻辑功能又能保证电路稳定可靠工作为原则。一般多余端不允许悬空。
对于与、与非、与或非中的与，根据 A与 1为 A，
A与 A为 A，可以将多余输入端通过电阻接电源，
或与有用输入端并接。
对于或、或非、与或非中的或，根据 A或 0为 A，
A或 A为 A，可以将多余输入端接地，或与有用输入端并接。
集成 TTL和 CMOS门的结构和特点
集成逻辑门的输入级和输出级都是由三极管组成的逻辑门为 TTL门 。
由 NMOS管和 PMOS管组成的互补 MOS
门为 CMOS门 。
TTL门和 CMOS门都有多种系列 。
不同系列的逻辑门的电气性能有所不同 。
例如,TTL 与 非 门 就 有 四 种 系 列
(T1000,T2000,T3000,T4000),它们都实现与非逻辑功能,但在电气性能上有所不同 。
集成 TTL和 CMOS门的结构和特点
TTL门的输入级为多发射极晶体管,输出级为推拉式电路 。
CMOS 非门由一个 NMOS 管和一个
PMOS管构成 。
NMOS管的栅极和 PMOS管的栅极接在一起作为非门的输入端,两个 MOS管的漏极接到一起作为非门的输出端,只要是 CC4000系列的 CMOS门电路,它们的输入,输出电路就和 CMOS非门一样 。
集成 TTL和 CMOS门的结构和特点
TTL门是双极型数字集成电路中的一种 。
双极型数字集成电路除 TTL之外,还有 ECL，
I2L,HTL等 。
ECL的工作速度最快,但抗干扰能力差,多用于超高速电路中 。
I2L有低功耗,低电压,集成度高等特点,适用于大规模集成电路的内部逻辑电路 。 HTL的工作电压较高,抗干扰能力较强,但工作速度较低,多用于低速,高抗干扰的工业设备中 。
集成 TTL和 CMOS门的结构和特点
CMOS是 MOS集成电路中的一种 。
除 CMOS之外,MOS电路还有 NMOS和
PMOS两种电路 。
由于 NMOS的工作速度快,所以多用于制作高性能的存储器,微处理器等大规模集成电路中 。
集成 TTL和 CMOS门的结构和特点
TTL门和 CMOS的电路结构不同 。
这就决定了它们有各自的特点 。
在使用逻辑门时,必须考虑它们的特点 。
TTL门和 CMOS门的特点如下,
集成 TTL和 CMOS门的结构和特点
TTL门的输入端为多发射极晶体管的发射极 。
TTL门的输入端悬空时,不可能有发射极电流从发射极流出 。
这与 TTL门输入端接高电平时,没有发射极电流从发射极流出的效果一样,故认为 TTL门输入端悬空在逻辑上为 1。
集成 TTL和 CMOS门的结构和特点
而 CMOS 门 的 输 入 端 为 NMOS 管和
PMOS管的栅极 (接在一起 ),当 CMOS门的输入端悬空时,不可能在栅一源之间加上电压,当然 MOS管就不会导通,故不能认为 CMOS门输入端悬空逻辑上为 l。
CMOS门输入端悬空在输入端既末加高电平,也未加低电平 (NMOS门输入端悬空可以认为逻辑上是 0)。
集成 TTL和 CMOS门的结构和特点
“开门电阻,关门电阻,及输入负载特性只适用于 TTL门,而不适用于 CMOS门 。
TTL门的输入端为多发射极晶体管的发射极 。
当有发射极电流从发射极流出,并通过接在
TTL门输入端的电阻 RI到地时,就会在 RI上产生压降,即在 TTL门输入端加上了电压 。
便出现了 "输入端接大电阻 (大于开门电阻 )相当于接高电平,输入端接小电阻 (小于关门电阻 )
相当于加低电平 "一说 (T4000系列与非门的
ROFF较其他系列大很多 )。
集成 TTL和 CMOS门的结构和特点
而 MOS管的栅极电流几乎为 0,不可能在 RI上产生压降,无论加多大电阻,也不可能便 MOS管导通,与末加电压的效果是一样的 。
集成 TTL和 CMOS门的结构和特点
TTL门的输出电阻低,而 CMOS门的输出电阻高 。
TTL门输出为低电平时,输出级的 T5管处干饱和导通状态,输出电阻很小 (约在
10Ω以内 );
输出高电平时,T4和 T3管构成射极跟随器,输出电阻也很低 。
集成 TTL和 CMOS门的结构和特点
由于 CC4000系列门输出电路为非门,输出为高电平时 PMOS管导通,NMOS管截止,输出为低电平时,PMOS管截止,
NMOS管导通,所以,无论输出为高电平还是低电平,输出电阻都为 MOS管的导通电阻 。
又由于 MOS管的导通电阻较大,所以,
CMOS门的输出电阻较大 。
集成 TTL和 CMOS门的结构和特点
CMOS门的输入电流远小于 TTL门的输入电流 。
由于 CMOS门采取绝缘栅场效应管,所以栅极电流几乎为零 。
CMOS或非门 CC400l在 VDD=l8V时,输入电流 II才等于 ± 0.1μA，
而 T1000 系 列 与 非 门 的 IIH=40μA,
IIL=1.6mA。
集成 TTL和 CMOS门的结构和特点
CMOS门的功耗较 TTL门的功耗小很多 。
TTL 门的静态电源电流为几十毫安
(T4000系列为几毫安 )。
而 CMOS门在 VDD=15V时,静态电源电流才 1μA。
可见,CMOS门的功耗远小于 TTL门的功耗 。
集成 TTL和 CMOS门的结构和特点
CMOS门的输出高电平电流和输出低电平电流相等；
而 TTL门的输出高电平电流远小于输出低电平电流,而且 CMOS门输出低电平电流远小于 TTL门的输出低电平电流 。
集成 TTL和 CMOS门的结构和特点
CMOS门的扇出系数大于 TTL门的扇出系数,但 CMOS的输出电流特别是低电平电流要远小于 TTL门的输出低电平电流 。
扇出系数是指逻辑门带同类门的个数 。
由于 CMOS门的输入电流非常小,所以
CMOS门的扇出系数大 。
扇出系数大只表明带同类门的个数多,
而不一定表明输出电流大 。
集成 TTL和 CMOS门的结构和特点
TTL门的工作速度比 CC4O00系列 CMOS门的工作速度快,这表现在 TTL门的传输延迟时间小于 CC4O00系列的传输延迟时间 。
TTL 门 传 输 延 迟 时 间 在 几 一 几 十 纳 秒,
CC4O00系列 CMOS门的传输延迟时间在几十一几百纳秒 。
可是,高速 CMOS(54/74HC系列 )的传输延迟时间才为 9ns是普通 CMOS电路的十分之一,
与 54LS/74LS系列的 TTL电路相当 。
另外,高速 CMOS电路使用 5V电源,逻辑电平与 TTL电平兼容 。
集成 TTL和 CMOS门的结构和特点
CMOS门的抗干扰能力大于 TTL门的抗干扰能力 。
CMOS门的噪声容限接近于 VDD/2,而 TTL门的噪声容限才为 0.4V。
TTL 门的供电电源是固定的 (VCC=5V),而
CMOS 门的供电电源是可以改变的
(VDD=5~18V)。
使用 CMOS和 TTL时,不用的输入端都不得悬空 。
使用 CMOS门时,要注意输入电路的静电防护,
输入保护电路的过流保护,CMOS锁定效应的防护 。
[例 ]试写出由 TTL门构成的逻辑图如图所示的输出 F。
由 TTL门输入端悬空逻辑上认为是 1可写出
ABAF 11
[例 ]试分别写出由 TTL门和 CMOS门构成的逻辑图的表达式或逻辑值。
由 TTL门组成上面逻辑门由于 10kΩ大于开门电阻 RON,所以,无论 A,B为何值
0?F
[例 ]试分别写出由 TTL门和 CMOS门构成的逻辑图的表达式或逻辑值。
由 CMOS门组成上面逻辑门由于 CMOS
无开门电阻和关门电阻之说,所以,
ABF?
单极型 MOS(Metal Oxide Semiconductor)
集成电路分 PMOS,NMOS和 CMOS三种 。
NMOS电气性能较好,工艺较简单,适合制作高性能的存储器,微处理器等大规模集成电路 。
而由 NMOS和 PMOS构成的互补型 CMOS
电路以其性能好,功耗低等显著特点,得到愈来愈广泛的应用 。
主要介绍 NMOS和 CMOS门电路 。
NMOS管的开关特性
MOS管和晶体管一样可以当开关用 。
如图所示,RD为负载电阻,T为负载 。
V
D D
R
D
V
I
V
O
R
G
G
T
S
D
NMOS管的开关特性
当用增强型 NMOS做工作管时,如输入电压 vI为高电平 （ 大于开启电压 VT） 则 NMOS管导通,开关闭合,输出电压 vO为低电平 。
V
D D
R
D
V
I
V
O
R
G
G
S
D
V
D D
R
D
V
I
V
O
R
G
G
T
S
D
NMOS管的开关特性
输入电压 vI为 低电平 时则 NMOS管截止,开关断开,输出电压 vO为高电平 。
V
D D
R
D
V
I
V
O
R
G
G
S
D
V
D D
R
D
V
I
V
O
R
G
G
T
S
D
PMOS管的开关特性
-V
D D
R
D
V
I
V
O
A
G
T
S
D
F
-V
D D
R
D
V
I
V
O
G
S
D
F
A = 0
A=1，开关断开,F=0
1
A=0，开关闭合,F=1
⒈ NMOS 门电路
⑴ NMOS 反相器
⑵ NMOS 与非门
⑶ NMOS 或非门
⑷ NMOS 与或非门
⑸ NMOS 异或门
⑹ NMOS 三态门
⑴ NMOS反相器
T1管为工作管 (驱动管,控制管 ),T2管为负载管,
故此电路称为有源负载反相器 。
T2管,VGD=VGS-
VDS=0<VT，故 T2管工作在饱和区,T2
管称饱和型负载管，
总是处于导通状态。
vI为高电平且 vI＞
VT1时,T1,T2管同时导通，输出电压 vO
为两个管子的导通电阻对 VDD的分压，即
vo=VDDRDS1/(RDS1+RD
S2)。 vI为高电平时，
vO为低电平。
当输入电压 vI为低电平时 (vI＜ VT1),T1
管截止，输出为高电平 (vO=VOH=VDD-VT2)。
V
D D
T
2
T
1
v
O
v
I
V
I L
V
I H
V
O H
V
O L
图
2 - 2 5
饱 和 型
N M O S
反 相 器
G
G
D
S
S
D
为了保证在 T1和 T2
同时导通时满足 RDS1
＜＜ RDS2，制造时使
T1,T2在结构上有不同的宽长比，即 W1/L1
＞＞ W2/L2。
⑴ NMOS反相器
饱和型负载反相器有两个缺点：
① 输出高电平低。
由于负载管 T2导通时导通时，栅源间至少要保持等于开启电压
VT2的电压，所以输出高电平较电源电压低一个开启电压值。为了保证有足够高的输出高电平，必须增大电源电压。
② 为了保证输出低电平足够低，要求 RDS2相应的增大，
造成工作管关闭时，
输出端杂散电容或负载电容 CO的充电时间较长，使输出电压上升沿拖长，
降低了工作速度。
对同一个 MOS负载管，若要提高电路的速度，就必须减小其导通电阻，让它工作在非饱和区，即工作在可变电阻区。这样，
可以提高电路的工作速度，降低电路的功率损耗。
V
D D
T
2
T
1
v
O
v
I
V
I L
V
I H
V
O H
V
O L
图
2 - 2 5
饱 和 型
N M O S
反 相 器
G
G
D
S
S
D
⑴ NMOS反相器
非饱和型有源负载反相器如图 2-26所示 。
该反相器负载管的栅极采用独立电源 VGG,当 VGG-VDD
＞ VT2时,负载管 T2
工作在非饱和区 。
输 出 电 平 可 接 近
VDD 值,电路的工作速度提高,功率损耗降低 。
缺点是增加了一个电源 。
V
D D
T
2
T
1
v
O
v
I
V
I L
V
I H
V
O H
V
O L
图
2 - 2 6
非 饱 和 型
N M O S
反 相 器
V
G G
⑵ NMOS与非门
具有两个输入端的 NMOS 与非门电路如图 2-27所示 。
V
D D
T
3
T
2
F
A
图
2 -27 N M O S 与 非 门
T
1
B
当输入 A,B都为高电平时,串联的两个工作管 T1、
T2都导通,电路的输出即为低电平；
A
B
V
D D
F
T
1
T
2
T
3
⑵ NMOS与非门
具有两个输入端的 NMOS 与非门电路如图 2-27所示 。
V
D D
T
3
T
2
F
A
图
2 -27 N M O S 与 非 门
T
1
B
A
B
V
DD
F
T
1
T
2
T
3
当输入 A,B中有一个为低电平时，
则串联的两个工作管 T1,T2中必有一个截止，则使电路输出为高电平。
电路的输出与输入之间为与非逻辑关系，即
ABF?
⑶ NMOS或非门
V
D D
T
3
T
1
F
A
图
2 - 2 8 N M O S
或 非 门
T
2
B
NMOS 或非门电路如图 2-28所示。
B
F
T
1
T
2
T
3
V
D D
A
⑶ NMOS或非门
B
F
T
1
T
2
T
3
V
D D
A
因为两个工作管 T1、
T2相并联，所以只要输入 A,B中有一个为高电平时，则相应的工作管必导通，使电路的输出为低电平；
工作原理
⑶ NMOS或非门
B
F
T
1
T
2
T
3
V
D D
A
工作原理
BAF
只有输入 A,B中都为低电平时,则并联的两个工作管 T1、
T2都截止,则使电路输出为高电平 。
电路的输出与输入之间为或非逻辑关系,即
⑷ NMOS 与或非门
V
D D
T
5
T
1
F
A
T
3
C
T
2
B
T
4
D
NMOS 与或非门电路如图 2-29所示。
工作原理：
A=B=1 F=0
⑷ NMOS 与或非门
V
D D
T
5
T
1
F
A
T
3
C
T
2
B
T
4
D
NMOS 与或非门电路如图 2-29所示。
工作原理：
A=B=1
C=D=1 F=0
⑷ NMOS 与或非门
V
D D
T
5
T
1
F
A
T
3
C
T
2
B
T
4
D
CDABF
工作原理,?当两组输入 (A,B和 C、
D)中都有低电平时，
则每组串联的工作管中必有相应的工作管截止，
则 F=1。
电路的输出与输入之间为与或非逻辑关系，即
⑸ NMOS异或门
V
D D
T
3
T
1
F
A
图
2 - 3 0 N M O S
异 或 门
T
2
B
T
4
T
5
F
1
B
F
T
1
T
2
T
3
V
D D
A
T
4
T
5
F
1
图 2-30是 NMOS异或门。
同或门 非门
⑸ NMOS异或门
V
D D
T
3
T
1
F
A
图
2 - 3 0 N M O S
异 或 门
T
2
B
T
4
T
5
F
1
B
F
T
1
T
2
T
3
V
D D
A
T
4
T
5
F
1
图 2-30是 NMOS异或门。
BA
BABAF
当 A,B都为 高电平或都为 低电平 时,
T1,T2都截止,F1
为高电平,F为低电平；
当,中有一个为高电平而另一个为低电平时,T1和 T2
中必有一个管导通,
致使 F1为低电平,
F为高电平 。
电路的输出与输入之间为异或逻辑关系,即
⑹ NMOS三态门
图 2-31所示电路为 NMOS三态门。
V
D D
T
2
T
1
F
A
图
2 - 3 1 N M O S
三 态 门
E
≥ 1
≥ 1
G
2
G
1
数据输入端控制端输出端
当 E为高电平时,
两个或非门 G1、
G2输出均为低电平,致使 T1、
T2管都截止,
电路输出 F呈现高阻状态；
若 E为低电平时,两个或非门 G1,G2都起非门作用,若 A为低电平时,或非门
G1输出为高电平,
使 T1管导通,同时使 G2输出为低电平,
使 T2管截止,电路输 出 为 低 电 平,
F=A。
电路具有三态输出功能 。
⒉ CMOS门电路
CMOS,Complementary-Symmetry Metal-
Oxide Semiconductor
⑴ CMOS反相器
⑵ CMOS与非门
⑶ CMOS或非门
⑷ CMOS三态门
⑸ CMOS传输门
⑴ CMOS反相器
CMOS反相器是构成
CMOS集成电路的基本单元。
如图 2-32为 CMOS反相器电路，是由互补的增强型 NMOS管 T1和
PMOS管 T2串联组成的。
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
两管的栅极连在一起，
作为反相器的输入端，
两个管子的漏极连在一起作为反相器的输出端。
电源电压条件,CMOS
反相器要求电源电压大于两个管子开启电压的绝对值之和，即
VDD＞ |VT1|+|VT2|。
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
工作原理：
vI输入低电平时：
vI=VIL<VT1时,T1管截止。
但对于 PMOS负载管,
VG2较低，使 |VGS|>|VT2|，
因此 T2充分导通。
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
工作原理：
由于 T1的截止电阻远比
T2的导通电阻大得多，
所以电源电压差不多全部降落在工作管 T1的漏源之间，使反相器输出高电平 VOH≈VDD。
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
工作原理：
当 vI=VIH>VT1时,T1管导通。
但对于 PMOS负载管：
VG2较高，使 |VGS|<|VT2|，
因此 T2管截止。
⑴ CMOS反相器
V
D D
T
2
( P )
T
1
( N )
v
O
F
v
I
A
S
S
G
G
D
D
图
2 - 3 2 C M O S
反 相 器
工作原理：
由于 T2的截止时相当于一个大电阻,T1的导通电阻相当于一个较小的电阻,所以电源电压几乎全部降落在负载管 T2上,使反相器输出低电平且很低,VOL≈0V。
特点（ 1）
⒈ CMOS反相器的静态功耗非常小 。
原因：由于 CMOS反相器处于稳态时,
无论是输出高电平还是输出低电平,其工作管和负载管必有一个截止而另一个导通,因此电源向反相器提供的仅为纳安级的漏电流,所以 CMOS反相器的静态功耗非常小 。
特点（ 2）
⒉ CMOS反相器输出电压的上升时间和下降时间都比较小,电路的工作速度大为提高 。
原因：由于 CMOS反相器的工作管和负载管不同时导通,因此其输出电压不取决于两管的导通电阻之比 。 这样,通常可使 PMOS负载管和
NMOS工作管的导通电阻都较小 。 所以,
CMOS反相器输出电压的上升时间和下降时间都比较小,电路的工作速度大为提高 。
⑵ CMOS与非门
工作原理：
图 2-33所示电路为两个输入端的 CMOS与非门。
当输入 A,B都为高电平时，串联的
NMOS管 T1,T2管都导通，并联的 PMOS
管 T3,T4都截止，因此输出为低电平；
V
D D
T
4
( P )
T
2
( N )
F
B
A
图
2 - 3 3 C M O S
与 非 门
T
1
( N )
T
3
( P )
工作管负载管
⑵ CMOS与非门
工作原理：
图 2-33所示电路为两个输入端的 CMOS与非门。
V
D D
T
4
( P )
T
2
( N )
F
B
A
图
2 - 3 3 C M O S
与 非 门
T
1
( N )
T
3
( P )
ABF?
当输入 A,B中有一个为低电平时，两个串联的 NMOS管中必有一个截止，于是电路输出为高电平。
电路的输入和输出之间是与非逻辑关系。
⑶ CMOS或非门
图 2-34所示电路为两个输入端的 CMOS或非门。
D D
T
4
( P )
T
2
( N )
F
B
A
图
2 - 3 3 C M O S
与 非 门
T
1
( N )
T
3
( P )
BAF
当输入 A,B至少有一个高电平时,
并联的 NMOS 管
T1和 T2中至少有一个导通,串联的
PMOS管 T3,T4至少有一个截止,因此输出为低电平；
工作原理 V
DD
T2(N)
F
图 2-34 CMOS或非门
T1(N)
T4(P)
B
A
T3(P)
工作原理
当输入 A,B都为低 电 平 时,并联
NMOS 管 T1 和 T2 都截止,串联 PMOS管
T3和 T4都导通,于是电路输出为高电平 。 电路的输入和输出之间是或非逻辑关系 。
BAF
VDD
T2(N)
F
图 2-34 CMOS或非门
T1(N)
T4(P)
B
A
T3(P)
⑷ CMOS三态门图 2-35 所示为三态输出门电路 。
A是输入端,E是控制端,F是输出端 。
图 2-35 CMOS三态门
VDD
T2(N)
F
T1(N)
T4(P)
E
A
T3(P)
1
⑷ CMOS三态门
当控制端 E为高电平时,NMOS 管 T1 和
PMOS管 T4均截止,
电路输出端 F呈现高阻态；
当控制端 E为低电平时,T1和 T4管同时导通,T2和 T3管构成的
CMOS 反相器正常工作 。
AF? 图 2-35 CMOS三态门
VDD
T2(N)
F
T1(N)
T4(P)
E
A
T3(P)
1
⑸ CMOS传输门
CMOS传输门是逻辑电路的一种基本单元电路，其功能是一种传输信号可控开关电路。
电路组成
CMOS传输门电路如图所示。
它是利用结构上完全对称的 NMOS管和 PMOS管，按闭环互补形式连接而成的一种 双向传输开关 。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路电路组成
因为 MOS管的漏极和源极在结构上完全对称，
可以互换，所以传输门的输入端和输出端也可以互换。
传输门的导通电阻很低，约几百欧姆，相当于开关接通，其截止电阻很高，可大于 109欧姆，
相当于开关断开。接近于理想开关。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路
TGvI/vO vO/vI
C
C
(b)逻辑符号图 2-36 传输门
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路工作条件设 NMOS管 TN和 PMOS
管 TP的开启电压绝对值均为 3V，输入信号电压的变化范围在 0～
10V之间，加在两管栅极上的控制信号的高、
低电平分别为 10V和
0V
C
C
(C=10V,=0V或
C=0V,=10V)。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路工作原理
C若 C=0V,=10V时,TN
和 TP同时截止，故传输门截止,则输入和输出之间呈现高阻态，相当于 开关断开 ；
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路工作原理输入和输出之间呈现低阻状态，相当于 开关接通 。
C若 C=10V,=0V且 vI在
0～ 7V之间变化时,TN管导通；而 vI在 3～ 10V之间变化时,TP管导通；
故 vI在 3～ 7V之间变化时，
TN,TP管均导通 。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路结论
C
C
C=1,=0时，传输门导通；
而 C=0,=1时，传输门截止。
由此可见,CMOS传输门的导通和截止取决于控制端所加的电平。
VDD
vI/vO v
O/vI
TP
TN
C
C
(a) 逻辑电路模拟开关
利用 CMOS传输门和非门可构成模拟开关，
如图 2-37所示。
当 C=1时，模拟开关导通,vO=vI；
当 C=0时，模拟开关截止，输入和输出之间断开。
TGvI vO
C
C
图 2-37 模拟开关例,试分析图 2-38所示电路的逻辑功能。
TG F
A
图 2-38 例图
200kΩ
VDD
解,由模拟开关的功能知：当 A=1时,
开关接通 。
传输门导通时,其导通电阻小于 1kΩ，
1kΩ与 200kΩ电阻分压,输出电平近似为 0V。
而 A=0时，开关断开，呈高阻态。 109Ω以上的电阻与 200kΩ电阻分压，输出电平近似为
VDD。
故电路实现了 非逻辑功能 。
TG F
A
图 2-38 例图
200kΩ
VDD
1
TTL逻辑门多余输入端的处理
多余输入端是指输入端个数多出实现逻辑函数所需个数的那些输入端。对多余输入端的处理，
必须以不影响逻辑功能又能保证电路稳定可靠工作为原则。一般多余端不允许悬空。
对于与、与非、与或非中的与，根据 A与 1为 A，
A与 A为 A，可以将多余输入端通过电阻接电源，
或与有用输入端并接。
对于或、或非、与或非中的或，根据 A或 0为 A，
A或 A为 A，可以将多余输入端接地，或与有用输入端并接。
集成 TTL和 CMOS门的结构和特点
集成逻辑门的输入级和输出级都是由三极管组成的逻辑门为 TTL门 。
由 NMOS管和 PMOS管组成的互补 MOS
门为 CMOS门 。
TTL门和 CMOS门都有多种系列 。
不同系列的逻辑门的电气性能有所不同 。
例如,TTL 与 非 门 就 有 四 种 系 列
(T1000,T2000,T3000,T4000),它们都实现与非逻辑功能,但在电气性能上有所不同 。
集成 TTL和 CMOS门的结构和特点
TTL门的输入级为多发射极晶体管,输出级为推拉式电路 。
CMOS 非门由一个 NMOS 管和一个
PMOS管构成 。
NMOS管的栅极和 PMOS管的栅极接在一起作为非门的输入端,两个 MOS管的漏极接到一起作为非门的输出端,只要是 CC4000系列的 CMOS门电路,它们的输入,输出电路就和 CMOS非门一样 。
集成 TTL和 CMOS门的结构和特点
TTL门是双极型数字集成电路中的一种 。
双极型数字集成电路除 TTL之外,还有 ECL，
I2L,HTL等 。
ECL的工作速度最快,但抗干扰能力差,多用于超高速电路中 。
I2L有低功耗,低电压,集成度高等特点,适用于大规模集成电路的内部逻辑电路 。 HTL的工作电压较高,抗干扰能力较强,但工作速度较低,多用于低速,高抗干扰的工业设备中 。
集成 TTL和 CMOS门的结构和特点
CMOS是 MOS集成电路中的一种 。
除 CMOS之外,MOS电路还有 NMOS和
PMOS两种电路 。
由于 NMOS的工作速度快,所以多用于制作高性能的存储器,微处理器等大规模集成电路中 。
集成 TTL和 CMOS门的结构和特点
TTL门和 CMOS的电路结构不同 。
这就决定了它们有各自的特点 。
在使用逻辑门时,必须考虑它们的特点 。
TTL门和 CMOS门的特点如下,
集成 TTL和 CMOS门的结构和特点
TTL门的输入端为多发射极晶体管的发射极 。
TTL门的输入端悬空时,不可能有发射极电流从发射极流出 。
这与 TTL门输入端接高电平时,没有发射极电流从发射极流出的效果一样,故认为 TTL门输入端悬空在逻辑上为 1。
集成 TTL和 CMOS门的结构和特点
而 CMOS 门 的 输 入 端 为 NMOS 管和
PMOS管的栅极 (接在一起 ),当 CMOS门的输入端悬空时,不可能在栅一源之间加上电压,当然 MOS管就不会导通,故不能认为 CMOS门输入端悬空逻辑上为 l。
CMOS门输入端悬空在输入端既末加高电平,也未加低电平 (NMOS门输入端悬空可以认为逻辑上是 0)。
集成 TTL和 CMOS门的结构和特点
“开门电阻,关门电阻,及输入负载特性只适用于 TTL门,而不适用于 CMOS门 。
TTL门的输入端为多发射极晶体管的发射极 。
当有发射极电流从发射极流出,并通过接在
TTL门输入端的电阻 RI到地时,就会在 RI上产生压降,即在 TTL门输入端加上了电压 。
便出现了 "输入端接大电阻 (大于开门电阻 )相当于接高电平,输入端接小电阻 (小于关门电阻 )
相当于加低电平 "一说 (T4000系列与非门的
ROFF较其他系列大很多 )。
集成 TTL和 CMOS门的结构和特点
而 MOS管的栅极电流几乎为 0,不可能在 RI上产生压降,无论加多大电阻,也不可能便 MOS管导通,与末加电压的效果是一样的 。
集成 TTL和 CMOS门的结构和特点
TTL门的输出电阻低,而 CMOS门的输出电阻高 。
TTL门输出为低电平时,输出级的 T5管处干饱和导通状态,输出电阻很小 (约在
10Ω以内 );
输出高电平时,T4和 T3管构成射极跟随器,输出电阻也很低 。
集成 TTL和 CMOS门的结构和特点
由于 CC4000系列门输出电路为非门,输出为高电平时 PMOS管导通,NMOS管截止,输出为低电平时,PMOS管截止,
NMOS管导通,所以,无论输出为高电平还是低电平,输出电阻都为 MOS管的导通电阻 。
又由于 MOS管的导通电阻较大,所以,
CMOS门的输出电阻较大 。
集成 TTL和 CMOS门的结构和特点
CMOS门的输入电流远小于 TTL门的输入电流 。
由于 CMOS门采取绝缘栅场效应管,所以栅极电流几乎为零 。
CMOS或非门 CC400l在 VDD=l8V时,输入电流 II才等于 ± 0.1μA，
而 T1000 系 列 与 非 门 的 IIH=40μA,
IIL=1.6mA。
集成 TTL和 CMOS门的结构和特点
CMOS门的功耗较 TTL门的功耗小很多 。
TTL 门的静态电源电流为几十毫安
(T4000系列为几毫安 )。
而 CMOS门在 VDD=15V时,静态电源电流才 1μA。
可见,CMOS门的功耗远小于 TTL门的功耗 。
集成 TTL和 CMOS门的结构和特点
CMOS门的输出高电平电流和输出低电平电流相等；
而 TTL门的输出高电平电流远小于输出低电平电流,而且 CMOS门输出低电平电流远小于 TTL门的输出低电平电流 。
集成 TTL和 CMOS门的结构和特点
CMOS门的扇出系数大于 TTL门的扇出系数,但 CMOS的输出电流特别是低电平电流要远小于 TTL门的输出低电平电流 。
扇出系数是指逻辑门带同类门的个数 。
由于 CMOS门的输入电流非常小,所以
CMOS门的扇出系数大 。
扇出系数大只表明带同类门的个数多,
而不一定表明输出电流大 。
集成 TTL和 CMOS门的结构和特点
TTL门的工作速度比 CC4O00系列 CMOS门的工作速度快,这表现在 TTL门的传输延迟时间小于 CC4O00系列的传输延迟时间 。
TTL 门 传 输 延 迟 时 间 在 几 一 几 十 纳 秒,
CC4O00系列 CMOS门的传输延迟时间在几十一几百纳秒 。
可是,高速 CMOS(54/74HC系列 )的传输延迟时间才为 9ns是普通 CMOS电路的十分之一,
与 54LS/74LS系列的 TTL电路相当 。
另外,高速 CMOS电路使用 5V电源,逻辑电平与 TTL电平兼容 。
集成 TTL和 CMOS门的结构和特点
CMOS门的抗干扰能力大于 TTL门的抗干扰能力 。
CMOS门的噪声容限接近于 VDD/2,而 TTL门的噪声容限才为 0.4V。
TTL 门的供电电源是固定的 (VCC=5V),而
CMOS 门的供电电源是可以改变的
(VDD=5~18V)。
使用 CMOS和 TTL时,不用的输入端都不得悬空 。
使用 CMOS门时,要注意输入电路的静电防护,
输入保护电路的过流保护,CMOS锁定效应的防护 。
[例 ]试写出由 TTL门构成的逻辑图如图所示的输出 F。
由 TTL门输入端悬空逻辑上认为是 1可写出
ABAF 11
[例 ]试分别写出由 TTL门和 CMOS门构成的逻辑图的表达式或逻辑值。
由 TTL门组成上面逻辑门由于 10kΩ大于开门电阻 RON,所以,无论 A,B为何值
0?F
[例 ]试分别写出由 TTL门和 CMOS门构成的逻辑图的表达式或逻辑值。
由 CMOS门组成上面逻辑门由于 CMOS
无开门电阻和关门电阻之说,所以,
ABF?
