3.9用中规模集成电路构成的组合逻辑电路的分析与设计
用中规模集成电路构成的组合逻辑电路的分析
用中规模集成电路构成的组合逻辑电路的设计例 1 试分析图示逻辑图的功能 。
D0 D1 D2
A0
A1
D3
F
E
1
A
0
四选一 MUX
解：如图是四选一数据选择器 。
由于 A1=0,所以 A1A0只有 00和 01两种取值 。
A1A0=00时,F=D0=1； A1A0=01时,F=D1=0。
AAF 0 AF?可见 。实现了的功能 。
例 2 试分析图示逻辑图的功能。
D0 D1 D2
A0
A1
D3
F
E
0
B
0
四选一 MUX
A
10
解：四选一数据选择器的逻辑函数表达式为
301201101001 DAADAADAADAAF
ABAA
AAAAAAAAF
01
01010101 1000实现了与逻辑功能。
例 3 试分析图示逻辑图的功能。
D0 D1 D2
A0
A1
D3
F
E
1
B
0
四选一 MUX
A
00
C
EDAADAADAADAAF )( 301201101001
当 =1时,F=0；当 =0时,
四选一 MUX 具有,选择功能,。 将 A=,B=A1,C=A0
代入上式,得：
E
EE
CBACBA
ABCCBCBCBF
)0001( 实现了或非功能 。
例 4 试分析图示逻辑图的功能 。
A0
F0
“1”
A2 A1 A0
A2
A1
A2 A1 A0
S3
S2
S1D0
D1
D2
D3
D4
D5
D6
D7
F1
F2
F3
F4
F5
F6
F7
GF
E
74LS151
MUX DEMUX
74LS138
E
数据分配器设计步骤
⒈ 列真值表
⒉ 写逻辑函数表达式
⒊ 将逻辑函数表达式变换成与所用中规模集成电路逻辑函数表达式相似的形式
⒋ 根据对比结果画出逻辑图 。
用中规模集成电路 （ MSI） 设计组合电路的基本方法是比较法 。 比较逻辑函数表达式或比较真值表 。 比较时可能出现以下几种情况：
⑴ 组合电路的逻辑函数与某种 MSI的逻辑函数一样,选用该种 MSI效果最好 。
⑵ 组合电路的逻辑函数表达式是某种 MSI的逻辑函数表达式的一部分,对多出的输入变量和乘积项适当处理 （ 接 1或接 0）,即可得到组合电路的逻辑函数 。 或者用多片 MSI和少量的逻辑门进行扩展得到组合电路的逻辑函数 。
说明
⑶ 多输入,单输出的组合电路的逻辑函数,
选用数据选择器较方便,多输入,多输出的组合电路的逻辑函数选用译码器和逻辑门较好 。
⑷ 当组合电路的逻辑函数与 MSI的逻辑函数相同之处较少时,不宜选用此几种 MSI芯片 。
说明例 1 试用 3线 -8线译码器实现一组多输出逻辑函数：
CBABCACAZ1 CBABCZ2
BCAAZ3 AB CCBCBAZ4
5364
1
mmmm
CBABCACABCBACBABCACAZ
173
2
mmm
CBAA B CBCACBABCZ
34567
3
mmmmm
BCACBACBACABA B CBCAAZ
7402
4
mmmm
A B CCBACBACBAA B CCBCBAZ
解：
6543
65431
FFFF
mmmmZ
731
7312
FFF
mmmZ
76543
765433
FFFFF
mmmmmZ
7420
74204
FFFF
mmmmZ
F0F1F2F3F4F5F6F7
74138
S1 S2 S3 A2 A1 A0
5V A B C
Z1 Z2 Z3 Z4
& & & &
试用四选一数据选择器实现 (参见 P87例 3-15)。AF?
解：四选一数据选择器有四个数据输入端，而实现 只需要两个输入端。令 A1=0,A0=A。
A=0时,A1A0=00,F=D0,D0=1，则实现了 ；
A=1时,A1A0=01,F=D1,D1=0，则实现了 。
AF?
AF?
AF?
D0 D1 D2
A1
A0
D3
F
E
A
1 0
F
四选一 MUX
例 2
例 3
用 4选 1数据选择器和 3—8线译码器设计一个电路，主裁判同意情况下，三名副裁判多数同意成绩被承认。
D3=1
D1=D
D1=0
(F与 CD)无关
0
0
0
0
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
0
1
1
1
0
0
0
1
0
0
0
0
F
D2=D
D0=0
方案二
D3=C+D
(F=C+D)
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
D2=CD
(F=CD)
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
D0=0
(F与 CD)无关
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
方案一A B C D
E
F
F
A
B
C
C
D
D
D
0
D
1
D
2
D
3
A
0
A
1
0
0
≥ 1
&方案一
E
F
F
A B
D
0
D
1
D
2
D
3
A
0
A
1
0
D
D
1
C
1
方案二
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
FA B C D
表 3-29 真值表
F
0
F
1
F
2
F
3
F
4
F
5
F
6
F
7
&
7 4 1 3 8
S
3
S
2
S
1
A
2
A
1
A
0
A B C D
F
3.10 组合逻辑电路的竞争 -冒险
一个门电路只要有两个输入信号同时向相反方向变化 (即由 01变为 10,或者相反 ),其输出端就可能产生干扰脉冲。
⒈ 竞争 -冒险及其成因
竞争,门电路的两个输入端同时向相反的逻辑电平变化的现象称为竞争。
冒险,由于竞争，电路的输出端就可能出现暂短的错误输出，即出现了不应有的窄脉冲或称尖峰脉冲，这种现象称为冒险。
冒险的危害 在于它可能使后接的时序电路产生错误操作。因而，有时要设法消除竞争冒险或尽量消除竞争冒险带来的危害。
＆
F
A
B
F
A
B
t
1
t
2
V
T
V
T
图 3-52 边沿不陡竞争产生尖脉冲
＆
1
A
A
F
A
F = A · A
1 t
pd
1 t
pd
A
3.53 竞争冒险产生的正脉冲
≥1
G1
G2
A
A
F A
A
F=A+A
tpd
(a) 电路
(b) 波形图 3-54 竞争产生的负尖脉冲
1
AAF AAF
由图 3-53和图 3-54看出只要输出逻辑函数在一定条件下变换成 或 就可能产生竞争 -冒险。由图 3-52可知，两个输入信号从不同电平同时向相反方向跳变，就可能产生竞争 -冒险。
竞争 -冒险的判断
当判定电路中存在竞争冒险可能之后，而负载又是对脉冲敏感的电路，则应该设法消除竞争冒险。方法有：
㈠修改逻辑设计
㈡引入封锁脉冲
㈢引入选通脉冲
㈣接入滤波电容竞争 -冒险的消除
CAABF AAF
CAABBCCAABF
CAABF
例如,在 B=C=1时，,会产生竞争冒险。根据可在 式中加入 BC。
111 AAF
加入 BC 之后,B=C=1时，
消除了竞争冒险。
㈠ 修改逻辑设计
在产生竞争冒险的时间内引入负脉冲，在输入信号发生竞争的时间内，把可能产生干扰脉冲的门封住，使尖脉冲不能输出，
从而消除竞争冒险。
㈡ 引入封锁脉冲
3-1—3-5 3-8—3-10 3-12 3-15
作业,
用中规模集成电路构成的组合逻辑电路的分析
用中规模集成电路构成的组合逻辑电路的设计例 1 试分析图示逻辑图的功能 。
D0 D1 D2
A0
A1
D3
F
E
1
A
0
四选一 MUX
解：如图是四选一数据选择器 。
由于 A1=0,所以 A1A0只有 00和 01两种取值 。
A1A0=00时,F=D0=1； A1A0=01时,F=D1=0。
AAF 0 AF?可见 。实现了的功能 。
例 2 试分析图示逻辑图的功能。
D0 D1 D2
A0
A1
D3
F
E
0
B
0
四选一 MUX
A
10
解：四选一数据选择器的逻辑函数表达式为
301201101001 DAADAADAADAAF
ABAA
AAAAAAAAF
01
01010101 1000实现了与逻辑功能。
例 3 试分析图示逻辑图的功能。
D0 D1 D2
A0
A1
D3
F
E
1
B
0
四选一 MUX
A
00
C
EDAADAADAADAAF )( 301201101001
当 =1时,F=0；当 =0时,
四选一 MUX 具有,选择功能,。 将 A=,B=A1,C=A0
代入上式,得：
E
EE
CBACBA
ABCCBCBCBF
)0001( 实现了或非功能 。
例 4 试分析图示逻辑图的功能 。
A0
F0
“1”
A2 A1 A0
A2
A1
A2 A1 A0
S3
S2
S1D0
D1
D2
D3
D4
D5
D6
D7
F1
F2
F3
F4
F5
F6
F7
GF
E
74LS151
MUX DEMUX
74LS138
E
数据分配器设计步骤
⒈ 列真值表
⒉ 写逻辑函数表达式
⒊ 将逻辑函数表达式变换成与所用中规模集成电路逻辑函数表达式相似的形式
⒋ 根据对比结果画出逻辑图 。
用中规模集成电路 （ MSI） 设计组合电路的基本方法是比较法 。 比较逻辑函数表达式或比较真值表 。 比较时可能出现以下几种情况：
⑴ 组合电路的逻辑函数与某种 MSI的逻辑函数一样,选用该种 MSI效果最好 。
⑵ 组合电路的逻辑函数表达式是某种 MSI的逻辑函数表达式的一部分,对多出的输入变量和乘积项适当处理 （ 接 1或接 0）,即可得到组合电路的逻辑函数 。 或者用多片 MSI和少量的逻辑门进行扩展得到组合电路的逻辑函数 。
说明
⑶ 多输入,单输出的组合电路的逻辑函数,
选用数据选择器较方便,多输入,多输出的组合电路的逻辑函数选用译码器和逻辑门较好 。
⑷ 当组合电路的逻辑函数与 MSI的逻辑函数相同之处较少时,不宜选用此几种 MSI芯片 。
说明例 1 试用 3线 -8线译码器实现一组多输出逻辑函数：
CBABCACAZ1 CBABCZ2
BCAAZ3 AB CCBCBAZ4
5364
1
mmmm
CBABCACABCBACBABCACAZ
173
2
mmm
CBAA B CBCACBABCZ
34567
3
mmmmm
BCACBACBACABA B CBCAAZ
7402
4
mmmm
A B CCBACBACBAA B CCBCBAZ
解：
6543
65431
FFFF
mmmmZ
731
7312
FFF
mmmZ
76543
765433
FFFFF
mmmmmZ
7420
74204
FFFF
mmmmZ
F0F1F2F3F4F5F6F7
74138
S1 S2 S3 A2 A1 A0
5V A B C
Z1 Z2 Z3 Z4
& & & &
试用四选一数据选择器实现 (参见 P87例 3-15)。AF?
解：四选一数据选择器有四个数据输入端，而实现 只需要两个输入端。令 A1=0,A0=A。
A=0时,A1A0=00,F=D0,D0=1，则实现了 ；
A=1时,A1A0=01,F=D1,D1=0，则实现了 。
AF?
AF?
AF?
D0 D1 D2
A1
A0
D3
F
E
A
1 0
F
四选一 MUX
例 2
例 3
用 4选 1数据选择器和 3—8线译码器设计一个电路，主裁判同意情况下，三名副裁判多数同意成绩被承认。
D3=1
D1=D
D1=0
(F与 CD)无关
0
0
0
0
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
0
1
1
1
0
0
0
1
0
0
0
0
F
D2=D
D0=0
方案二
D3=C+D
(F=C+D)
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
D2=CD
(F=CD)
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
D0=0
(F与 CD)无关
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
方案一A B C D
E
F
F
A
B
C
C
D
D
D
0
D
1
D
2
D
3
A
0
A
1
0
0
≥ 1
&方案一
E
F
F
A B
D
0
D
1
D
2
D
3
A
0
A
1
0
D
D
1
C
1
方案二
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
FA B C D
表 3-29 真值表
F
0
F
1
F
2
F
3
F
4
F
5
F
6
F
7
&
7 4 1 3 8
S
3
S
2
S
1
A
2
A
1
A
0
A B C D
F
3.10 组合逻辑电路的竞争 -冒险
一个门电路只要有两个输入信号同时向相反方向变化 (即由 01变为 10,或者相反 ),其输出端就可能产生干扰脉冲。
⒈ 竞争 -冒险及其成因
竞争,门电路的两个输入端同时向相反的逻辑电平变化的现象称为竞争。
冒险,由于竞争，电路的输出端就可能出现暂短的错误输出，即出现了不应有的窄脉冲或称尖峰脉冲，这种现象称为冒险。
冒险的危害 在于它可能使后接的时序电路产生错误操作。因而，有时要设法消除竞争冒险或尽量消除竞争冒险带来的危害。
＆
F
A
B
F
A
B
t
1
t
2
V
T
V
T
图 3-52 边沿不陡竞争产生尖脉冲
＆
1
A
A
F
A
F = A · A
1 t
pd
1 t
pd
A
3.53 竞争冒险产生的正脉冲
≥1
G1
G2
A
A
F A
A
F=A+A
tpd
(a) 电路
(b) 波形图 3-54 竞争产生的负尖脉冲
1
AAF AAF
由图 3-53和图 3-54看出只要输出逻辑函数在一定条件下变换成 或 就可能产生竞争 -冒险。由图 3-52可知，两个输入信号从不同电平同时向相反方向跳变，就可能产生竞争 -冒险。
竞争 -冒险的判断
当判定电路中存在竞争冒险可能之后，而负载又是对脉冲敏感的电路，则应该设法消除竞争冒险。方法有：
㈠修改逻辑设计
㈡引入封锁脉冲
㈢引入选通脉冲
㈣接入滤波电容竞争 -冒险的消除
CAABF AAF
CAABBCCAABF
CAABF
例如,在 B=C=1时，,会产生竞争冒险。根据可在 式中加入 BC。
111 AAF
加入 BC 之后,B=C=1时，
消除了竞争冒险。
㈠ 修改逻辑设计
在产生竞争冒险的时间内引入负脉冲，在输入信号发生竞争的时间内，把可能产生干扰脉冲的门封住，使尖脉冲不能输出，
从而消除竞争冒险。
㈡ 引入封锁脉冲
3-1—3-5 3-8—3-10 3-12 3-15
作业,
