2009-7-31 东北大学信息学院 1
第 9章 数 /模和模 /数转换
9.1 数 /模转换器（ DAC）
9.2 模 /数转换器（ ADC）
9.3 A/D转换器应用举例
2009-7-31 东北大学信息学院 2
数字电路,计算机只能对数字信号进行处理,其结果为数字量 。 然而,自然界中绝大多数的物理量都是连续变化的模拟量 。 例如温度,速度,压力等 。 这些模拟量经传感器转换后所产生的电信号也是模拟信号 。 若要数字装置或计算机对这些信号进行处理,就必须将其转换为数字信号 。
2009-7-31 东北大学信息学院 3
将模拟量转换为数字量的过程称为模 /数转换简称
A/D转换。实现 A/D转换的电路被称之为模 /数转换器，
简称 ADC（ Analog to Digital Converter）。
ADC转换所得到的数字信号经计算机处理，其输出仍为数字信号。而过程控制装置往往需要模拟信号去控制，所以经计算机处理后得到的数字信号必须转换为模拟信号。把数字量转换为模拟量的过程称作数 /模转换器，简称 DAC（ Digital to Analog Converter）。
2009-7-31 东北大学信息学院 4
9.1 数 /模转换器 （ DAC）
DAC的输入是数字信号 。 它可以是任何一种编码,
常用的是二进制码 。 输入可以是正数,也可以是负数,通常是无符号的二进制数 。 如图为 D/A转换框图 。 由于输入数字量的位数是有限的,所以输出的模拟量也是有限的 。 例如三位 DAC只能有八个,相应模拟量输出的大小也只有八个不同值 。
2009-7-31 东北大学信息学院 5
DAC输出的模拟量与输入的数字量成正比 。 若比例系数为 1,则 4位 DAC输入二进制数可以是 0000～
1111,输出模拟量的大小相应为 0～ 15。 DAC的输出有电流和电压之分 。 以电流输出为例 。 4位二进制数的展开式：
A=a3× 23+a2× 22+a1× 21+a0× 20
在比例系数为 1的前提下,输出电流的表达式为：
Iout=a3× 23I0+a2× 22I0+a1× 21I0+a0× 20I0
2009-7-31 东北大学信息学院 6
为达到此目的,可采用图示原理图 。 图中开关 Si受数字量中第 i位数控制,当 ai=1时,Si闭合,而 ai=0
时,Si断开 。 电流源的值与二进制数的权值相同 。
这样,A=0001 时,Iout=I0 ； A=0011 时,
Iout=3I0…… 。
d0
d1
d2
d3
DAC v0
DAC框图
8I0
S3
4I0
S2
2I0
S1
1I0
S0
Iout
DAC转换原理图
2009-7-31 东北大学信息学院 7
理想运算放大器：
A=∞; Ri=∞;
A=UO/Ud
Ud=UO/A=0
Id= Ud/ Ri=0
U+=Id× Rb =0
UO/UI=(－ Rf)/ R1
－
+
A UO
UI
Rf
Rb
R1 U-
U+
II Id Ud Ri
If
2009-7-31 东北大学信息学院 8
－
+
A
U
O
U
I
R
f
R
b
R
1
U
-
U
+
I
I
I
d
U
d
R
i
I
f
U－ = U++ Ud= U+=0
I1=If+Id=If
(UI－ U－ )/R1=(U－ － UO)/Rf
UI/R1=(－ UO)/Rf
UO/UI=(－ Rf)/ R1
2009-7-31 东北大学信息学院 9
9.1.1 二进制权电阻 DAC
S
3
S
2
S
1
S
0
+
_
A
R
F
R
2
1
R
2
2
R
2
3
R
V
R E F
a
3
a
2
a
1
a
0
v
o
图
9 -
1
2
0
二 进 制 权 电 阻
D A C 原 理 图
i
I
2009-7-31 东北大学信息学院 10
R2
Va
R2
Va
R2
Va
R2
Vai
3
R E F
02
R E F
11
R E F
20
R E F
3I
)2a2a2a2a(
R2
V 0
0
1
1
2
2
3
33
R E F
3
0i
i
i3
R E F 2a
R2
V
2009-7-31 东北大学信息学院 11
n位权电阻 DAC有：
)2a2a...2a2(a
R2
Vi 0
0
1
1
2n
2n
1n
1n1n
R E F
I
FFo Riv
1n
0i
i
i1n
R E F 2a
R2
V
1n
0i
i
i1n
R E F 2a
R2
V
2009-7-31 东北大学信息学院 12
权电阻 DAC的优点是简单直接，但当位数较多时，
电阻的值域范围太宽。这就使得阻值种类太多，制成集成电路困难；对高位权电阻的精度和稳定性要求很苛刻，这是因为各位电阻值与二进制数位成反比，高位权电阻的误差对输出电流的影响比低位权电阻大得多。
2009-7-31 东北大学信息学院 13
9.1.2 R-2R倒 T型电阻网络 DAC
如图 9-2所示,这个电路有两个特点：
⒈ 无论数字量是 0或 1,开关 S均相当于接地,因此
Si无论是接地或接虚地端,流入每个 2R支路的电流都是不变的 。
⒉ 由 A,B,C,D各节点向下和向右看的两条支路的等效电阻都是 2R,节点到地的等效电阻则为
2R‖ 2R=R。 所以每条支路的电流都是流入节点电流的一半 。
2009-7-31 东北大学信息学院 14
图
9 - 2
倒
T
型 电 阻 网 络
D A C
i
A
↓
i
B
↓
i
C
↓
i
3
i
2
i
1
i
0
V
R E
F
S
3
S
2
S
1
S
0
i
F
I
R
=
V
R E F
R
I
R
1 6
R
F
v
o
R
R
R
A
-
+
i
I
1
1
1
1
0
0
0
0
A
B
C
D
图
9 - 2
倒
T
型 电 阻 网 络
D A C
A
↓
B
C
↓
2
1
0
R E
F
3
2
1
0
F
R
=
R E F
R
F
o
A
-
+
I
1
1
1
1
0
0
0
0
A
↓
B
C
↓
2
1
0
R E
F
3
2
1
0
F
R
=
R E F
R
=
R E F
R
=
R E F
R R
F
o
A
-
+
I
1
1
1
1
0
0
0
0
2 R
2 R
2 R
2 R
2 R
2009-7-31 东北大学信息学院 15
由上述分析可写出图 9-2个支路的电流为,
R
VI R E F
R? R2
Vi R E F
3? R4
V
2
ii R E F3
2 R8
V
2
ii R E F2
1 R16
V
2
ii R E F1
0
0
R
1
R
2
R
3
R
IF a16
Ia
8
Ia
4
Ia
2
Iii
)2a2a2a2a(R2V 001122334R E F
3
0i
i
i4
R E F 2a
R2
V
2009-7-31 东北大学信息学院 16
FFo Riv
当输入的数字量超过 4位时，每增加一位只要增加一个模拟开关和一个电阻即可。对于 n位权电阻
DAC有：
)2a2a...2a2a(R2Vi 00112n2n1n1nnR E FI
1n
0i
i
in
R E F 2a
R2
V
1n
0i
i
in
FR E F 2a
R2
RV
2009-7-31 东北大学信息学院 17
例 9-1 已知倒 T 型 电 阻 网 络 DAC 的 RF=R,
VREF=10V,试分别求出四位和八位 DAC的最小
（ 只有数字信号最低位为 1） 输出电压 VOmin。
解：四位 DAC的最小输出电压为：
V625.01RR2102aR2 RV 4
1n
0i
i
in
FR E F
FFmi no Riv
八位 DAC的最小输出电压为：
FFmi no Riv V039.01RR2102aR2 RV 8
1n
0i
i
in
FR E F
2009-7-31 东北大学信息学院 18
例 9-2 已知倒 T 型 电 阻 网 络 DAC 的 RF=R,
VREF=10V,试分别求出四位和八位 DAC的最大
（ 各位数字信号都为 1） 输出电压 VOmax。
解：四位 DAC的最大输出电压为：
V375.9)12(RR2102aR2 RV 44
1n
0i
i
in
FR E F
FFma xo Riv
八位 DAC的最大输出电压为：
FFma xo Riv V96.9)12(R
R
2
102a
R2
RV 8
8
1n
0i
i
in
FR E F
2009-7-31 东北大学信息学院 19
例 9-3 已知倒 T 型 电 阻 网 络 DAC 的 RF=2R,
VREF=10V,试分别求出四位和八位 DAC的最小输出电压 VOmin。
解：四位 DAC的最小输出电压为：
V25.11R R22102aR2 RV 4
1n
0i
i
in
FR E F
FFmi no Riv
八位 DAC的最小输出电压为：
FFmi no Riv V078.01
R
R2
2
102a
R2
RV
8
1n
0i
i
in
FR E F
2009-7-31 东北大学信息学院 20
比较上述三例，在 VREF和 RF相同条件下，位数越多，
输出最小电压越小，输出最大电压越大；在 VREF和位数相同条件下,RF越大，则输出电压越大。
2009-7-31 东北大学信息学院 21
三,DAC的主要技术指标
⒈ 分辨率,DAC所能分辨的最小输出电压与满刻度输出电压之比 。
最小输出电压是指输入数字量只有最低有效位为 1
时的输出电压；最大输出电压是指输入数字量各位全为 1时的输出电压 。 分辨率 = 1/（ 2n－ 1） 。
例如,10 位 DAC 的 分 辨 率 为,1/ （ 2n － 1 ）
=1/1023≈0.001
2009-7-31 东北大学信息学院 22
DAC的位数越多，分辨率值越小，在相同条件下输出的最小电压越小。
⒉转换误差,转换误差常用满刻度 FSR（ Full Scale）
的百分数来表示。如 AD7520的线性误差为 0.05%FSR，
即转换误差等于满刻度的万分之五。有时转换误差用最低有效位 LSB（ Least Significant Bit）的倍数表示。
2009-7-31 东北大学信息学院 23
如 DAC的转换误差等于 1/2LSB，表示输出电压的绝对误差为最低有效位（ LSB）为 1时输出电压的一半。
DAC产生误差的主要原因有：参考电压 VREF的波动,
运算放大器的零点漂移,电阻网络电阻值的偏差等 。
分辨率和转换误差共同决定了 DAC的精度 。 要想 DAC
的精度高,不仅要选位数高的 DAC,还要选用稳定度高的基准电压源和低漂移的运算放大器与其配合 。
2009-7-31 东北大学信息学院 24
⒊ 建立时间
建立时间是指数字信号由全 1变全 0或由全
0变全 1时,模拟信号电压或电流达到稳态值所需要的时间 。 建立时间短说明 DAC的转换速度快 。
2009-7-31 东北大学信息学院 25
例 9-4 若 DAC的最大输出电压为 10V，要想使转换误差在 10mV以内，应选多少位 DAC？
解：要想转换误差在 10mV以内，就必须能分辨出
10mV电压。就是说分辨率必须小于 10/（ 10× 103）
=1/1000。根据分辨率可以表示 DAC的精度这一结论，至少需要 10位 DAC，若考虑其它因素，需选 12
位 DAC。
2009-7-31 东北大学信息学院 26
四,集成 DAC
DAC电路都做成集成电路供使用者选择 。
按 DAC输出方式分为电流输出 DAC和电压输出 DAC。 DAC的芯片型号繁多,常用的有 并 行 输 入 的 DAC0832,串行输入的
AD7543等,下面介绍 DAC0832。
2009-7-31 东北大学信息学院 27
⒈ 电路结构,DAC0832是美国国家半导体公司生产的电流输出型八位数 /模转换电路，它也可以连成电压输出型。可以直接与微处理器相连而不需要加
I/O接口。采用 CMOS工艺制成的 20脚双列直插式八位 D/A转换器。其结构框图如图 9-3（ a）所示。
2009-7-31 东北大学信息学院 28
八 位输 入寄 存 器八 位
D A C
寄 存 器八 位
D A C
D D
D
D
Q Q
Q
Q
1 3
1 4
1 5
1 6
4
5
6
7
8
1 2
1 1
9
3
1 0
2 0
1 9
1
2
1 8
1 7
D
I
7
D
I
0
( M S B )
( L S B )
I L E
C S
W R
1
W R
2
X F E R
V
R E F
I
O 2
I
O 1
R
f b
A G N D
V
C C
D G N D
( a )
结 构 框 图
1
2
3
4
5
6
7
8
9
1 0 1 1
1 2
1 3
1 4
1 5
1 6
1 7
1 8
1 9
2 0
C S
W R
1
W R
2
A G N D
V
C C
D
I
3
D
I
2
D
I
1
D
I
0
D
I
4
D
I
5
D
I
6
D
I
7
I
O 2
I
O 1
V
R E F
R
f b
D G N D
I L E
X F E R
D A C
0 8 3 2
( b )
外 引 线 排 列 图
9 - 3 D A C 0 8 3 2
集 成
D / A
转 换 器
2009-7-31 东北大学信息学院 29
DAC内包含两个数字寄存器：输入寄存器和 DAC寄存器,
故称为双缓冲方式 。 两个寄存器可以同时保存两组数据,
可以先将八位输入数据保存到输入寄存器中,当需要转换时,再将此数据由输入寄存器送到 DAC寄存器中锁存并进行 D/A转换输出 。
采用双缓冲方式的优点,⑴ 可以防止输入数据更新期间模拟量输出出现不稳定的情况； ⑵ 可以在模拟量输出的同时将下一次要转换的二进制数事先存入缓冲器中,从而提高了转换精度； ⑶ 可以同时更新多个 D/A转换的输出,为有多个 D/A转换器件的系统,多处理系统中的 D/A器件协调一致地工作带来了方便 。
2009-7-31 东北大学信息学院 30
R
2 R
1
R
2 R
0
1
R
2 R
0
1
R
2 R
0
1
R
2 R
0
1
R
2 R
0
1
R
2 R
0
1
2 R
2 R
0
1
V
R E
F
I
O
1
I
O
2
( M S B )
( L S B
)
( a
)
1
R E
F
I
O
1
I
O
2
0
DAC0832采用 T型电阻解码网络，如图 9-4所示。可以用电流输出工作方式，也可以接成电压输出工作方式。用电流输出工作方式时，接成倒 T型网络，如图 9-4(a)所示。
IO1是正比于参考电压和输入数字量的电流,而 IO2正比于输入数字量的反码,即：
7
0
81 22
i
i
i
REF
O aR
VI )122(
2
7
0
8
82
i
i
i
R E F
O aR
VI
12 21 NNNNN nn补?
2009-7-31 东北大学信息学院 31
用电压方式工作时，参考电压接到一个电流输出端（二进制原码接 IO1端，反码接 IO2端），输出电压从原来的 VREF
端得到，如图 9-4(b)所示。为了减小输出电阻，增加驱动能力，通常用运算放大器作缓冲。
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
2
R
2
R
0
1
I
O
1
I
O
2
( M S B
)
( L S B )
( b )
电 压 型 开 关
0
＜
V
O
≤
V
R E F
2 5 6
2 5 5
输 出 电 压
V
O
参 考 电 压
V
R E
F
图
9 - 4 R - 2 R
梯 形 网 络 连 接 方 式电 压 型 开 关
＜ ≤
输 出 电 压参 考 电 压图 梯 形 网 络 连 接 方 式
2009-7-31 东北大学信息学院 32
⒉ DAC0832的引脚功能
CS：片选端,低电平有效 。 当 CS=1时,该片没被选中,输入寄存器输入的数据被封锁；当 CS=0时,该片被选中,当
ILE=1,WR1=0时,输入数据存入输入寄存器 。
ILE：允许输入锁存,高电平有效 。 ILE=1且 CS,WR1均为低电平时,输入数据存入输入寄存器,ILE=0时,输入数据被锁存 。
WR1：写信号 1，低电平有效。在 CS和 ILE均有效条件下，
WR1=0允许写入输入数字信号。
WR2,写信号 2，低电平有效。 WR2 =0，同时 XFER=0时，
DAC寄存器输出给 D/A转换器； WR2 =1时，
DAC寄存器输入数据。
2009-7-31 东北大学信息学院 33
XFER：传送控制信号,低电平有效,用来控制 WR2是否被选通。
DI0～ DI7：八位数字量输入 。 DI0为最低位,DI7为最高位 。
IO1：电流输出端 1。 DAC寄存器输出全 1时,输出电流最大,
DAC寄存器输出全为 0时,输出电流为 0。 电压型电阻网络时接参考电压 。
IO2:电流输出端 2。 IO1+IO2=VREF/R=常数,电压型电阻网络时接地 。
Rfb：反馈电阻端 。 芯片内部接反馈电阻的一端,电阻的另一端与 IO1相连；与运放连接时,Rfb接输出端,IO1接反向输入端 。
VREF：参考电压输入端，一般接 -10V
VCC：电源电压,一般接 +15V电压 。
AGND：模拟信号地 。 DGND：数字信号地 。
2009-7-31 东北大学信息学院 34
五,D/A转换器应用举例
⒈ 可编程增益控制放大器
可编程增益控制放大器如图 9-5所示。它由 D/A
转换器 AD7520、运算放大器 A和四线 -十线译码器组成。 DAC接到运算放大器的输出端和反相输入端。运算放大器的输出电压作为
AD7520的参考电压,D/A转换器的输出电流 IO
被送回到运算放大器的反相输入端。
2009-7-31 东北大学信息学院 35
图 9-5数字式可编程增益控制电路
a1=1,IO=2-1Ii
a2=1,IO=2-2Ii
a3=1,IO=2-3Ii
a4=1,IO=2-4Ii
a5=1,IO=2-5Ii
a6=1,IO=2-6Ii
a7=1,IO=2-7Ii
a8=1,IO=2-8Ii
a9=1,IO=2-9Ii
a10=1,IO=2-10Ii
其中,Ii=Vi/R
B C D
数 据 输 入
R
R
2 R
R
R
R
9 8 2 1 0
-
+
A
V
i
I
i
I
f
a
1 0
a
9
a
3
a
2
a
1
四 线十 线 译 码 器
2
2 R
R
2 R 2 R 2 R
-
数 字 输 入
A D 7 5 2 0
- -
VO
IO=-If
2009-7-31 东北大学信息学院 36
)2222(2 91821901010 aaaaRVI Of
)2222( 1010992211 aaaaRV O
所以：
R
Vaaaa
R
V iO )2222( 10
10
9
9
2
2
1
1
f
i
i IR
VI因为：
放大器的电压放大倍数为：
10
10
9
9
2
2
1
1 2222
1
aaaaV
VA
i
O
V
因为四线 — 十线译码器的十个输出端只能有一个为 1，
所以上式可写作,12 n
VA
2009-7-31 东北大学信息学院 37
其中 n=0,1,2,… 9,为输入的二 — 十进制数字量 。
例如,输入的 BCD码为 0000时,0号输出线,a1=1，
AV=-21=-2；输入为 1001时,9号输出线 a10=1,AV=
－ 210=-1024。 因此,通过改变输入 BCD码的值就可以改变放大倍数,从而达到了增益数字控制的目的 。
2009-7-31 东北大学信息学院 38
⒉ 频率的数字控制
图 9-6(a)所示为三角波 -方波发生器电路，其频率由
D/A转换器输入的数字量进行控制。电路由 D/A转换器,T1,T2构成的镜象电流源，积分器 A1和比较器
A2等组成。其输出波形如图 9-6(b)所示。
2009-7-31 东北大学信息学院 39
V
O 2
a
1
a
2
a
n - 1
a
n
V
R E F
I
R
I
O
I
O
-
+
+
-
A
1
A
2
D
1
C
R
1
R
R
4
D
2
1,2 k
Ω
1,2 k
Ω
T
2
D / A
转 换 器电 路 图
-
V
R E F
I
O
I
O
V
C C
-
+
+
-
A
1
A
2
D
1
C
R
2
R
3
R
4
D
2
1,2 k
1,2 k
T
1
T
2
D / A
转 换 器
V
O 1
( a )
⒉ 频率的数字控制
2009-7-31 东北大学信息学院 40
t
1
t
2
t
3
△
t
1
△
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
t
1
t
2
t
3
△
t
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
t
1
t
2
t
3
△
t
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
1
t
2
t
3
△
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
( b ) 电 压 波 形 图图 9 - 6 频 率 数 字 控 制 式 三 角 波 - 方 波 发 生 器
V
O 2
a
1
a
2
a
n - 1
a
n
V
R E F
I
R
I
O
I
O
-
+
+
-
A
1
A
2
D
1
C
R
1
R
R
4
D
2
1,2 k
Ω
1,2 k
Ω
T
2
D / A
转 换 器电 路 图
-
V
R E F
I
O
I
O
V
C C
-
+
+
-
A
1
A
2
D
1
C
R
2
R
3
R
4
D
2
1,2 k
1,2 k
T
1
T
2
D / A
转 换 器
V
O 1
( a )
2009-7-31 东北大学信息学院 41
比较器 A2的输出不是正的限幅值 （ +VO） 就是负的限幅值 （ -VO） 。 假设正负限幅值相等,即 |-VO|=+VO。
vO2的极性由 A2同相输入端 B的电位极性决定,vB>0时,
vO2=+VO,vB<0时,vO2=-VO。 vB由 vO1和 vO2共同决定：
2
21
1
1
21
2
OOB vRR
Rv
RR
Rv
若 R1=R2，则,)(
2
1
21 OOB vvv
当 vO1=vO2时,vB和过零,A2状态发生转换，即
vO1=± VO时 A2状态发生转换。下面分析 vO1和 vO2的波形频率。 t=t1时,vO2由 +VO变为 -VO,vO2=-VO，这时 D2由于反向偏置
2009-7-31 东北大学信息学院 42
而截止,由于 D2截止,所以 T1,T2无电流流通的路径,
也截止 。 这时 D1导通,积分电容 C通过 D1,D/A转换器充电,充电电流为 IO。 积分器输出为：
vO1=－ VO+IO△ t / C
t=t2时,vO1=+VO,A2状态发生转换 。 由上式可知：
－ VO+IO△ t / C=+VO △ t=2 VOC / IO
t=t2以后,由于 vO2=+VO,所以 D2,T1,T2导通 。 D2的
电流一路经 T1流入 D/A转换器,另一路经 T2流入积分电容 C,由于 T2处于放大状态,所以 vC1≥vC2,D1截止 。
2009-7-31 东北大学信息学院 43
t
1
t
2
t
3
△
t
1
△
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
t
1
t
2
t
3
△
t
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
t
1
t
2
t
3
△
t
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
1
t
2
t
3
△
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
( b ) 电 压 波 形 图图 9 - 6 频 率 数 字 控 制 式 三 角 波 - 方 波 发 生 器
V
O 2
a
1
a
2
a
n - 1
a
n
V
R E F
I
R
I
O
I
O
-
+
+
-
A
1
A
2
D
1
C
R
1
R
R
4
D
2
1,2 k
Ω
1,2 k
Ω
T
2
D / A
转 换 器电 路 图
-
V
R E F
I
O
I
O
V
C C
-
+
+
-
A
1
A
2
D
1
C
R
2
R
3
R
4
D
2
1,2 k
1,2 k
T
1
T
2
D / A
转 换 器
V
O 1
( a )
2009-7-31 东北大学信息学院 44
由于 T1,T2为镜象电流源,所以流入积分器的电流近似为
IO,积分器输出为：
vO1=+VO－ IO△ t / C
经 △ t2,即 t3时,vO1=-VO,A2状态发生转换 。 即：
VO－ IO△ t2 / C= vO1(t3)=－ VO
△ t2=2 VOC / IO
三角波的周期为,
O
O
I
CVtt 4
21
三角波的频率为：
CV
I
ttf O
O
4
1
21
)222(24 1 02211 nnnn REF
O
aaaRVCV
2009-7-31 东北大学信息学院 45
只要改变 D/A转换器输入的数字量,就可以改变三角波和方波的频率 。 在图 10-6电路中,若 DAC为八位,
R=2.4kΩ,C=0.01μF,VO=1/2VREF,当 DAC的输入为
00000001时,
HzV VRVCVf
REF
REFREF
O
81104.22561001.02124 1 368
当 DAC的输入为 11111111时：
HzRVCVf REF
O
20752122(24 1 678 ）
2009-7-31 东北大学信息学院 46
9.2 模 /数转换器 （ ADC）
模 /数 （ A/D） 转换是把模拟电压或电流转换为与之成正比的数字量 。 一般 A/D转换需经采样,保持,量化,编码四个步骤 。 其中采样和保持由采样保持电路完成,量化与编码在转换过程中同时完成 。
2009-7-31 东北大学信息学院 47
一,几个基本概念
⒈采样与保持,采样就是按一定时间间隔采集模拟信号。由于 A/D转换需要时间，所以采样得到的
“样值”在 A/D转换期间就不能改变，因此对采样得到的信号“样值”就需要保持一段时间，直到下一次采样。
2009-7-31 东北大学信息学院 48
C
S
v
I
v
S
v
C
( a )
电 路 示 意 图
0
t
0
t
v
O
v
O
v
I
v
I
v
S
图
9 - 7
采 样 保 持 电 路 示 意 图 与 波 形
( b )
波 形 图
C
S
v
I
v
S
v
C
( a )
电 路 示 意 图
0
t
0
t
v
O
v
O
v
I
v
I
v
S
9 - 7
采 样 保 持 电 路 示 意 图 与 波 形
( b )
波 形 图
采样保持原理电路图如图 9-7
（ a）所示。 S受采样信号 vS控制。 vS为高电平时,S闭合； vS
为低电平时,S断开。 S闭合时为采样阶段,vO=vI。 S断开时为保持阶段，此时由于电容无放电回路，所以 vO保持在上一次采样结束时输入电压的瞬时值上。图 9-7(b)是采样保持电路输入和输出及采样信号波形图。
2009-7-31 东北大学信息学院 49
⒉ 采样定理
采样定理：只有当采样频率大于模拟信号最高频率分量的 2倍时 （ fS>2fmax）,所采集的信号样值才能不失真地反映原来模拟信号的变化规律 。 因为任何一个模拟信号都可以看作是由若干个不同频率的正弦信号叠加而成,所以用图 9-8所示电路说明采样定理的物理意义 。
2009-7-31 东北大学信息学院 50
图中画出了不同频率的正弦信号用相同的频率进行采样,
垂直线段表示所采集的样值 。 采样时间间隔为 TS,采样频率为 fS=1/TS,fA为正弦信号的频率 。 如果已得到采样值,是否可能按采集的样值恢复原来的波形呢？
从给定的一组采样值中得到两种不同频率的正弦波称作混叠 （ alias） 。 混叠将导致模糊 。
由上述分析得出结论：若不发生混叠,采样频率不能小于正弦波频率的 2倍,而要不失真地恢复正弦信号,采样频率必须大于正弦波频率的 2倍 。
2009-7-31 东北大学信息学院 51
( a )
v
f
S
> > 2 f
A
v
f
S
> 2 f
A
( b )
( c )
v
f
S
= 2 f
A
( d )
f
S
= 2 f
A
v
( e )
f
S
< 2 f
A
v
( f )
v
f
S
< < 2 f
A
( a )
v
f
S
> > 2 f
A
v
f
S
> 2 f
A
( b )
( c )
v
f
S
= 2 f
A
( d )
f
S
= 2 f
A
v
( e )
f
S
< 2 f
A
v
( f )
v
f
S
< < 2 f
A
图 9 - 8 正 弦 波 的 采 样 方 式,采 样 频 率 为 f
S
,正 弦 波 频 率 为 f
A
图 9-8(a),(b)中的采样频率大于正弦波频率的 2倍，通过样值绘出的正弦曲线只有一条，即可以恢复原波形。
（ fs=2fmax）,(c)中所采集的样值全为 0,(d)中的样值可以画出无数正弦波，不能完全再现已确定的一个正弦波。
图 9-8(e),(f)中，采样频率小于正弦波频率的 2倍，通过样值可以绘出与原正弦波频率不同的新的波形。
2009-7-31 东北大学信息学院 52
v
I
( t )
v
S
( t )
T
_
+
A
2
( b )
高 输 入 阻 抗 的 采 样 保 持 电 路
C
-
+
A
1
v
O
( t )
v
I
( t )
v
S
( t )
T
-
+
A
( a )
基 本 采 样 保 持 电 路
C
v
O
( t )
v
O
( t )
v
I
( t )
T
-
+
A
( c ) R
2
C < < T
C
的 采 样 保 持 电 路
R
1
R
2
C
v
I
( t )
v
S
( t )
T
-
+
A
2
( b )
高 输 入 阻 抗 的 采 样 保 持 电 路
C
+
A
1
v
I
( t )
v
S
( t )
T
_
+
A
2
( b )
高 输 入 阻 抗 的 采 样 保 持 电 路
C
+
A
1
v
O
( t )
v
I
( t )
v
S
( t )
T
-
+
A
( a )
基 本 采 样 保 持 电 路
C
v
O
( t )
v
O
( t )
v
I
( t )
T
-
+
A
( c ) R
2
C < < T
的 采 样 保 持 电 路
R
1
R
2
C
v
O
( t )
v
I
( t )
v
S
( t )
T
_
+
A
( a )
基 本 采 样 保 持 电 路
C
v
O
( t )
v
O
( t )
v
I
( t )
T
_
+
A
( c ) R
2
C < < T
的 采 样 保 持 电 路
R
1
R
2
C
_
v
S
( t )v
S
( t )v
S
( t )
⒊ 常用的几种采样保持电路
采样保持电路种类很多，图 9-9是三种常用的采样保持电路。
由采样开关 T、存储信息的电容 C和缓冲放大器 A等几个部分组成。
2009-7-31 东北大学信息学院 53
图 (a)中,在 vS=1,T导通 。 电容 C相当于直接与 vI相连,vO随
vI变化 。 当 vS=0时,三极管截止,相当于开关断开 。 若 A为理想运放,则流入运放 A输入端的电流为 0,所以三极管截止期间电容无放电回路,电容保持上一次采样结束时的输入电压瞬时值直到下一个采样脉冲的到来 。 场效应管重新导通,
vO和 vC又重新跟随 vI变化 。
图 (b)是在图 (a)基础上,为提高输入阻抗在采样开关和输入信号之间加了一级跟随器 。 由于跟随器 A1输入阻抗很高,所以减小了采样电路对输入信号的影响,又由于其输出阻抗低,
减小了 C的充电时间 。 图 (c)的原理与图 (a)大致相同,
2009-7-31 东北大学信息学院 54
只是 R2C必须足够小,vO才能跟踪 vI。 当 T导通且电容 C充电结束时,由于放大倍数 AV=R2/R1,所以输出电压与输入电压相比,不仅倒相,而且要乘以一个系数 R2/R1。
采样保持电路指标：
⑴ 采集时间：指发出命令后,采样保持电路的输出由原保持值变化到输入值所需的时间 。 采样时间越小越好 。
⑵ 保持电压下降速率：指在保持阶段采样保持电路输出电压在单位时间内所下降的幅值 。
⒋ 量化与编码采样保持得到的信号在时间上是离散的,其幅值仍是连续的 。
2009-7-31 东北大学信息学院 55
而数字信号在时间和幅度上都是离散的 。 任何一个数字量的大小只能是规定的最小数量的整数倍,而不能是小数 。 因此对采样保持得到的信号要用近似的方法进行取值 。 近似的过程就是量化 。 例如满刻度为 15mV的模拟电压用 0001表示 1mV,1111
表示 15mV。 而 1.5mV是用 0001还是用 0010 来表示呢？ 这要根据量化方法而定 。
如果把数字量的最低有效位的 1所代表的模拟量大小叫做量化单位,用 △ 表示 。 对于小于 △ 的信号有两种处理方法,即两种量化方法：只舍不入法,将不够量化单位的值舍掉 。
有舍有入法 （ 四舍五入法 ）,将小于 △ /2的值舍去,小于 △
2009-7-31 东北大学信息学院 56
而大于 △ /2的值视为数字量 △ 。 只舍不入法的量化误差为 △ ；
而有舍有入法的量化误差为 △ /2。
量化过程只是把模拟信号按量化单位作了取整处理,只有用代码表示量化后的值才能得到数字量 。 这一过程称之为编码 。 常用的编码是二进制编码 。
图 9-10是三位标准二进制 ADC的传输特性。横坐标是理想量化后的电压输入，纵坐标是输出数字量及对应的电压值。图 (a)为有舍有入量化法，图 (b)是只舍不入量化法。
2009-7-31 东北大学信息学院 57
编码
(a)最大误差为 1/2LSB (b)最大误差为 LSB
图 9-10三位标准二进制 ADC的输出电压特性
V
I
V
I
V
R E F
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
1 / 1 6
3 / 1 6
5 / 1 6
7 / 1 6
9 / 1 6
1 1 / 1 6
1 3 / 1 6
7 / 8
6 / 8
5 / 8
4 / 8
3 / 8
2 / 8
1 / 8
0
V
R E F
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
1 / 8 2 / 8 3 / 8 5 / 84 / 8 6 / 8 7 / 8
7 / 8
6 / 8
5 / 8
4 / 8
3 / 8
2 / 8
1 / 8
0
代表的模拟电压编码代表的模拟电压
2009-7-31 东北大学信息学院 58
二,并行比较 ADC
并行比较 ADC的优点是转换速度快,精度取决于电平的划分 。 量化单位越小,即 ADC的位数越多,精度越高 。 但是,
n位并行比较 ADC所用比较器的个数为 2n-1个,所以位数每增加一位,比较器的个数就要增加一倍 。 八位并行比较
ADC,需 28-1=255个电压比较器,255个 D触发器 。 这使
ADC电路很复杂 。 所以很少采用 。
2009-7-31 东北大学信息学院 59
I
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
A
0
A
1
A
2
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
V
I
V
R E F
= + 8 V
6 V
5 V
4 V
3 V
2 V
1 V
V
+
V
-
I
0
I
1
I
2
I
3
4
I
5
I
6
I
7
E N
A
0
A
1
A
2
7 4 1 4 8
+
-
+
-
+
-
+
-
+
-
+
-
+
-
1 k
Ω
1 k
1 k
1 k
1 k
1 k
1 k
1 k
V
I
V
R E F
= + 8 V
7 V
4 V
3 V
1 V
7
6
5
4
3
2
1
V
+
-
数字输出图 9-11 并行比较 ADC原理图
2009-7-31 东北大学信息学院 60
三,反馈比较式 ADC
反馈比较式 A/D转换与天平称量重物原理类似 。 例如,用量程为 15g的天平称一重物可以用两种方法：一是用每个重 1g
的 15个砝码对重物进行称量,每次加一只砝码直至天平平衡为止 。 二是用 8g,4g,2g,1g四只砝码对重物进行称量 。
每次可以加 8g,4g,2g或 1g进行比较 。 基于上述两种比较方法,ADC有计数型 A/D转换 （ 同第一种比较方法 ） 和逐次逼近型 A/D转换 （ 同第二种比较方法 ） 。
⒈ 计数型 A/D转换
图 9-12是计数型 A/D转换器，由一个计数器,D/A转换器及比较器等组成。
2009-7-31 东北大学信息学院 61
C L R
V
R E F
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
Q
0
Q
1
Q
2
Q
3
Q
4
Q
5
Q
6
Q
7
v
I
v
O
+
-
八 位
D / A
转 换 器八 位 计 数 器启 动 开 关八
D
触 发 器数据输出时 钟
1 0 k
Ω
+ 5 V
C P
V
R E F
D
0
D
1
D
D
3
D
4
D
5
D
6
D
7
Q
0
Q
1
Q
2
Q
3
Q
4
Q
5
Q
6
Q
7
v
I
v
O
+
-
八 位
D / A
转 换 器启 动 开 关八
D
数据输出
1 0 k
+ 5 V
C P
图 9-12 计数型 ADC
2009-7-31 东北大学信息学院 62
工作原理如下：
按下起动按钮,计数器清零 。 DAC输出 0V,低于比较器同相端输入模拟电压 vI,比较器输出高电平,与门打开,
时钟脉冲通过与门送入八位计数器 。 随着计数器所计数字的增加,DAC的输出电压 vO也增加 。 当 DAC输出电压
vO刚刚超过输入电压 vI时,比较器的输出由高电平变为低电平,与门关闭,计数器停止计数 。 这时计数器所计数字恰好与输入电压 vI相对应,在比较器输出由高电平变为低电平时,计数器的输出送入八 D触发器 。 八 D触发器的输出就是与输入电压 vI相对应的二进制数 。
这种 A/D转换器的最大缺点是速度慢 。 待转换的模拟电压越大,所用时间越长 。 例如,八位计数器若计到 255，
需要 255个时钟周期 。
2009-7-31 东北大学信息学院 63
⒉ 逐次逼近型 ADC
逐次逼近 （ 逐次比较 ） ADC与计数型 ADC 工作原理类似,
也是由内部产生一个数字量送给 DAC,DAC输出的模拟量与输入的模拟量进行比较 。 当二者匹配时,其数字量恰好与待转换的模拟信号相对应 。 逐次逼近型 ADC与计数型 ADC的区别在于逐次逼近 ADC是采用自高位到低位逐次比较计数的方法 。
图 9-13为八位逐次逼近 ADC的框图 。 它由比较器,逐次逼近寄存器 （ SAR）,DAC和输出寄存器组成 。 工作原理如下：
启动信号到来时,,SAR清零,转换过程开始 。 第一个时钟脉冲到来时,SAR最高位置 1,即 D7=1,其余位为 0。
SAR所存数据 （ 10000000） 经 DAC转换后得到的输出电压 vO
与 vI 比较 。 若 vO>vI,则 SAR 重新置 0,D7=0,SAR 为
00000000。 若 vO<vI,则 D7=1不变,SAR为 10000000不变 。
STRT=0
2009-7-31 东北大学信息学院 64
Q
7
Q
6
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
D
6
D
7
D
5
D
4
D
3
D
2
D
1
D
0
v
O
V
R E F
v
I
+
-
C P
C P
D R
S T R T
M S B
L S B
逐 次 比 较 寄 存 器
S A R
时 钟八 位
D A C
输 出寄 存 器数字输出
Q
7
Q
6
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
D
6
D
7
D
5
D
4
D
3
D
2
D
1
D
0
v
O
V
R E F
v
I
+
-
C P
C P
D R
S T R T
M S B
L S B
逐 次 比 较 寄 存 器
S A R
时 钟八 位输 出数字输出图 9-13 逐次逼近 ADC的方框图
2009-7-31 东北大学信息学院 65
第二个 CP到来时,SAR次高位置 1,即 D6=1,DAC的输出电压 vO再次与 vI比较 。 若 vO>vI,D6=0。 若 vO<vI,则
D6=1不变 。 这个过程一直持续到最低位比较完成后,
SAR所保留的二进制数即为待转换的模拟电压 vI的值 。
例 设图 9-13所示 ADC满量程输入电压 vImax=10V,说明将
vI=6.84V输入电压转换成二进制数 。
满量程为 10V时,输入 DAC二进制数各位为 1时所对应的模拟电压 vO值如表 10-1所示 。 转换过程如下：
来一个启动脉冲 STRT,SAR各位清零,转换开始 。
第一个 CP脉冲上升沿到来时,SAR最高位置 1,其输出为 D7D6D5D4D3D2D1D0=10000000,经 DAC转换后 vO=5V，
因为 vI(6.84V)>vO(5V),所以最高位保持 1不变,SAR中的数据为 10000000。
2009-7-31 东北大学信息学院 66
第二个 CP到来时,SAR次高位置 1,SAR的输出为
11000000,经 DAC转换后,vO=5+2.5V=7.5V。 因为
vO(7.5V)>vI(6.84V),所以次高位重新置 0,SAR中的数据为 10000000。
第三个 CP到来时,SAR输出为 10100000,经 DAC转换后,vO=5+1.25V=6.25V。 因为 vO(6.25V)<vI(6.84V)，
所以经过第三次比较,SAR中的数据为 10100000。
随着时钟脉冲的不断输入,ADC逐位进行比较,直至最低位 。 SAR中数据为 10101111。
当第八个时钟脉冲到来后,比较过程结束 。 这时,
SAR的输出端由高电平变为低电平,SAR输出的数字信号送入八位输出寄存器作为 ADC的转换结果输出 。
下一个启动脉冲到达后,ADC进行下一个转换 。
2009-7-31 东北大学信息学院 67
将 vI=6.84V输入电压转换成二进制数表 9-1 DAC各位对应的输入电压
DAC输入 DAC输出 (V)
D7
D6
D5
D4
D3
D2
D1
D0
5.0000
2.5000
1.2500
0.6250
0.3125
0.15625
0.078125
0.0390625
2009-7-31 东北大学信息学院 68
图
9
－
14
逐次逼近ADC
波形
1 0
μ
s
2
5
8
9
1 0
7
6
4
3
1
0
0,0 0
5,0 0 0 0
7,5 0 0 0
6,2 5 0 0
6,8 7 5 0
6,5 6 2 5
6,7 1 8 7 5
6,7 9 6 8 7 5
6,8 3 5 9 3 7
8 0
μ
s
t
v
O
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
D R
S T R T
C P
1
0
1
0
1
1
1
1
结 束开 始
μ
.
.
.
.
.
.
.
.
.
μ
t
7
6
5
4
3
2
1
0
结 束开 始
2009-7-31 东北大学信息学院 69
逐次逼近 ADC具有以下特点：
⒈ 具有较高的转换速度 。 其速度主要由数字量的位数和控制电路决定 。 例如上例中,八个时钟脉冲完成一次转换,
若时钟频率为 2MHz,则完成一次转换的时间为：
t=(8× 106)/(2× 106)=4μs,转换速度为,C=1/t=250000次 /s
若考虑启动 （ 清 0） 和数据送入输出寄存器的节拍 （ 各为一个时钟周期 ）,则 n位逐次逼近 ADC完成一次转换所需时间为,t=(n+2)TC,其中 TC为时钟周期 。
⒉ 转换精度主要取决于比较器的灵敏度和 DAC的精度 。
⒊ 转换的抗干扰特性较差 。 因为这种转换器是对输入模拟电压进行瞬时采样比较,如果在输入模拟电压上叠加了外界干扰,将会造成转换误差 。
2009-7-31 东北大学信息学院 70
四,双积分 ADC
双积分 ADC是一种间接的转换方法,模拟电压首先被转换为时间间隔,然后通过计数器转换为数字量 。
+
_
+
_
Q
Q
J
K
F
n
1
Q
Q
J
K
F
n -1
1
Q
Q
J
K
F
1
1
Q
Q
J
K
F
0
1
计 数 器
C
R
C
S
1
v
I
v
O
v
C
v
O
≤
0 v
C
=
v
O
＞
0 v
C
=
C P
G
M S B L S B
- V
R E F
,0,
,1,
S
2
2009-7-31 东北大学信息学院 71
+
_
+
_
Q
Q
J
K
F
n
1
Q
Q
J
K
F
n - 1
1
Q
Q
J
K
F
1
1
Q
Q
J
K
F
0
1
计 数 器
C
R
C
S
1
v
I
v
O
v
C
v
O
≤
0 v
C
=
v
O
＞
0 v
C
=
C P
G
M S B L S B
- V
R E F
+
_
+
_
Q
Q
J
K
F
n
1
Q
Q
J
K
F
n - 1
1
Q
Q
J
K
F
1
1
Q
Q
J
K
F
0
1
计 数 器
C
R
C
S
1
v
I
v
O
v
C
v
O
≤
0 v
C
=
v
O
＞
0 v
C
=
C P
G
M S B L S B
- V
R E F
,0,
,1,
S
2
图 9-15 双积分 ADC原理图
2009-7-31 东北大学信息学院 72
C P
图
9 - 1 5
双 积 分
A D C
原 理 图
+
_
+
_
Q
Q
1 J
1 K
F
n
1
1
1
C
R
C
S
1
v
I
v
O
v
G
- V
R E F
C 1
L S B
M S B
&
计 数 器
C P
图
9 - 1 5
双 积 分
A D C
原 理 图
+
_
+
_
Q
Q
1 J
1 K
F
n
1
1
1
C
R
C
S
1
v
v
O
v
C
G
- V
R E F
C 1
L S B
M S B
&
计 数 器
v
o
≤ 0 v
c
=,1,
v
o
＞ 0 v
c
=,0,
S
2
v
O
v
C
t
1
t
2
t
t
t
t
t
R C
v
I
C P
( D )
t
R C
v
I
( t
1
)
R C
V
R E F
+
C P
( a )
积 分 器 输 出 波 形
( b )
比 较 器 输 出 波 形
( d )
计 数 器 第 二 次 计 的 输 入 脉 冲图
9 - 1 6
双 积 分
A D C
的 工 作 波 形 图
v
O
v
C
t
1
t
2
t
t
t
t
t
R C
v
I
C P
( D )
t
R C
v
I
( t t
1
)
R C
V
R E F
+
C P
( a )
积 分 器 输 出 波 形
( b )
比 较 器 输 出 波 形
( d )
计 数 器 第 二 次 计 的 输 入 脉 冲图
9 - 1 6
双 积 分
A D C
的 工 作 波 形 图
－
－
－
（ ｃ ） C P 脉 冲 波 形
2009-7-31 东北大学信息学院 73
S1受 Fn控制,当 Qn=0时,S1接被测电压 vI； Qn=1时,S1接基准电压 -VREF。
转换原理如下：转换前,S2闭合,vO=0。 计数器和 Fn清零 。
转换开始,S2断开 。 因为 Fn=0。 所以 S1接到待测电压 vI。 由于 vI为正值,因此积分器作负向积分,比较器输出为,1”。
控制门 G打开,计数器开始计数 。 当计数器计到 2n个脉冲时,
计数器回到全 0状态,其进位脉冲将 Fn置 1,Qn=1,S1接到 -
VREF端 。 积分器在 -VREF的作用下向正方向积分,vO值逐渐抬高 。 但是,只要 vO＜ 0V,比较器输出就为,1”,门 G继续打开 。 于是 S1接 -VREF后,计数器又从 0开始计数 。 若 |-VREF|
＞ vI，
2009-7-31 东北大学信息学院 74
则在 -VREF作用期间,其积分曲线比 vI作用期间的积分曲线要陡,使得计数器计到全 0之前 vO已经过 0。 比较器输出为
,0”,封锁了门 G,计数器停止计数 。 这时计数器所计数字就是转换结果 。 双积分 ADC的工作波形如图 9-16所示 。
由图可知,0～ t1这段时间 S1接 vI。 若 vI为常数,这段时间内积分器的输出为,vO(t)=－ (vI/RC)·t
而 t1时刻积分器输出为,vO(t1)=－ (vI/RC)·t1
因为 t1时刻恰好为计数器计满 2n个脉冲的时间 。 若脉冲周期为 TC,则 t1=2nTC,代入上式得：
vO(t1)= － (vI/RC)·2n·TC
2009-7-31 东北大学信息学院 75
t1以后,开关 S1接 -VREF,积分器输出为：
vO=vO(t1)+ (VREV/RC) ·(t－ t1 )
=－ (vI/RC)·2n·TC﹢ (VREV/RC) ·(t－ t1 )
t=t2时刻,vO=0,停止计数 。 所以 t=t2时刻上式可写作：
－ (vI/RC)·2n·TC﹢ (VREV/RC) ·(t2－ t1 )
若这时计数器所计脉冲个数为 D,则上式可写作：
(vI/RC)·2n·TC=(VREV/RC) ·D·TC,即 D=(2n/VREF) ·vI
由上述分析可知,双积分 ADC完成一次转换所需时间为,T=(2n+D)TC
2009-7-31 东北大学信息学院 76
双积分 ADC具有以下特点：
⒈ 具有很强的抑制交流干扰信号的能力 。 尤其是对工频干扰,
如果转换周期选择得合适 （ 例如 2nTC为工频电压周期的整数倍 ）,从理论上可以消除工频干扰 。
⒉ 工作性能稳定 。 由 D=(2n/VREF)vI可知,转换精度只与 VREF
有关,VREF稳定,就能保证转换精度 。
⒊ 工作速度低 。 完成一次转换需 T=(2n+D)TC时间 。
⒋ 由于转换的是 vI的平均值,所以这种 A/D转换器只适用于对直流或变化缓慢的电压进行转换 。
2009-7-31 东北大学信息学院 77
五,ADC的主要技术指标
⒈转换时间：完成一次 A/D转换所需的时间。或每秒转换的次数。例如，某 ADC的转换时间 T为 1ms，则该
A/D转换器的转换速度为 1/T=1000次 /s。
⒉ 分解度亦称分辨率 。 分解度是指输出数字量最低有效位为 1所需的模拟输入电压 。 常常用输出数字量的位数表示 。 例如,一个八位 ADC满量程输入模拟电压为
5V,该 ADC能分辨的输入电压为 5/28=19.53mV,十位
ADC可以分辨的最小电压 5/210=4.88mV。 可见,在最大输入电压相同的情况下,
2009-7-31 东北大学信息学院 78
ADC的位数越多,所能分辨的电压越小,分解度越高 。
⒊ 量化误差：是指量化产生的误差 。 如采用有舍有入量化法的理想转换器的量化误差为 ± (1/2) LSB。
⒋ 精度：指产生一个给定的数字量输出所需模拟电压的理想值与实际值之间总的误差,其中包括量化误差,零点误差及非线性等产生的误差 。
⒌输入模拟电压范围：指 ADC允许输入电压范围。超过这个范围,A/D转换器将不能正常工作。例如 AD571JD输入电压范围是：单极性 0V～ 10V，双极性 -5V～ +5V。
2009-7-31 东北大学信息学院 79
六,集成 ADC举例 （ ADC0801）
ADC0801是八位逐次逼近式 ADC,采用 CMOS工艺,
20脚双列直插式封装 。 它很容易通过数据总线与微机相连而不需要附加接口逻辑电路 。 其电平与 MOS和
TTL都兼容 。 ADC0801有两个模拟电压输入端,可以对 0V～ ± 5V进行转换,输入信号可采用双端输入方式 。
ADC0801的结构框图如图 9-17(a)所示 。 由时钟发生器,
比较器,数据输出锁存器等组成 。 引脚图如图 9-17(b)
所示,其引脚功能如下,CS— 片选端,低有效 。
RD— 输出使能端,低有效 。
2009-7-31 东北大学信息学院 80
WR— 转换启动端,低有效 。
CLKIN— 外部时钟输入端,
当使用内部时钟时,该端接定时电容 。
Vin(+),Vin(-)— 差分模拟电压输入端,当单端输入时,一端接地,另一端接输入电压 。
INTR— 转换结束时输出低电平 。
GND A— 模拟信号地。
VREF/2— 参考电压任选端。
悬空时，由内部电路和 VREF
产生 2.5V的电压值，若该端接外加电压时，可改变模拟电压输入范围。
GND D— 数字信号地。
VCC— 电源端，也作为基准电压。
CLK R— 接内部时钟的定时电阻。
D0～ D7— 数字量输出。
2009-7-31 东北大学信息学院 81
图
9 - 1 7
集 成
A D C 0 8 0 1
∑
+
－
－
+
6
7
V
i n
( + )
V
i n
(
－
)
比 较 器
T
型 解 码 网 络
D
7
D
6
D
5
1 1
1 2
1 3
1 4
1 5
1 6
1 7
1 8
( M S B )
( L S B )
S A R
输 出锁 存 器八 位移 位 寄 存 器
V
R E F
/ 2
G N D A
V
C C
+ 5 V
G N D D
W R
C S
R D
I N T R
S
R
R S
触 发 器时 钟
2
1
3
1 0
2 0
8
9
5
4 1 9
C L K I N
C L K R
1 5 0 p F
1 0 k
Ω
( a )
结 构 框 图
D
4
D
3
D
2
D
1
D
0
&
&
D A C
图
9 - 1 7
集 成
A D C 0 8 0 1
+
－
－
+
6
7
V
i n
( + )
V
i n
(
－
)
比 较 器
T
型 解 码 网 络
D
7
D
6
D
5
1 1
1 2
1 3
1 4
1 5
1 6
1 7
1 8
( M S B )
( L S B )
S A R
输 出锁 存 器八 位移 位 寄 存 器
V
R E F
/ 2
G N D A
V
C C
+ 5 V
G N D D
W R
C S
R D
I N T R
S
R
R S
触 发 器时 钟
2
1
3
1 0
2 0
8
9
5
4 1 9
C L K I N
C L K R
1 5 0 p F
1 0 k
Ω
( a )
结 构 框 图
D
4
D
3
D
2
D
1
D
0
&
&
≥ 1
D A C
L E O E
2009-7-31 东北大学信息学院 82
1
2
3
4
5
6
7
8
9
1 0
2 0
1 9
1 8
1 7
1 6
1 5
1 4
1 3
1 2
1 1
C S
R D
W R
C L K I N
I N T R
V
i n
( + )
V
i n
( - )
G N D A
V
R E F
/ 2
G N D D
V
C C
C L K R
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
( b )
引 脚 图
A D C 0 8 0 1
2009-7-31 东北大学信息学院 83
+ 5 V
C S
R D
W R
C L K I N
I N T R
V
i n
( + )
V
i n
( - )
G N D A
V
R E F
/ 2
G N D D
V
C C
C L K R
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
图
9 - 1 8
用
A D C 0 8 0 1
进 行 连 续 转 换 外 部 接 线 图
A D C 0 8 0 1
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
L E D
V
C C
1 0 k
Ω
R
1
C
1
W R
I N T R
V
i n
0
～
5 V
N C
1 0 k
Ω
1 5 0 p F
R D
C S
0,0 0 1
μ
F
7 4 1 7
+ 5 V
C S
R D
W R
C L K I N
I N T R
V
i n
( + )
V
i n
( - )
G N D A
V
R E F
/ 2
G N D D
V
C C
C L K R
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
图
9 - 1 8
用
A D C 0 8 0 1
进 行 连 续 转 换 外 部 接 线 图
A D C 0 8 0 1
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
L E D
V
C C
1 0 k
Ω
R
1
C
1
W R
I N T R
V
i n
0
～
5 V
N C
1 0 k
Ω
1 5 0 p F
R D
C S
0,0 0 1
μ
F
7 4 1 7
+ 5 V+ 5 V
R
C
图 9-18 是
ADC0801连续进行 A/D转换的接线图,时钟频率由外接电阻 R和电容 C 决定：
f=1/(1.1RC)=
109/(1.1× 150× 10)
=606kHz
2009-7-31 东北大学信息学院 84
其连续转换过程如下：
接通电源,由于电容 C1两端电压不能突变,在接通电源后,
C1两端产生一个由 0V按指数规律上升的电压,经集电极开路缓冲 /驱动器 7417整形后加给 WR一个阶跃信号 。 低电平使
ADC0801启动,高电平对 WR不起作用 。
启动后,ADC对 0～ 5V的输入模拟电压进行转换,一次转换完成后,INTR变为低电平,使 WR =0,ADC重新启动,开始第二次转换 。 数据输出端接 LED监视数据输出,当 Di=0时,
LED亮,当 Di=1时,LED不亮 。 所以通过观察发光二极管亮灭情况就可以观察到 A/D转换的情况 。
2009-7-31 东北大学信息学院 85
为使 ADC0801芯片连续不断地进行 A/D转换,并将转换后得到的数据连续不断地通过 D0～ D7输出,CS和
RD必须接低电平 （ 地 ） 。
图 9-18电路输入模拟电压范围为 0V～ 5V,输出数字为
0～ 255。 当输入电压范围改变时,为得到八位分解度,
可在 VREF端接上适当电压 。 当 VCC=5V时,若 VREF/2端悬空,内部电路使 VREF/2端电位为 2.5V(VCC/2)。 如果
VREF/2端加 2V电压,则输入电压范围为 0V～ 4V；若接
1.5V,输入电压范围就为 0V～ 3V,依次类推 。
为了减少干扰,ADC0801把模拟信号地与数字信号地分开，以提高 A/D转换的精度。
2009-7-31 东北大学信息学院 86
9.3 A/D转换器应用举例
A/D转换在数字式仪表,数字控制系统和计算机控制系统中必不可少的一个部件 。 计算机数据采集系统在计算机控制系统中是非常重要的 。 现以计算机控制的数据采集系统为例说明如何在计算机控制下对模拟信号进行采集和处理 。
图 9-19为一典型的八路计算机数据采集系统 （ DAS） 。
系统由传感器,多路开关,采样 -保持电路,可编程增益控制放大器,A/D转换器和微处理器构成 。
整个系统通过数据总线、地址总线和控制总线进行通信。
所谓总线就是系统中各部件公用的一组导线，各部件通过它来传送或接收数据。图 9-19数据采集系统中，与数据总线相连的有三个部件,ADC、微处理器和随机存取存储器
RAM。
2009-7-31 东北大学信息学院 87
传 感 器温 度压 力位 移速 度液 面电 功 率湿 度光 照多 路 开 关
A M 3 7 0 5
V
1
V
2
V
3
V
4
V
5
V
6
V
7
V
8
V
i
T
L F 1 9 8
C
V
O
V
i
V
O
V
i
C S
1
R D
1
W R
1
I N T R
C L K I N
G
1
G
0
L H 0 0 8 4
采 样 保 持采集命令开关地址增益选择控 制 总 线其 他 装 置
A B C
A / D 转 换 器
A D C 0 8 0 1
D
0
D
7
C S
R D
2
/ W R
2
R A M
D
0
D
7
其 他 装 置八位数据总线微 处 理 器
8 0 8 5
可 编 程 增 益控 制 放 大 器图 9 - 1 9 数 据 采 集 系 统
C
传 感 器温 度压 力位 移速 度液 面电 功 率湿 度光 照多 路 开 关
A M 3 7 0 5
V
1
V
2
V
3
V
4
V
5
V
6
V
7
V
8
V
i
T
L F 1 9 8
C
V
O
V
i
V
O
V
i
C S
1
R D
1
W R
1
I N T R
C L K I N
G
1
G
0
L H 0 0 8 4
采 样 保 持采集命令开关地址增益选择控 制 总 线其 他 装 置
A B C
A / D 转 换 器
A D C 0 8 0 1
D
0
D
7
C S
R D
2
/ W R
2
R A M
D
0
D
7
其 他 装 置八位数据总线微 处 理 器
8 0 8 5
可 编 程 增 益控 制 放 大 器
9 - 1 9 数 据 采 集 系 统
C
2009-7-31 东北大学信息学院 88
控制总线用来传送各部件所需要的控制信号 。 例如片选信号
（ CS）,读出使能信号 （ RD）,系统时钟信号,触发信号等 。
传感器的作用是把被测物理量转换成与其成正比的模拟电压,
然后经 ADC转换成数字量 。 微处理器按一定时间间隔周期性地向各检测点发出采集命令,将各检测点所采集的数据送入微处理器进行处理 。 经处理后的信号送到控制装置完成各种动作,
如报警,调温等 。 即所谓的数据采集系统 。
图 9-19数据采集系统工作原理如下：
微处理器通过控制总线向多路开关发送地址信号，选择所要转换的模拟信号。例如当微处理器发送的地址信号为 ABC=000
时，温度传感器的输出信号 V1被选中，通过多路开关送到采样
-保持电路，把该时刻的电压采集并保持下来送到可编程增益控制放大器放大。
2009-7-31 东北大学信息学院 89
八个不同传感器输出的满量程电压是不同的 。 例如,温度传感器输出的电压范围可能是 0～ 5V,而压力传感器的输出电压范围可能是 0～ 500mV,为使送入 ADC的电压范围一致,
选择可编程增益控制放大器 LH0084对来自采样 -保持电路的信号电压进行调整 。 LH0084有 1,2,5,10四个增益选择 。
例如,当压力传感器的输出电压 （ 0～ 500mV） 需要转换时,
微处理器对 LH0084进行控制,使之放大倍数为 10,放大器输出为 0～ 5V。 同理,根据各传感器输出电压范围的不同,
通过微处理器的控制使之输出电压范围保持在 0～ 5V之间 。
可编程增益控制放大器输出的电压送到 ADC0801。 为转换成与模拟电压相对应的二进制数,必须使 ADC处于工作状态 。
所以微处理器向 ADC发出片选信号 （ CS）,转换启动信
2009-7-31 东北大学信息学院 90
号 （ WR1）,于是开始工作 。 经 A/D转换后把模拟信号转换成数字信号 。 转换结束时,转换结束端 （ INTR） 变为低电平,这时微处理器向输出使能端 （ RD1） 发出允许读出的命令信号 。
于是 D0～ D7的数据总线送入微处理器,然后送入随机存取存储器 RAM。
上述过程完成后,微处理器通过控制总线向多路转换开关发送新的待测信号的地址,例如 ABC=001,于是压力传感器输出被送入采样 -保持电路,又重复上述过程,直到八个数据转换存储完毕 。 下一轮采集又重复上述过程 。
采集得到的数据经微处理器分析处理后再去控制执行装置，例如报警装置、温度调节装置、压力调节装置等。在这些装置之前可能还要加入其它部件，例如逻辑电路,D/A转换器等。
第 9章 数 /模和模 /数转换
9.1 数 /模转换器（ DAC）
9.2 模 /数转换器（ ADC）
9.3 A/D转换器应用举例
2009-7-31 东北大学信息学院 2
数字电路,计算机只能对数字信号进行处理,其结果为数字量 。 然而,自然界中绝大多数的物理量都是连续变化的模拟量 。 例如温度,速度,压力等 。 这些模拟量经传感器转换后所产生的电信号也是模拟信号 。 若要数字装置或计算机对这些信号进行处理,就必须将其转换为数字信号 。
2009-7-31 东北大学信息学院 3
将模拟量转换为数字量的过程称为模 /数转换简称
A/D转换。实现 A/D转换的电路被称之为模 /数转换器，
简称 ADC（ Analog to Digital Converter）。
ADC转换所得到的数字信号经计算机处理，其输出仍为数字信号。而过程控制装置往往需要模拟信号去控制，所以经计算机处理后得到的数字信号必须转换为模拟信号。把数字量转换为模拟量的过程称作数 /模转换器，简称 DAC（ Digital to Analog Converter）。
2009-7-31 东北大学信息学院 4
9.1 数 /模转换器 （ DAC）
DAC的输入是数字信号 。 它可以是任何一种编码,
常用的是二进制码 。 输入可以是正数,也可以是负数,通常是无符号的二进制数 。 如图为 D/A转换框图 。 由于输入数字量的位数是有限的,所以输出的模拟量也是有限的 。 例如三位 DAC只能有八个,相应模拟量输出的大小也只有八个不同值 。
2009-7-31 东北大学信息学院 5
DAC输出的模拟量与输入的数字量成正比 。 若比例系数为 1,则 4位 DAC输入二进制数可以是 0000～
1111,输出模拟量的大小相应为 0～ 15。 DAC的输出有电流和电压之分 。 以电流输出为例 。 4位二进制数的展开式：
A=a3× 23+a2× 22+a1× 21+a0× 20
在比例系数为 1的前提下,输出电流的表达式为：
Iout=a3× 23I0+a2× 22I0+a1× 21I0+a0× 20I0
2009-7-31 东北大学信息学院 6
为达到此目的,可采用图示原理图 。 图中开关 Si受数字量中第 i位数控制,当 ai=1时,Si闭合,而 ai=0
时,Si断开 。 电流源的值与二进制数的权值相同 。
这样,A=0001 时,Iout=I0 ； A=0011 时,
Iout=3I0…… 。
d0
d1
d2
d3
DAC v0
DAC框图
8I0
S3
4I0
S2
2I0
S1
1I0
S0
Iout
DAC转换原理图
2009-7-31 东北大学信息学院 7
理想运算放大器：
A=∞; Ri=∞;
A=UO/Ud
Ud=UO/A=0
Id= Ud/ Ri=0
U+=Id× Rb =0
UO/UI=(－ Rf)/ R1
－
+
A UO
UI
Rf
Rb
R1 U-
U+
II Id Ud Ri
If
2009-7-31 东北大学信息学院 8
－
+
A
U
O
U
I
R
f
R
b
R
1
U
-
U
+
I
I
I
d
U
d
R
i
I
f
U－ = U++ Ud= U+=0
I1=If+Id=If
(UI－ U－ )/R1=(U－ － UO)/Rf
UI/R1=(－ UO)/Rf
UO/UI=(－ Rf)/ R1
2009-7-31 东北大学信息学院 9
9.1.1 二进制权电阻 DAC
S
3
S
2
S
1
S
0
+
_
A
R
F
R
2
1
R
2
2
R
2
3
R
V
R E F
a
3
a
2
a
1
a
0
v
o
图
9 -
1
2
0
二 进 制 权 电 阻
D A C 原 理 图
i
I
2009-7-31 东北大学信息学院 10
R2
Va
R2
Va
R2
Va
R2
Vai
3
R E F
02
R E F
11
R E F
20
R E F
3I
)2a2a2a2a(
R2
V 0
0
1
1
2
2
3
33
R E F
3
0i
i
i3
R E F 2a
R2
V
2009-7-31 东北大学信息学院 11
n位权电阻 DAC有：
)2a2a...2a2(a
R2
Vi 0
0
1
1
2n
2n
1n
1n1n
R E F
I
FFo Riv
1n
0i
i
i1n
R E F 2a
R2
V
1n
0i
i
i1n
R E F 2a
R2
V
2009-7-31 东北大学信息学院 12
权电阻 DAC的优点是简单直接，但当位数较多时，
电阻的值域范围太宽。这就使得阻值种类太多，制成集成电路困难；对高位权电阻的精度和稳定性要求很苛刻，这是因为各位电阻值与二进制数位成反比，高位权电阻的误差对输出电流的影响比低位权电阻大得多。
2009-7-31 东北大学信息学院 13
9.1.2 R-2R倒 T型电阻网络 DAC
如图 9-2所示,这个电路有两个特点：
⒈ 无论数字量是 0或 1,开关 S均相当于接地,因此
Si无论是接地或接虚地端,流入每个 2R支路的电流都是不变的 。
⒉ 由 A,B,C,D各节点向下和向右看的两条支路的等效电阻都是 2R,节点到地的等效电阻则为
2R‖ 2R=R。 所以每条支路的电流都是流入节点电流的一半 。
2009-7-31 东北大学信息学院 14
图
9 - 2
倒
T
型 电 阻 网 络
D A C
i
A
↓
i
B
↓
i
C
↓
i
3
i
2
i
1
i
0
V
R E
F
S
3
S
2
S
1
S
0
i
F
I
R
=
V
R E F
R
I
R
1 6
R
F
v
o
R
R
R
A
-
+
i
I
1
1
1
1
0
0
0
0
A
B
C
D
图
9 - 2
倒
T
型 电 阻 网 络
D A C
A
↓
B
C
↓
2
1
0
R E
F
3
2
1
0
F
R
=
R E F
R
F
o
A
-
+
I
1
1
1
1
0
0
0
0
A
↓
B
C
↓
2
1
0
R E
F
3
2
1
0
F
R
=
R E F
R
=
R E F
R
=
R E F
R R
F
o
A
-
+
I
1
1
1
1
0
0
0
0
2 R
2 R
2 R
2 R
2 R
2009-7-31 东北大学信息学院 15
由上述分析可写出图 9-2个支路的电流为,
R
VI R E F
R? R2
Vi R E F
3? R4
V
2
ii R E F3
2 R8
V
2
ii R E F2
1 R16
V
2
ii R E F1
0
0
R
1
R
2
R
3
R
IF a16
Ia
8
Ia
4
Ia
2
Iii
)2a2a2a2a(R2V 001122334R E F
3
0i
i
i4
R E F 2a
R2
V
2009-7-31 东北大学信息学院 16
FFo Riv
当输入的数字量超过 4位时，每增加一位只要增加一个模拟开关和一个电阻即可。对于 n位权电阻
DAC有：
)2a2a...2a2a(R2Vi 00112n2n1n1nnR E FI
1n
0i
i
in
R E F 2a
R2
V
1n
0i
i
in
FR E F 2a
R2
RV
2009-7-31 东北大学信息学院 17
例 9-1 已知倒 T 型 电 阻 网 络 DAC 的 RF=R,
VREF=10V,试分别求出四位和八位 DAC的最小
（ 只有数字信号最低位为 1） 输出电压 VOmin。
解：四位 DAC的最小输出电压为：
V625.01RR2102aR2 RV 4
1n
0i
i
in
FR E F
FFmi no Riv
八位 DAC的最小输出电压为：
FFmi no Riv V039.01RR2102aR2 RV 8
1n
0i
i
in
FR E F
2009-7-31 东北大学信息学院 18
例 9-2 已知倒 T 型 电 阻 网 络 DAC 的 RF=R,
VREF=10V,试分别求出四位和八位 DAC的最大
（ 各位数字信号都为 1） 输出电压 VOmax。
解：四位 DAC的最大输出电压为：
V375.9)12(RR2102aR2 RV 44
1n
0i
i
in
FR E F
FFma xo Riv
八位 DAC的最大输出电压为：
FFma xo Riv V96.9)12(R
R
2
102a
R2
RV 8
8
1n
0i
i
in
FR E F
2009-7-31 东北大学信息学院 19
例 9-3 已知倒 T 型 电 阻 网 络 DAC 的 RF=2R,
VREF=10V,试分别求出四位和八位 DAC的最小输出电压 VOmin。
解：四位 DAC的最小输出电压为：
V25.11R R22102aR2 RV 4
1n
0i
i
in
FR E F
FFmi no Riv
八位 DAC的最小输出电压为：
FFmi no Riv V078.01
R
R2
2
102a
R2
RV
8
1n
0i
i
in
FR E F
2009-7-31 东北大学信息学院 20
比较上述三例，在 VREF和 RF相同条件下，位数越多，
输出最小电压越小，输出最大电压越大；在 VREF和位数相同条件下,RF越大，则输出电压越大。
2009-7-31 东北大学信息学院 21
三,DAC的主要技术指标
⒈ 分辨率,DAC所能分辨的最小输出电压与满刻度输出电压之比 。
最小输出电压是指输入数字量只有最低有效位为 1
时的输出电压；最大输出电压是指输入数字量各位全为 1时的输出电压 。 分辨率 = 1/（ 2n－ 1） 。
例如,10 位 DAC 的 分 辨 率 为,1/ （ 2n － 1 ）
=1/1023≈0.001
2009-7-31 东北大学信息学院 22
DAC的位数越多，分辨率值越小，在相同条件下输出的最小电压越小。
⒉转换误差,转换误差常用满刻度 FSR（ Full Scale）
的百分数来表示。如 AD7520的线性误差为 0.05%FSR，
即转换误差等于满刻度的万分之五。有时转换误差用最低有效位 LSB（ Least Significant Bit）的倍数表示。
2009-7-31 东北大学信息学院 23
如 DAC的转换误差等于 1/2LSB，表示输出电压的绝对误差为最低有效位（ LSB）为 1时输出电压的一半。
DAC产生误差的主要原因有：参考电压 VREF的波动,
运算放大器的零点漂移,电阻网络电阻值的偏差等 。
分辨率和转换误差共同决定了 DAC的精度 。 要想 DAC
的精度高,不仅要选位数高的 DAC,还要选用稳定度高的基准电压源和低漂移的运算放大器与其配合 。
2009-7-31 东北大学信息学院 24
⒊ 建立时间
建立时间是指数字信号由全 1变全 0或由全
0变全 1时,模拟信号电压或电流达到稳态值所需要的时间 。 建立时间短说明 DAC的转换速度快 。
2009-7-31 东北大学信息学院 25
例 9-4 若 DAC的最大输出电压为 10V，要想使转换误差在 10mV以内，应选多少位 DAC？
解：要想转换误差在 10mV以内，就必须能分辨出
10mV电压。就是说分辨率必须小于 10/（ 10× 103）
=1/1000。根据分辨率可以表示 DAC的精度这一结论，至少需要 10位 DAC，若考虑其它因素，需选 12
位 DAC。
2009-7-31 东北大学信息学院 26
四,集成 DAC
DAC电路都做成集成电路供使用者选择 。
按 DAC输出方式分为电流输出 DAC和电压输出 DAC。 DAC的芯片型号繁多,常用的有 并 行 输 入 的 DAC0832,串行输入的
AD7543等,下面介绍 DAC0832。
2009-7-31 东北大学信息学院 27
⒈ 电路结构,DAC0832是美国国家半导体公司生产的电流输出型八位数 /模转换电路，它也可以连成电压输出型。可以直接与微处理器相连而不需要加
I/O接口。采用 CMOS工艺制成的 20脚双列直插式八位 D/A转换器。其结构框图如图 9-3（ a）所示。
2009-7-31 东北大学信息学院 28
八 位输 入寄 存 器八 位
D A C
寄 存 器八 位
D A C
D D
D
D
Q Q
Q
Q
1 3
1 4
1 5
1 6
4
5
6
7
8
1 2
1 1
9
3
1 0
2 0
1 9
1
2
1 8
1 7
D
I
7
D
I
0
( M S B )
( L S B )
I L E
C S
W R
1
W R
2
X F E R
V
R E F
I
O 2
I
O 1
R
f b
A G N D
V
C C
D G N D
( a )
结 构 框 图
1
2
3
4
5
6
7
8
9
1 0 1 1
1 2
1 3
1 4
1 5
1 6
1 7
1 8
1 9
2 0
C S
W R
1
W R
2
A G N D
V
C C
D
I
3
D
I
2
D
I
1
D
I
0
D
I
4
D
I
5
D
I
6
D
I
7
I
O 2
I
O 1
V
R E F
R
f b
D G N D
I L E
X F E R
D A C
0 8 3 2
( b )
外 引 线 排 列 图
9 - 3 D A C 0 8 3 2
集 成
D / A
转 换 器
2009-7-31 东北大学信息学院 29
DAC内包含两个数字寄存器：输入寄存器和 DAC寄存器,
故称为双缓冲方式 。 两个寄存器可以同时保存两组数据,
可以先将八位输入数据保存到输入寄存器中,当需要转换时,再将此数据由输入寄存器送到 DAC寄存器中锁存并进行 D/A转换输出 。
采用双缓冲方式的优点,⑴ 可以防止输入数据更新期间模拟量输出出现不稳定的情况； ⑵ 可以在模拟量输出的同时将下一次要转换的二进制数事先存入缓冲器中,从而提高了转换精度； ⑶ 可以同时更新多个 D/A转换的输出,为有多个 D/A转换器件的系统,多处理系统中的 D/A器件协调一致地工作带来了方便 。
2009-7-31 东北大学信息学院 30
R
2 R
1
R
2 R
0
1
R
2 R
0
1
R
2 R
0
1
R
2 R
0
1
R
2 R
0
1
R
2 R
0
1
2 R
2 R
0
1
V
R E
F
I
O
1
I
O
2
( M S B )
( L S B
)
( a
)
1
R E
F
I
O
1
I
O
2
0
DAC0832采用 T型电阻解码网络，如图 9-4所示。可以用电流输出工作方式，也可以接成电压输出工作方式。用电流输出工作方式时，接成倒 T型网络，如图 9-4(a)所示。
IO1是正比于参考电压和输入数字量的电流,而 IO2正比于输入数字量的反码,即：
7
0
81 22
i
i
i
REF
O aR
VI )122(
2
7
0
8
82
i
i
i
R E F
O aR
VI
12 21 NNNNN nn补?
2009-7-31 东北大学信息学院 31
用电压方式工作时，参考电压接到一个电流输出端（二进制原码接 IO1端，反码接 IO2端），输出电压从原来的 VREF
端得到，如图 9-4(b)所示。为了减小输出电阻，增加驱动能力，通常用运算放大器作缓冲。
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
R
2
R
0
1
2
R
2
R
0
1
I
O
1
I
O
2
( M S B
)
( L S B )
( b )
电 压 型 开 关
0
＜
V
O
≤
V
R E F
2 5 6
2 5 5
输 出 电 压
V
O
参 考 电 压
V
R E
F
图
9 - 4 R - 2 R
梯 形 网 络 连 接 方 式电 压 型 开 关
＜ ≤
输 出 电 压参 考 电 压图 梯 形 网 络 连 接 方 式
2009-7-31 东北大学信息学院 32
⒉ DAC0832的引脚功能
CS：片选端,低电平有效 。 当 CS=1时,该片没被选中,输入寄存器输入的数据被封锁；当 CS=0时,该片被选中,当
ILE=1,WR1=0时,输入数据存入输入寄存器 。
ILE：允许输入锁存,高电平有效 。 ILE=1且 CS,WR1均为低电平时,输入数据存入输入寄存器,ILE=0时,输入数据被锁存 。
WR1：写信号 1，低电平有效。在 CS和 ILE均有效条件下，
WR1=0允许写入输入数字信号。
WR2,写信号 2，低电平有效。 WR2 =0，同时 XFER=0时，
DAC寄存器输出给 D/A转换器； WR2 =1时，
DAC寄存器输入数据。
2009-7-31 东北大学信息学院 33
XFER：传送控制信号,低电平有效,用来控制 WR2是否被选通。
DI0～ DI7：八位数字量输入 。 DI0为最低位,DI7为最高位 。
IO1：电流输出端 1。 DAC寄存器输出全 1时,输出电流最大,
DAC寄存器输出全为 0时,输出电流为 0。 电压型电阻网络时接参考电压 。
IO2:电流输出端 2。 IO1+IO2=VREF/R=常数,电压型电阻网络时接地 。
Rfb：反馈电阻端 。 芯片内部接反馈电阻的一端,电阻的另一端与 IO1相连；与运放连接时,Rfb接输出端,IO1接反向输入端 。
VREF：参考电压输入端，一般接 -10V
VCC：电源电压,一般接 +15V电压 。
AGND：模拟信号地 。 DGND：数字信号地 。
2009-7-31 东北大学信息学院 34
五,D/A转换器应用举例
⒈ 可编程增益控制放大器
可编程增益控制放大器如图 9-5所示。它由 D/A
转换器 AD7520、运算放大器 A和四线 -十线译码器组成。 DAC接到运算放大器的输出端和反相输入端。运算放大器的输出电压作为
AD7520的参考电压,D/A转换器的输出电流 IO
被送回到运算放大器的反相输入端。
2009-7-31 东北大学信息学院 35
图 9-5数字式可编程增益控制电路
a1=1,IO=2-1Ii
a2=1,IO=2-2Ii
a3=1,IO=2-3Ii
a4=1,IO=2-4Ii
a5=1,IO=2-5Ii
a6=1,IO=2-6Ii
a7=1,IO=2-7Ii
a8=1,IO=2-8Ii
a9=1,IO=2-9Ii
a10=1,IO=2-10Ii
其中,Ii=Vi/R
B C D
数 据 输 入
R
R
2 R
R
R
R
9 8 2 1 0
-
+
A
V
i
I
i
I
f
a
1 0
a
9
a
3
a
2
a
1
四 线十 线 译 码 器
2
2 R
R
2 R 2 R 2 R
-
数 字 输 入
A D 7 5 2 0
- -
VO
IO=-If
2009-7-31 东北大学信息学院 36
)2222(2 91821901010 aaaaRVI Of
)2222( 1010992211 aaaaRV O
所以：
R
Vaaaa
R
V iO )2222( 10
10
9
9
2
2
1
1
f
i
i IR
VI因为：
放大器的电压放大倍数为：
10
10
9
9
2
2
1
1 2222
1
aaaaV
VA
i
O
V
因为四线 — 十线译码器的十个输出端只能有一个为 1，
所以上式可写作,12 n
VA
2009-7-31 东北大学信息学院 37
其中 n=0,1,2,… 9,为输入的二 — 十进制数字量 。
例如,输入的 BCD码为 0000时,0号输出线,a1=1，
AV=-21=-2；输入为 1001时,9号输出线 a10=1,AV=
－ 210=-1024。 因此,通过改变输入 BCD码的值就可以改变放大倍数,从而达到了增益数字控制的目的 。
2009-7-31 东北大学信息学院 38
⒉ 频率的数字控制
图 9-6(a)所示为三角波 -方波发生器电路，其频率由
D/A转换器输入的数字量进行控制。电路由 D/A转换器,T1,T2构成的镜象电流源，积分器 A1和比较器
A2等组成。其输出波形如图 9-6(b)所示。
2009-7-31 东北大学信息学院 39
V
O 2
a
1
a
2
a
n - 1
a
n
V
R E F
I
R
I
O
I
O
-
+
+
-
A
1
A
2
D
1
C
R
1
R
R
4
D
2
1,2 k
Ω
1,2 k
Ω
T
2
D / A
转 换 器电 路 图
-
V
R E F
I
O
I
O
V
C C
-
+
+
-
A
1
A
2
D
1
C
R
2
R
3
R
4
D
2
1,2 k
1,2 k
T
1
T
2
D / A
转 换 器
V
O 1
( a )
⒉ 频率的数字控制
2009-7-31 东北大学信息学院 40
t
1
t
2
t
3
△
t
1
△
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
t
1
t
2
t
3
△
t
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
t
1
t
2
t
3
△
t
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
1
t
2
t
3
△
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
( b ) 电 压 波 形 图图 9 - 6 频 率 数 字 控 制 式 三 角 波 - 方 波 发 生 器
V
O 2
a
1
a
2
a
n - 1
a
n
V
R E F
I
R
I
O
I
O
-
+
+
-
A
1
A
2
D
1
C
R
1
R
R
4
D
2
1,2 k
Ω
1,2 k
Ω
T
2
D / A
转 换 器电 路 图
-
V
R E F
I
O
I
O
V
C C
-
+
+
-
A
1
A
2
D
1
C
R
2
R
3
R
4
D
2
1,2 k
1,2 k
T
1
T
2
D / A
转 换 器
V
O 1
( a )
2009-7-31 东北大学信息学院 41
比较器 A2的输出不是正的限幅值 （ +VO） 就是负的限幅值 （ -VO） 。 假设正负限幅值相等,即 |-VO|=+VO。
vO2的极性由 A2同相输入端 B的电位极性决定,vB>0时,
vO2=+VO,vB<0时,vO2=-VO。 vB由 vO1和 vO2共同决定：
2
21
1
1
21
2
OOB vRR
Rv
RR
Rv
若 R1=R2，则,)(
2
1
21 OOB vvv
当 vO1=vO2时,vB和过零,A2状态发生转换，即
vO1=± VO时 A2状态发生转换。下面分析 vO1和 vO2的波形频率。 t=t1时,vO2由 +VO变为 -VO,vO2=-VO，这时 D2由于反向偏置
2009-7-31 东北大学信息学院 42
而截止,由于 D2截止,所以 T1,T2无电流流通的路径,
也截止 。 这时 D1导通,积分电容 C通过 D1,D/A转换器充电,充电电流为 IO。 积分器输出为：
vO1=－ VO+IO△ t / C
t=t2时,vO1=+VO,A2状态发生转换 。 由上式可知：
－ VO+IO△ t / C=+VO △ t=2 VOC / IO
t=t2以后,由于 vO2=+VO,所以 D2,T1,T2导通 。 D2的
电流一路经 T1流入 D/A转换器,另一路经 T2流入积分电容 C,由于 T2处于放大状态,所以 vC1≥vC2,D1截止 。
2009-7-31 东北大学信息学院 43
t
1
t
2
t
3
△
t
1
△
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
t
1
t
2
t
3
△
t
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
t
1
t
2
t
3
△
t
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
1
t
2
t
3
△
1
t
2
v
O 1
v
O 2
+ V
O
- V
O
v
O 1
v
O 2
t
( b ) 电 压 波 形 图图 9 - 6 频 率 数 字 控 制 式 三 角 波 - 方 波 发 生 器
V
O 2
a
1
a
2
a
n - 1
a
n
V
R E F
I
R
I
O
I
O
-
+
+
-
A
1
A
2
D
1
C
R
1
R
R
4
D
2
1,2 k
Ω
1,2 k
Ω
T
2
D / A
转 换 器电 路 图
-
V
R E F
I
O
I
O
V
C C
-
+
+
-
A
1
A
2
D
1
C
R
2
R
3
R
4
D
2
1,2 k
1,2 k
T
1
T
2
D / A
转 换 器
V
O 1
( a )
2009-7-31 东北大学信息学院 44
由于 T1,T2为镜象电流源,所以流入积分器的电流近似为
IO,积分器输出为：
vO1=+VO－ IO△ t / C
经 △ t2,即 t3时,vO1=-VO,A2状态发生转换 。 即：
VO－ IO△ t2 / C= vO1(t3)=－ VO
△ t2=2 VOC / IO
三角波的周期为,
O
O
I
CVtt 4
21
三角波的频率为：
CV
I
ttf O
O
4
1
21
)222(24 1 02211 nnnn REF
O
aaaRVCV
2009-7-31 东北大学信息学院 45
只要改变 D/A转换器输入的数字量,就可以改变三角波和方波的频率 。 在图 10-6电路中,若 DAC为八位,
R=2.4kΩ,C=0.01μF,VO=1/2VREF,当 DAC的输入为
00000001时,
HzV VRVCVf
REF
REFREF
O
81104.22561001.02124 1 368
当 DAC的输入为 11111111时：
HzRVCVf REF
O
20752122(24 1 678 ）
2009-7-31 东北大学信息学院 46
9.2 模 /数转换器 （ ADC）
模 /数 （ A/D） 转换是把模拟电压或电流转换为与之成正比的数字量 。 一般 A/D转换需经采样,保持,量化,编码四个步骤 。 其中采样和保持由采样保持电路完成,量化与编码在转换过程中同时完成 。
2009-7-31 东北大学信息学院 47
一,几个基本概念
⒈采样与保持,采样就是按一定时间间隔采集模拟信号。由于 A/D转换需要时间，所以采样得到的
“样值”在 A/D转换期间就不能改变，因此对采样得到的信号“样值”就需要保持一段时间，直到下一次采样。
2009-7-31 东北大学信息学院 48
C
S
v
I
v
S
v
C
( a )
电 路 示 意 图
0
t
0
t
v
O
v
O
v
I
v
I
v
S
图
9 - 7
采 样 保 持 电 路 示 意 图 与 波 形
( b )
波 形 图
C
S
v
I
v
S
v
C
( a )
电 路 示 意 图
0
t
0
t
v
O
v
O
v
I
v
I
v
S
9 - 7
采 样 保 持 电 路 示 意 图 与 波 形
( b )
波 形 图
采样保持原理电路图如图 9-7
（ a）所示。 S受采样信号 vS控制。 vS为高电平时,S闭合； vS
为低电平时,S断开。 S闭合时为采样阶段,vO=vI。 S断开时为保持阶段，此时由于电容无放电回路，所以 vO保持在上一次采样结束时输入电压的瞬时值上。图 9-7(b)是采样保持电路输入和输出及采样信号波形图。
2009-7-31 东北大学信息学院 49
⒉ 采样定理
采样定理：只有当采样频率大于模拟信号最高频率分量的 2倍时 （ fS>2fmax）,所采集的信号样值才能不失真地反映原来模拟信号的变化规律 。 因为任何一个模拟信号都可以看作是由若干个不同频率的正弦信号叠加而成,所以用图 9-8所示电路说明采样定理的物理意义 。
2009-7-31 东北大学信息学院 50
图中画出了不同频率的正弦信号用相同的频率进行采样,
垂直线段表示所采集的样值 。 采样时间间隔为 TS,采样频率为 fS=1/TS,fA为正弦信号的频率 。 如果已得到采样值,是否可能按采集的样值恢复原来的波形呢？
从给定的一组采样值中得到两种不同频率的正弦波称作混叠 （ alias） 。 混叠将导致模糊 。
由上述分析得出结论：若不发生混叠,采样频率不能小于正弦波频率的 2倍,而要不失真地恢复正弦信号,采样频率必须大于正弦波频率的 2倍 。
2009-7-31 东北大学信息学院 51
( a )
v
f
S
> > 2 f
A
v
f
S
> 2 f
A
( b )
( c )
v
f
S
= 2 f
A
( d )
f
S
= 2 f
A
v
( e )
f
S
< 2 f
A
v
( f )
v
f
S
< < 2 f
A
( a )
v
f
S
> > 2 f
A
v
f
S
> 2 f
A
( b )
( c )
v
f
S
= 2 f
A
( d )
f
S
= 2 f
A
v
( e )
f
S
< 2 f
A
v
( f )
v
f
S
< < 2 f
A
图 9 - 8 正 弦 波 的 采 样 方 式,采 样 频 率 为 f
S
,正 弦 波 频 率 为 f
A
图 9-8(a),(b)中的采样频率大于正弦波频率的 2倍，通过样值绘出的正弦曲线只有一条，即可以恢复原波形。
（ fs=2fmax）,(c)中所采集的样值全为 0,(d)中的样值可以画出无数正弦波，不能完全再现已确定的一个正弦波。
图 9-8(e),(f)中，采样频率小于正弦波频率的 2倍，通过样值可以绘出与原正弦波频率不同的新的波形。
2009-7-31 东北大学信息学院 52
v
I
( t )
v
S
( t )
T
_
+
A
2
( b )
高 输 入 阻 抗 的 采 样 保 持 电 路
C
-
+
A
1
v
O
( t )
v
I
( t )
v
S
( t )
T
-
+
A
( a )
基 本 采 样 保 持 电 路
C
v
O
( t )
v
O
( t )
v
I
( t )
T
-
+
A
( c ) R
2
C < < T
C
的 采 样 保 持 电 路
R
1
R
2
C
v
I
( t )
v
S
( t )
T
-
+
A
2
( b )
高 输 入 阻 抗 的 采 样 保 持 电 路
C
+
A
1
v
I
( t )
v
S
( t )
T
_
+
A
2
( b )
高 输 入 阻 抗 的 采 样 保 持 电 路
C
+
A
1
v
O
( t )
v
I
( t )
v
S
( t )
T
-
+
A
( a )
基 本 采 样 保 持 电 路
C
v
O
( t )
v
O
( t )
v
I
( t )
T
-
+
A
( c ) R
2
C < < T
的 采 样 保 持 电 路
R
1
R
2
C
v
O
( t )
v
I
( t )
v
S
( t )
T
_
+
A
( a )
基 本 采 样 保 持 电 路
C
v
O
( t )
v
O
( t )
v
I
( t )
T
_
+
A
( c ) R
2
C < < T
的 采 样 保 持 电 路
R
1
R
2
C
_
v
S
( t )v
S
( t )v
S
( t )
⒊ 常用的几种采样保持电路
采样保持电路种类很多，图 9-9是三种常用的采样保持电路。
由采样开关 T、存储信息的电容 C和缓冲放大器 A等几个部分组成。
2009-7-31 东北大学信息学院 53
图 (a)中,在 vS=1,T导通 。 电容 C相当于直接与 vI相连,vO随
vI变化 。 当 vS=0时,三极管截止,相当于开关断开 。 若 A为理想运放,则流入运放 A输入端的电流为 0,所以三极管截止期间电容无放电回路,电容保持上一次采样结束时的输入电压瞬时值直到下一个采样脉冲的到来 。 场效应管重新导通,
vO和 vC又重新跟随 vI变化 。
图 (b)是在图 (a)基础上,为提高输入阻抗在采样开关和输入信号之间加了一级跟随器 。 由于跟随器 A1输入阻抗很高,所以减小了采样电路对输入信号的影响,又由于其输出阻抗低,
减小了 C的充电时间 。 图 (c)的原理与图 (a)大致相同,
2009-7-31 东北大学信息学院 54
只是 R2C必须足够小,vO才能跟踪 vI。 当 T导通且电容 C充电结束时,由于放大倍数 AV=R2/R1,所以输出电压与输入电压相比,不仅倒相,而且要乘以一个系数 R2/R1。
采样保持电路指标：
⑴ 采集时间：指发出命令后,采样保持电路的输出由原保持值变化到输入值所需的时间 。 采样时间越小越好 。
⑵ 保持电压下降速率：指在保持阶段采样保持电路输出电压在单位时间内所下降的幅值 。
⒋ 量化与编码采样保持得到的信号在时间上是离散的,其幅值仍是连续的 。
2009-7-31 东北大学信息学院 55
而数字信号在时间和幅度上都是离散的 。 任何一个数字量的大小只能是规定的最小数量的整数倍,而不能是小数 。 因此对采样保持得到的信号要用近似的方法进行取值 。 近似的过程就是量化 。 例如满刻度为 15mV的模拟电压用 0001表示 1mV,1111
表示 15mV。 而 1.5mV是用 0001还是用 0010 来表示呢？ 这要根据量化方法而定 。
如果把数字量的最低有效位的 1所代表的模拟量大小叫做量化单位,用 △ 表示 。 对于小于 △ 的信号有两种处理方法,即两种量化方法：只舍不入法,将不够量化单位的值舍掉 。
有舍有入法 （ 四舍五入法 ）,将小于 △ /2的值舍去,小于 △
2009-7-31 东北大学信息学院 56
而大于 △ /2的值视为数字量 △ 。 只舍不入法的量化误差为 △ ；
而有舍有入法的量化误差为 △ /2。
量化过程只是把模拟信号按量化单位作了取整处理,只有用代码表示量化后的值才能得到数字量 。 这一过程称之为编码 。 常用的编码是二进制编码 。
图 9-10是三位标准二进制 ADC的传输特性。横坐标是理想量化后的电压输入，纵坐标是输出数字量及对应的电压值。图 (a)为有舍有入量化法，图 (b)是只舍不入量化法。
2009-7-31 东北大学信息学院 57
编码
(a)最大误差为 1/2LSB (b)最大误差为 LSB
图 9-10三位标准二进制 ADC的输出电压特性
V
I
V
I
V
R E F
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
1 / 1 6
3 / 1 6
5 / 1 6
7 / 1 6
9 / 1 6
1 1 / 1 6
1 3 / 1 6
7 / 8
6 / 8
5 / 8
4 / 8
3 / 8
2 / 8
1 / 8
0
V
R E F
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
1 / 8 2 / 8 3 / 8 5 / 84 / 8 6 / 8 7 / 8
7 / 8
6 / 8
5 / 8
4 / 8
3 / 8
2 / 8
1 / 8
0
代表的模拟电压编码代表的模拟电压
2009-7-31 东北大学信息学院 58
二,并行比较 ADC
并行比较 ADC的优点是转换速度快,精度取决于电平的划分 。 量化单位越小,即 ADC的位数越多,精度越高 。 但是,
n位并行比较 ADC所用比较器的个数为 2n-1个,所以位数每增加一位,比较器的个数就要增加一倍 。 八位并行比较
ADC,需 28-1=255个电压比较器,255个 D触发器 。 这使
ADC电路很复杂 。 所以很少采用 。
2009-7-31 东北大学信息学院 59
I
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
A
0
A
1
A
2
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
V
I
V
R E F
= + 8 V
6 V
5 V
4 V
3 V
2 V
1 V
V
+
V
-
I
0
I
1
I
2
I
3
4
I
5
I
6
I
7
E N
A
0
A
1
A
2
7 4 1 4 8
+
-
+
-
+
-
+
-
+
-
+
-
+
-
1 k
Ω
1 k
1 k
1 k
1 k
1 k
1 k
1 k
V
I
V
R E F
= + 8 V
7 V
4 V
3 V
1 V
7
6
5
4
3
2
1
V
+
-
数字输出图 9-11 并行比较 ADC原理图
2009-7-31 东北大学信息学院 60
三,反馈比较式 ADC
反馈比较式 A/D转换与天平称量重物原理类似 。 例如,用量程为 15g的天平称一重物可以用两种方法：一是用每个重 1g
的 15个砝码对重物进行称量,每次加一只砝码直至天平平衡为止 。 二是用 8g,4g,2g,1g四只砝码对重物进行称量 。
每次可以加 8g,4g,2g或 1g进行比较 。 基于上述两种比较方法,ADC有计数型 A/D转换 （ 同第一种比较方法 ） 和逐次逼近型 A/D转换 （ 同第二种比较方法 ） 。
⒈ 计数型 A/D转换
图 9-12是计数型 A/D转换器，由一个计数器,D/A转换器及比较器等组成。
2009-7-31 东北大学信息学院 61
C L R
V
R E F
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
Q
0
Q
1
Q
2
Q
3
Q
4
Q
5
Q
6
Q
7
v
I
v
O
+
-
八 位
D / A
转 换 器八 位 计 数 器启 动 开 关八
D
触 发 器数据输出时 钟
1 0 k
Ω
+ 5 V
C P
V
R E F
D
0
D
1
D
D
3
D
4
D
5
D
6
D
7
Q
0
Q
1
Q
2
Q
3
Q
4
Q
5
Q
6
Q
7
v
I
v
O
+
-
八 位
D / A
转 换 器启 动 开 关八
D
数据输出
1 0 k
+ 5 V
C P
图 9-12 计数型 ADC
2009-7-31 东北大学信息学院 62
工作原理如下：
按下起动按钮,计数器清零 。 DAC输出 0V,低于比较器同相端输入模拟电压 vI,比较器输出高电平,与门打开,
时钟脉冲通过与门送入八位计数器 。 随着计数器所计数字的增加,DAC的输出电压 vO也增加 。 当 DAC输出电压
vO刚刚超过输入电压 vI时,比较器的输出由高电平变为低电平,与门关闭,计数器停止计数 。 这时计数器所计数字恰好与输入电压 vI相对应,在比较器输出由高电平变为低电平时,计数器的输出送入八 D触发器 。 八 D触发器的输出就是与输入电压 vI相对应的二进制数 。
这种 A/D转换器的最大缺点是速度慢 。 待转换的模拟电压越大,所用时间越长 。 例如,八位计数器若计到 255，
需要 255个时钟周期 。
2009-7-31 东北大学信息学院 63
⒉ 逐次逼近型 ADC
逐次逼近 （ 逐次比较 ） ADC与计数型 ADC 工作原理类似,
也是由内部产生一个数字量送给 DAC,DAC输出的模拟量与输入的模拟量进行比较 。 当二者匹配时,其数字量恰好与待转换的模拟信号相对应 。 逐次逼近型 ADC与计数型 ADC的区别在于逐次逼近 ADC是采用自高位到低位逐次比较计数的方法 。
图 9-13为八位逐次逼近 ADC的框图 。 它由比较器,逐次逼近寄存器 （ SAR）,DAC和输出寄存器组成 。 工作原理如下：
启动信号到来时,,SAR清零,转换过程开始 。 第一个时钟脉冲到来时,SAR最高位置 1,即 D7=1,其余位为 0。
SAR所存数据 （ 10000000） 经 DAC转换后得到的输出电压 vO
与 vI 比较 。 若 vO>vI,则 SAR 重新置 0,D7=0,SAR 为
00000000。 若 vO<vI,则 D7=1不变,SAR为 10000000不变 。
STRT=0
2009-7-31 东北大学信息学院 64
Q
7
Q
6
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
D
6
D
7
D
5
D
4
D
3
D
2
D
1
D
0
v
O
V
R E F
v
I
+
-
C P
C P
D R
S T R T
M S B
L S B
逐 次 比 较 寄 存 器
S A R
时 钟八 位
D A C
输 出寄 存 器数字输出
Q
7
Q
6
Q
5
Q
4
Q
3
Q
2
Q
1
Q
0
D
6
D
7
D
5
D
4
D
3
D
2
D
1
D
0
v
O
V
R E F
v
I
+
-
C P
C P
D R
S T R T
M S B
L S B
逐 次 比 较 寄 存 器
S A R
时 钟八 位输 出数字输出图 9-13 逐次逼近 ADC的方框图
2009-7-31 东北大学信息学院 65
第二个 CP到来时,SAR次高位置 1,即 D6=1,DAC的输出电压 vO再次与 vI比较 。 若 vO>vI,D6=0。 若 vO<vI,则
D6=1不变 。 这个过程一直持续到最低位比较完成后,
SAR所保留的二进制数即为待转换的模拟电压 vI的值 。
例 设图 9-13所示 ADC满量程输入电压 vImax=10V,说明将
vI=6.84V输入电压转换成二进制数 。
满量程为 10V时,输入 DAC二进制数各位为 1时所对应的模拟电压 vO值如表 10-1所示 。 转换过程如下：
来一个启动脉冲 STRT,SAR各位清零,转换开始 。
第一个 CP脉冲上升沿到来时,SAR最高位置 1,其输出为 D7D6D5D4D3D2D1D0=10000000,经 DAC转换后 vO=5V，
因为 vI(6.84V)>vO(5V),所以最高位保持 1不变,SAR中的数据为 10000000。
2009-7-31 东北大学信息学院 66
第二个 CP到来时,SAR次高位置 1,SAR的输出为
11000000,经 DAC转换后,vO=5+2.5V=7.5V。 因为
vO(7.5V)>vI(6.84V),所以次高位重新置 0,SAR中的数据为 10000000。
第三个 CP到来时,SAR输出为 10100000,经 DAC转换后,vO=5+1.25V=6.25V。 因为 vO(6.25V)<vI(6.84V)，
所以经过第三次比较,SAR中的数据为 10100000。
随着时钟脉冲的不断输入,ADC逐位进行比较,直至最低位 。 SAR中数据为 10101111。
当第八个时钟脉冲到来后,比较过程结束 。 这时,
SAR的输出端由高电平变为低电平,SAR输出的数字信号送入八位输出寄存器作为 ADC的转换结果输出 。
下一个启动脉冲到达后,ADC进行下一个转换 。
2009-7-31 东北大学信息学院 67
将 vI=6.84V输入电压转换成二进制数表 9-1 DAC各位对应的输入电压
DAC输入 DAC输出 (V)
D7
D6
D5
D4
D3
D2
D1
D0
5.0000
2.5000
1.2500
0.6250
0.3125
0.15625
0.078125
0.0390625
2009-7-31 东北大学信息学院 68
图
9
－
14
逐次逼近ADC
波形
1 0
μ
s
2
5
8
9
1 0
7
6
4
3
1
0
0,0 0
5,0 0 0 0
7,5 0 0 0
6,2 5 0 0
6,8 7 5 0
6,5 6 2 5
6,7 1 8 7 5
6,7 9 6 8 7 5
6,8 3 5 9 3 7
8 0
μ
s
t
v
O
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
D R
S T R T
C P
1
0
1
0
1
1
1
1
结 束开 始
μ
.
.
.
.
.
.
.
.
.
μ
t
7
6
5
4
3
2
1
0
结 束开 始
2009-7-31 东北大学信息学院 69
逐次逼近 ADC具有以下特点：
⒈ 具有较高的转换速度 。 其速度主要由数字量的位数和控制电路决定 。 例如上例中,八个时钟脉冲完成一次转换,
若时钟频率为 2MHz,则完成一次转换的时间为：
t=(8× 106)/(2× 106)=4μs,转换速度为,C=1/t=250000次 /s
若考虑启动 （ 清 0） 和数据送入输出寄存器的节拍 （ 各为一个时钟周期 ）,则 n位逐次逼近 ADC完成一次转换所需时间为,t=(n+2)TC,其中 TC为时钟周期 。
⒉ 转换精度主要取决于比较器的灵敏度和 DAC的精度 。
⒊ 转换的抗干扰特性较差 。 因为这种转换器是对输入模拟电压进行瞬时采样比较,如果在输入模拟电压上叠加了外界干扰,将会造成转换误差 。
2009-7-31 东北大学信息学院 70
四,双积分 ADC
双积分 ADC是一种间接的转换方法,模拟电压首先被转换为时间间隔,然后通过计数器转换为数字量 。
+
_
+
_
Q
Q
J
K
F
n
1
Q
Q
J
K
F
n -1
1
Q
Q
J
K
F
1
1
Q
Q
J
K
F
0
1
计 数 器
C
R
C
S
1
v
I
v
O
v
C
v
O
≤
0 v
C
=
v
O
＞
0 v
C
=
C P
G
M S B L S B
- V
R E F
,0,
,1,
S
2
2009-7-31 东北大学信息学院 71
+
_
+
_
Q
Q
J
K
F
n
1
Q
Q
J
K
F
n - 1
1
Q
Q
J
K
F
1
1
Q
Q
J
K
F
0
1
计 数 器
C
R
C
S
1
v
I
v
O
v
C
v
O
≤
0 v
C
=
v
O
＞
0 v
C
=
C P
G
M S B L S B
- V
R E F
+
_
+
_
Q
Q
J
K
F
n
1
Q
Q
J
K
F
n - 1
1
Q
Q
J
K
F
1
1
Q
Q
J
K
F
0
1
计 数 器
C
R
C
S
1
v
I
v
O
v
C
v
O
≤
0 v
C
=
v
O
＞
0 v
C
=
C P
G
M S B L S B
- V
R E F
,0,
,1,
S
2
图 9-15 双积分 ADC原理图
2009-7-31 东北大学信息学院 72
C P
图
9 - 1 5
双 积 分
A D C
原 理 图
+
_
+
_
Q
Q
1 J
1 K
F
n
1
1
1
C
R
C
S
1
v
I
v
O
v
G
- V
R E F
C 1
L S B
M S B
&
计 数 器
C P
图
9 - 1 5
双 积 分
A D C
原 理 图
+
_
+
_
Q
Q
1 J
1 K
F
n
1
1
1
C
R
C
S
1
v
v
O
v
C
G
- V
R E F
C 1
L S B
M S B
&
计 数 器
v
o
≤ 0 v
c
=,1,
v
o
＞ 0 v
c
=,0,
S
2
v
O
v
C
t
1
t
2
t
t
t
t
t
R C
v
I
C P
( D )
t
R C
v
I
( t
1
)
R C
V
R E F
+
C P
( a )
积 分 器 输 出 波 形
( b )
比 较 器 输 出 波 形
( d )
计 数 器 第 二 次 计 的 输 入 脉 冲图
9 - 1 6
双 积 分
A D C
的 工 作 波 形 图
v
O
v
C
t
1
t
2
t
t
t
t
t
R C
v
I
C P
( D )
t
R C
v
I
( t t
1
)
R C
V
R E F
+
C P
( a )
积 分 器 输 出 波 形
( b )
比 较 器 输 出 波 形
( d )
计 数 器 第 二 次 计 的 输 入 脉 冲图
9 - 1 6
双 积 分
A D C
的 工 作 波 形 图
－
－
－
（ ｃ ） C P 脉 冲 波 形
2009-7-31 东北大学信息学院 73
S1受 Fn控制,当 Qn=0时,S1接被测电压 vI； Qn=1时,S1接基准电压 -VREF。
转换原理如下：转换前,S2闭合,vO=0。 计数器和 Fn清零 。
转换开始,S2断开 。 因为 Fn=0。 所以 S1接到待测电压 vI。 由于 vI为正值,因此积分器作负向积分,比较器输出为,1”。
控制门 G打开,计数器开始计数 。 当计数器计到 2n个脉冲时,
计数器回到全 0状态,其进位脉冲将 Fn置 1,Qn=1,S1接到 -
VREF端 。 积分器在 -VREF的作用下向正方向积分,vO值逐渐抬高 。 但是,只要 vO＜ 0V,比较器输出就为,1”,门 G继续打开 。 于是 S1接 -VREF后,计数器又从 0开始计数 。 若 |-VREF|
＞ vI，
2009-7-31 东北大学信息学院 74
则在 -VREF作用期间,其积分曲线比 vI作用期间的积分曲线要陡,使得计数器计到全 0之前 vO已经过 0。 比较器输出为
,0”,封锁了门 G,计数器停止计数 。 这时计数器所计数字就是转换结果 。 双积分 ADC的工作波形如图 9-16所示 。
由图可知,0～ t1这段时间 S1接 vI。 若 vI为常数,这段时间内积分器的输出为,vO(t)=－ (vI/RC)·t
而 t1时刻积分器输出为,vO(t1)=－ (vI/RC)·t1
因为 t1时刻恰好为计数器计满 2n个脉冲的时间 。 若脉冲周期为 TC,则 t1=2nTC,代入上式得：
vO(t1)= － (vI/RC)·2n·TC
2009-7-31 东北大学信息学院 75
t1以后,开关 S1接 -VREF,积分器输出为：
vO=vO(t1)+ (VREV/RC) ·(t－ t1 )
=－ (vI/RC)·2n·TC﹢ (VREV/RC) ·(t－ t1 )
t=t2时刻,vO=0,停止计数 。 所以 t=t2时刻上式可写作：
－ (vI/RC)·2n·TC﹢ (VREV/RC) ·(t2－ t1 )
若这时计数器所计脉冲个数为 D,则上式可写作：
(vI/RC)·2n·TC=(VREV/RC) ·D·TC,即 D=(2n/VREF) ·vI
由上述分析可知,双积分 ADC完成一次转换所需时间为,T=(2n+D)TC
2009-7-31 东北大学信息学院 76
双积分 ADC具有以下特点：
⒈ 具有很强的抑制交流干扰信号的能力 。 尤其是对工频干扰,
如果转换周期选择得合适 （ 例如 2nTC为工频电压周期的整数倍 ）,从理论上可以消除工频干扰 。
⒉ 工作性能稳定 。 由 D=(2n/VREF)vI可知,转换精度只与 VREF
有关,VREF稳定,就能保证转换精度 。
⒊ 工作速度低 。 完成一次转换需 T=(2n+D)TC时间 。
⒋ 由于转换的是 vI的平均值,所以这种 A/D转换器只适用于对直流或变化缓慢的电压进行转换 。
2009-7-31 东北大学信息学院 77
五,ADC的主要技术指标
⒈转换时间：完成一次 A/D转换所需的时间。或每秒转换的次数。例如，某 ADC的转换时间 T为 1ms，则该
A/D转换器的转换速度为 1/T=1000次 /s。
⒉ 分解度亦称分辨率 。 分解度是指输出数字量最低有效位为 1所需的模拟输入电压 。 常常用输出数字量的位数表示 。 例如,一个八位 ADC满量程输入模拟电压为
5V,该 ADC能分辨的输入电压为 5/28=19.53mV,十位
ADC可以分辨的最小电压 5/210=4.88mV。 可见,在最大输入电压相同的情况下,
2009-7-31 东北大学信息学院 78
ADC的位数越多,所能分辨的电压越小,分解度越高 。
⒊ 量化误差：是指量化产生的误差 。 如采用有舍有入量化法的理想转换器的量化误差为 ± (1/2) LSB。
⒋ 精度：指产生一个给定的数字量输出所需模拟电压的理想值与实际值之间总的误差,其中包括量化误差,零点误差及非线性等产生的误差 。
⒌输入模拟电压范围：指 ADC允许输入电压范围。超过这个范围,A/D转换器将不能正常工作。例如 AD571JD输入电压范围是：单极性 0V～ 10V，双极性 -5V～ +5V。
2009-7-31 东北大学信息学院 79
六,集成 ADC举例 （ ADC0801）
ADC0801是八位逐次逼近式 ADC,采用 CMOS工艺,
20脚双列直插式封装 。 它很容易通过数据总线与微机相连而不需要附加接口逻辑电路 。 其电平与 MOS和
TTL都兼容 。 ADC0801有两个模拟电压输入端,可以对 0V～ ± 5V进行转换,输入信号可采用双端输入方式 。
ADC0801的结构框图如图 9-17(a)所示 。 由时钟发生器,
比较器,数据输出锁存器等组成 。 引脚图如图 9-17(b)
所示,其引脚功能如下,CS— 片选端,低有效 。
RD— 输出使能端,低有效 。
2009-7-31 东北大学信息学院 80
WR— 转换启动端,低有效 。
CLKIN— 外部时钟输入端,
当使用内部时钟时,该端接定时电容 。
Vin(+),Vin(-)— 差分模拟电压输入端,当单端输入时,一端接地,另一端接输入电压 。
INTR— 转换结束时输出低电平 。
GND A— 模拟信号地。
VREF/2— 参考电压任选端。
悬空时，由内部电路和 VREF
产生 2.5V的电压值，若该端接外加电压时，可改变模拟电压输入范围。
GND D— 数字信号地。
VCC— 电源端，也作为基准电压。
CLK R— 接内部时钟的定时电阻。
D0～ D7— 数字量输出。
2009-7-31 东北大学信息学院 81
图
9 - 1 7
集 成
A D C 0 8 0 1
∑
+
－
－
+
6
7
V
i n
( + )
V
i n
(
－
)
比 较 器
T
型 解 码 网 络
D
7
D
6
D
5
1 1
1 2
1 3
1 4
1 5
1 6
1 7
1 8
( M S B )
( L S B )
S A R
输 出锁 存 器八 位移 位 寄 存 器
V
R E F
/ 2
G N D A
V
C C
+ 5 V
G N D D
W R
C S
R D
I N T R
S
R
R S
触 发 器时 钟
2
1
3
1 0
2 0
8
9
5
4 1 9
C L K I N
C L K R
1 5 0 p F
1 0 k
Ω
( a )
结 构 框 图
D
4
D
3
D
2
D
1
D
0
&
&
D A C
图
9 - 1 7
集 成
A D C 0 8 0 1
+
－
－
+
6
7
V
i n
( + )
V
i n
(
－
)
比 较 器
T
型 解 码 网 络
D
7
D
6
D
5
1 1
1 2
1 3
1 4
1 5
1 6
1 7
1 8
( M S B )
( L S B )
S A R
输 出锁 存 器八 位移 位 寄 存 器
V
R E F
/ 2
G N D A
V
C C
+ 5 V
G N D D
W R
C S
R D
I N T R
S
R
R S
触 发 器时 钟
2
1
3
1 0
2 0
8
9
5
4 1 9
C L K I N
C L K R
1 5 0 p F
1 0 k
Ω
( a )
结 构 框 图
D
4
D
3
D
2
D
1
D
0
&
&
≥ 1
D A C
L E O E
2009-7-31 东北大学信息学院 82
1
2
3
4
5
6
7
8
9
1 0
2 0
1 9
1 8
1 7
1 6
1 5
1 4
1 3
1 2
1 1
C S
R D
W R
C L K I N
I N T R
V
i n
( + )
V
i n
( - )
G N D A
V
R E F
/ 2
G N D D
V
C C
C L K R
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
( b )
引 脚 图
A D C 0 8 0 1
2009-7-31 东北大学信息学院 83
+ 5 V
C S
R D
W R
C L K I N
I N T R
V
i n
( + )
V
i n
( - )
G N D A
V
R E F
/ 2
G N D D
V
C C
C L K R
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
图
9 - 1 8
用
A D C 0 8 0 1
进 行 连 续 转 换 外 部 接 线 图
A D C 0 8 0 1
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
L E D
V
C C
1 0 k
Ω
R
1
C
1
W R
I N T R
V
i n
0
～
5 V
N C
1 0 k
Ω
1 5 0 p F
R D
C S
0,0 0 1
μ
F
7 4 1 7
+ 5 V
C S
R D
W R
C L K I N
I N T R
V
i n
( + )
V
i n
( - )
G N D A
V
R E F
/ 2
G N D D
V
C C
C L K R
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
图
9 - 1 8
用
A D C 0 8 0 1
进 行 连 续 转 换 外 部 接 线 图
A D C 0 8 0 1
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
1 k
Ω
L E D
V
C C
1 0 k
Ω
R
1
C
1
W R
I N T R
V
i n
0
～
5 V
N C
1 0 k
Ω
1 5 0 p F
R D
C S
0,0 0 1
μ
F
7 4 1 7
+ 5 V+ 5 V
R
C
图 9-18 是
ADC0801连续进行 A/D转换的接线图,时钟频率由外接电阻 R和电容 C 决定：
f=1/(1.1RC)=
109/(1.1× 150× 10)
=606kHz
2009-7-31 东北大学信息学院 84
其连续转换过程如下：
接通电源,由于电容 C1两端电压不能突变,在接通电源后,
C1两端产生一个由 0V按指数规律上升的电压,经集电极开路缓冲 /驱动器 7417整形后加给 WR一个阶跃信号 。 低电平使
ADC0801启动,高电平对 WR不起作用 。
启动后,ADC对 0～ 5V的输入模拟电压进行转换,一次转换完成后,INTR变为低电平,使 WR =0,ADC重新启动,开始第二次转换 。 数据输出端接 LED监视数据输出,当 Di=0时,
LED亮,当 Di=1时,LED不亮 。 所以通过观察发光二极管亮灭情况就可以观察到 A/D转换的情况 。
2009-7-31 东北大学信息学院 85
为使 ADC0801芯片连续不断地进行 A/D转换,并将转换后得到的数据连续不断地通过 D0～ D7输出,CS和
RD必须接低电平 （ 地 ） 。
图 9-18电路输入模拟电压范围为 0V～ 5V,输出数字为
0～ 255。 当输入电压范围改变时,为得到八位分解度,
可在 VREF端接上适当电压 。 当 VCC=5V时,若 VREF/2端悬空,内部电路使 VREF/2端电位为 2.5V(VCC/2)。 如果
VREF/2端加 2V电压,则输入电压范围为 0V～ 4V；若接
1.5V,输入电压范围就为 0V～ 3V,依次类推 。
为了减少干扰,ADC0801把模拟信号地与数字信号地分开，以提高 A/D转换的精度。
2009-7-31 东北大学信息学院 86
9.3 A/D转换器应用举例
A/D转换在数字式仪表,数字控制系统和计算机控制系统中必不可少的一个部件 。 计算机数据采集系统在计算机控制系统中是非常重要的 。 现以计算机控制的数据采集系统为例说明如何在计算机控制下对模拟信号进行采集和处理 。
图 9-19为一典型的八路计算机数据采集系统 （ DAS） 。
系统由传感器,多路开关,采样 -保持电路,可编程增益控制放大器,A/D转换器和微处理器构成 。
整个系统通过数据总线、地址总线和控制总线进行通信。
所谓总线就是系统中各部件公用的一组导线，各部件通过它来传送或接收数据。图 9-19数据采集系统中，与数据总线相连的有三个部件,ADC、微处理器和随机存取存储器
RAM。
2009-7-31 东北大学信息学院 87
传 感 器温 度压 力位 移速 度液 面电 功 率湿 度光 照多 路 开 关
A M 3 7 0 5
V
1
V
2
V
3
V
4
V
5
V
6
V
7
V
8
V
i
T
L F 1 9 8
C
V
O
V
i
V
O
V
i
C S
1
R D
1
W R
1
I N T R
C L K I N
G
1
G
0
L H 0 0 8 4
采 样 保 持采集命令开关地址增益选择控 制 总 线其 他 装 置
A B C
A / D 转 换 器
A D C 0 8 0 1
D
0
D
7
C S
R D
2
/ W R
2
R A M
D
0
D
7
其 他 装 置八位数据总线微 处 理 器
8 0 8 5
可 编 程 增 益控 制 放 大 器图 9 - 1 9 数 据 采 集 系 统
C
传 感 器温 度压 力位 移速 度液 面电 功 率湿 度光 照多 路 开 关
A M 3 7 0 5
V
1
V
2
V
3
V
4
V
5
V
6
V
7
V
8
V
i
T
L F 1 9 8
C
V
O
V
i
V
O
V
i
C S
1
R D
1
W R
1
I N T R
C L K I N
G
1
G
0
L H 0 0 8 4
采 样 保 持采集命令开关地址增益选择控 制 总 线其 他 装 置
A B C
A / D 转 换 器
A D C 0 8 0 1
D
0
D
7
C S
R D
2
/ W R
2
R A M
D
0
D
7
其 他 装 置八位数据总线微 处 理 器
8 0 8 5
可 编 程 增 益控 制 放 大 器
9 - 1 9 数 据 采 集 系 统
C
2009-7-31 东北大学信息学院 88
控制总线用来传送各部件所需要的控制信号 。 例如片选信号
（ CS）,读出使能信号 （ RD）,系统时钟信号,触发信号等 。
传感器的作用是把被测物理量转换成与其成正比的模拟电压,
然后经 ADC转换成数字量 。 微处理器按一定时间间隔周期性地向各检测点发出采集命令,将各检测点所采集的数据送入微处理器进行处理 。 经处理后的信号送到控制装置完成各种动作,
如报警,调温等 。 即所谓的数据采集系统 。
图 9-19数据采集系统工作原理如下：
微处理器通过控制总线向多路开关发送地址信号，选择所要转换的模拟信号。例如当微处理器发送的地址信号为 ABC=000
时，温度传感器的输出信号 V1被选中，通过多路开关送到采样
-保持电路，把该时刻的电压采集并保持下来送到可编程增益控制放大器放大。
2009-7-31 东北大学信息学院 89
八个不同传感器输出的满量程电压是不同的 。 例如,温度传感器输出的电压范围可能是 0～ 5V,而压力传感器的输出电压范围可能是 0～ 500mV,为使送入 ADC的电压范围一致,
选择可编程增益控制放大器 LH0084对来自采样 -保持电路的信号电压进行调整 。 LH0084有 1,2,5,10四个增益选择 。
例如,当压力传感器的输出电压 （ 0～ 500mV） 需要转换时,
微处理器对 LH0084进行控制,使之放大倍数为 10,放大器输出为 0～ 5V。 同理,根据各传感器输出电压范围的不同,
通过微处理器的控制使之输出电压范围保持在 0～ 5V之间 。
可编程增益控制放大器输出的电压送到 ADC0801。 为转换成与模拟电压相对应的二进制数,必须使 ADC处于工作状态 。
所以微处理器向 ADC发出片选信号 （ CS）,转换启动信
2009-7-31 东北大学信息学院 90
号 （ WR1）,于是开始工作 。 经 A/D转换后把模拟信号转换成数字信号 。 转换结束时,转换结束端 （ INTR） 变为低电平,这时微处理器向输出使能端 （ RD1） 发出允许读出的命令信号 。
于是 D0～ D7的数据总线送入微处理器,然后送入随机存取存储器 RAM。
上述过程完成后,微处理器通过控制总线向多路转换开关发送新的待测信号的地址,例如 ABC=001,于是压力传感器输出被送入采样 -保持电路,又重复上述过程,直到八个数据转换存储完毕 。 下一轮采集又重复上述过程 。
采集得到的数据经微处理器分析处理后再去控制执行装置，例如报警装置、温度调节装置、压力调节装置等。在这些装置之前可能还要加入其它部件，例如逻辑电路,D/A转换器等。
