EXIT
逻辑门电路概 述第 3 章 逻辑门电路三极管的开关特性
TTL 集成逻辑门
CMOS 集成逻辑门集成逻辑门的应用本章小结
EXIT
逻辑门电路
3.1 概 述主要要求：
了解逻辑门电路的作用和常用类型 。
理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
TTL 即 Transistor-Transistor Logic CMOS 即 Complementary Metal-Oxide-Semiconductor
一、门电路的作用和常用类型按功能特点不同分普通门
(推拉式输出 )
CMOS
传输门输出开路门 三态门门电路 (Gate Circuit) 指用以实现基本逻辑关系和常用复合逻辑关系的电子电路 。
是构成数字电路的基本单元之一按逻辑功能不同分与门 或门 非门 异或门 与非门 或非门 与或非门按电路结构不同分
TTL集成门电路 CMOS集成门电路输入端和输出端都用三极管的逻辑门电路 。
用互补对称 MOS
管构成的逻辑门电路。
EXIT
逻辑门电路二、高电平和低电平的含义高电平和低电平为某 规定范围 的电位值，而非一固定值。
高电平信号是多大的信号？低电平信号又是多大的信号？
1
0
高电平低电平
0
1
高电平低电平正逻辑体制 负逻辑体制由门电路种类等决定
EXIT
逻辑门电路主要要求：
理解 三极管的开关特性 。
掌握三极管开关工作的条件。
3.2 三极管的开关特性
EXIT
逻辑门电路三极管为什么能用作开关？
怎样控制它的开和关？
当输入 uI 为低电平，使
uBE < Uth时，三极管截止。
iB? 0,iC? 0,C,E 间相当于开关断开。
三极管关断的条件和等效电路
IC(sat)
Q
A
uCEUCE(sat)O
iC
M
N
IB(sat)
T S
负载线临界饱和线饱和区放大区一、三极管的开关作用及其条件截止区
uBE < Uth
B
E
C 三极管截止状态等效电路
uI=UIL uBE
+
-
Uth为门限电压
EXIT
逻辑门电路
IC(sat)
Q
A
uCEUCE(sat)O
iC
M
N
IB(sat)
T S
临界饱和线饱和区放大区一、三极管的开关作用及其条件
uI 增大 使 iB 增大，
从而工作点上移,iC 增大,uCE 减小。
截止区
uBE < Uth
B
E
C 三极管截止状态等效电路
S 为放大和饱和的交界点，这时的
iB 称临界饱和基极电流，用 IB(sat) 表示；
相应地,IC(sat) 为临界饱和集电极电流；
UBE(sat) 为饱和基极电压；
UCE(sat) 为饱和集电极电压。对硅管，
UBE(sat)? 0.7V,UCE(sat)? 0.3V。在临界饱和点三极管仍然具有放大作用。
uI 增大 使 uBE > Uth
时，三极管开始导通，
iB > 0，三极管工作于放大导通状态。
EXIT
逻辑门电路
IC(sat)
Q
A
uCEUCE(sat)O
iC
M
N
IB(sat)
T S
临界饱和线饱和区放大区一、三极管的开关作用及其条件截止区
uBE < Uth
B
E
C 三极管截止状态等效电路
uI=UIH
三极管开通的条件和等效电路当输入 uI 为高电平,使
iB ≥ IB(sat)时,三极管饱和 。
uBE+
-
uBE? UCE(sat)? 0.3 V? 0，
C,E 间相当于开关合上。
iB≥IB(sat)
B
E
UBE(sat)
C
UCE(sat)
三极管饱和状态等效电路
EXIT
逻辑门电路
iB 愈大于 IB(Sat),
则饱和愈深。
由于 UCE(Sat)? 0,因此饱和后 iC 基本上为恒值,
iC? IC(Sat) =
C
CC
C
C E ( s at )CC
R
V
R
UV
C
CCC ( s at )B ( s at )
R
VII
开关工作的条件截止条件 饱和条件
uBE ＜ Uth iB ＞ IB(Sat)
可靠截止条件为
uBE ≤ 0
EXIT
逻辑门电路
[例 ]下图电路中?= 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
解,(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
uI = UIH = 3.6 V 时,为使三极管饱和,应满足 iB > IB(sat)
因为 iB = IH
B
0.7 VU
R BB
V,92V 7.06.3
RR?
C
CCB (s a t)
Rβ
VI? mA 1.0
k 150
V 5?
所以求得 RB < 29 k?,可取标称值 27 k?。
O
uI
t
UIH
UIL
k 1
+5 V
EXIT
逻辑门电路
(2)对应输入波形画出输出波形
O
uI
t
UIH
UIL
可见，该电路在输入低电平时输出高电平，输入高电平时输出低电平，因此 构成三极管非门。 由于输出信号与输入信号反相，故 又称三极管反相器。
三极管截止时，
iC? 0,uO? +5 V
三极管 饱和时，
uO? UCE(sat)? 0.3 V
O
uO/V
t
5
0,3
EXIT
逻辑门电路
IC(sat)
O
O
O
uI
iC
uO
t
t
t
UIH
UIL
VCC
UCE(sat)
上例中三极管反相器的工作波形是理想波形，实际波形为,
uI 从 UIL 正跳到 UIH 时，
三极管将由截止转变为饱和，
iC 从 0 逐渐增大到 IC(sat),uC
从 VCC 逐渐减小为 UCE(sat)。
uI 从 UIH 负跳到时 UIL，
三极管不能很快由饱和转变为截止，而需要经过一段时间才能退出饱和区。
二、三极管的动态开关特性
EXIT
逻辑门电路
IC(sat)
O
O
O
uI
iC
uO
t
t
t
UIH
UIL
VCC
UCE(sat)
0.9IC(sat)
ton
0.1IC(sat)
toff
uI 正跳变到 iC 上升到
0.9IC(sat) 所需的时间 ton 称为三极管开通时间。
通常工作频率不高时，
可忽略开关时间，而工作频率高时，必须考虑开关速度是否合适，否则导致不能正常工作。
uI 负跳变到 iC 下降到
0.1IC(sat) 所需的时间 toff 称为三极管关断时间。 通常
toff > ton
二、三极管的动态开关特性开关时间主要由于 电荷存储效应 引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。
EXIT
逻辑门电路
C
E
B
SBD
B
C
E
在普通三极管的基极和集电极之间并接一个肖特基势垒二极管 (简称 SBD)。
抗饱和三极管的开关速度高
① 没有电荷存储效应
② SBD 的导通电压只有 0.4 V 而非 0.7 V，
因此 UBC = 0.4 V 时,SBD 便导通，使
UBC 钳在 0.4 V 上，降低了饱和深度。
三,抗饱和三极管简介
EXIT
逻辑门电路主要要求：
了解 TTL 与非门的组成和工作原理。
了解 TTL 集成逻辑门的主要参数和使用常识。
3.3 TTL 集成逻辑门掌握 TTL 基本门的逻辑功能和主要外特性。
了解 集电极开路门和三态门的逻辑功能和应用 。
EXIT
逻辑门电路
A
BC V1 V2
V3
V4
V5
V6VD1VD2VD3
R1 R2 R4
R5
RB RC
B1
C1
C2
E2 Y
VCC
+5V
输入级 中间倒相级 输出级
STTL系列与非门电路逻辑符号
8.2 k? 900? 50?
3.5 k?
500? 250?
一,TTL 与非门的基本组成与外特性
(一 )典型 TTL 与非门电路除 V4外,采用了抗饱和三极管,用以提高门电路工作速度 。
V4不会工作于饱和状态,因此用普通三极管 。
输入级主要由多发射极管 V1 和基极电阻 R1 组成，用以实现输入变量 A、
B,C 的与运算。
VD1 ~ VD3 为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时,VD1 ~ VD3不工作，当输入的负极性干扰电压大于二极管导通电压时，
二极管导通，输入端负电压被钳在 -0.7
V上，这不但抑制了输入端的负极性干扰，对 V1 还有保护作用。
中间级起倒相放大作用,V2 集电极 C2 和发射极
E2 同时输出两个逻辑电平相反的信号，分别驱动 V3
和 V5。
RB,RC 和 V6 构成有源泄放电路，用以减小 V5
管开关时间，从而提高门电路工作速度。
输出级由 V3,V4、
R4,R5和 V5
组成。其中
V3 和 V4 构成复合管，
与 V5 构成推拉式输出结构，提高了负载能力。
EXIT
逻辑门电路
VD1 ~ VD3 在正常信号输入时不工作，因此下面的分析中不予考虑。 RB,RC 和
V6 所构成的有源泄放电路的作用是提高开关速度，它们不影响与非门的逻辑功能，
因此下面的工作原理分析中也不予考虑。
8.2k?
因为抗饱和三极管 V1
的集电结导通电压为 0.4 V，
而 V2,V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2,V5 发射结导通，
必须 uB1 ≥ 1.8 V。
0.3 V
3.6 V
3.6 V
输入端有一个或数个为低电平时,输出高电平。
输入低电平端对应的发射结导通,uB1= 0.7 V + 0.3 V = 1 V
V1管其他发射结因反偏而截止。
1 V
这时 V2,V5 截止。 V2 截止使 V1 集电极等效电阻很大，使
IB1 >> IB1(sat),V1 深度饱和。
V2 截止使 uC2? VCC = 5 V，
5 V
因此，输入有低电平时，输出为高电平。
截止截止深度饱和
V3 微饱和,V4 放大工作。
uY = 5V- 0.7 V- 0.7 V = 3.6 V
电路输出为高电平。
微饱和放大
(二 )TTL 与非门的工作原理
EXIT
逻辑门电路综上所述,该电路实现了与非逻辑功能,即 A B CY?
3.6 V
3.6 V
3.6 V
因此,V1 发射结反偏而集电极正偏，称 处于倒置放大状态。
1.8 V
这时 V2,V5 饱和。
uC2 = UCE2(sat) + uBE5
= 0.3 V + 0.7 V = 1 V
使 V3 导通，而 V4 截止。
1 V
uY = UCE5(sat)? 0.3 V
输出为低电平因此，输入均为高电平时，输出为低电平。
0.3 V
V4 截止使 V5 的等效集电极电阻很大，使 IB5 >> IB5(sat),因此 V5 深度饱和。
倒置放大饱和饱和截止导通
TTL 电路输入端悬空时相当于输入高电平。
输入均为高电平时,输出低电平
VCC 经 R1 使 V1 集电结和 V2、
V5 发射结导通，使 uB1 = 1.8 V。
深注意
2,TTL与非门的工作原理
EXIT
逻辑门电路电压传输特性测试电路
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
STTL与非门 电压传输特性曲线
(三 ) TTL 与非门的外特性及主要参数
1,电压传输特性 和噪声容限输出电压随输入电压变化的特性
uI 较小时工作于 AB 段，
这时 V2,V5 截止,V3、
V4 导通，输出恒为高电平，
UOH? 3.6V，称与非门工作在截止区或处于关门状态。
uI 较大时工作于 BC
段，这时 V2,V5 工作于放大区,uI 的微小增大引起 uO 急剧下降，称与非门工作在转折区。
uI 很大时工作于 CD 段，
这时 V2,V5 饱和，输出恒为低电平,UOL?0.3V，称与非门工作在饱和区或处于开门状态。电压传输特性测试电路
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
STTL与非门 电压传输特性曲线饱和区：与非门处于开门状态 。
截止区：与非门处于关门状态 。
转折区
EXIT
逻辑门电路下面介绍与 电压传输特性有关的主要参数：
有关参数
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
电压传输特性曲线标准高电平 USH
当 uO ≥ USH 时，则认为输出高电平，通常取 USH = 3 V。
标准低电平 USL
当 uO ≤ USL 时，则认为输出低电平，通常取 USL = 0.3 V。
关门电平 UOFF
保证输出 不小于 标准高电平 USH
时,允许的输入低电平的最大值 。
开门电平 UON
保证输出 不高于 标准低电平 USL
时,允许的输入高电平的最小值 。
阈值电压 UTH
转折区中点对应的输入电压,
又称门槛电平 。
USH = 3V
USL= 0.3V
UOFFUONUTH
近似分析时认为：
uI > UTH，则与非门开通，
输出低电平 UOL；
uI < UTH，则与非门关闭，
输出高电平 UOH。
EXIT
逻辑门电路噪声容限越大，抗干扰能力越强。
指输入低电平时，允许的最大正向噪声电压。
UNL = UOFF – UIL
指输入高电平时，允许的最大负向噪声电压。
UNH = UIH – UON
输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为 噪声容限 。
输入高电平噪声容限 UNH
输入低电平噪声容限 UNL
EXIT
逻辑门电路输入负载特性测试电路 输入负载特性 曲线
0
uI /V
R1/k?
UOFF1.1 F
N
ROFF RON
2,输入负载特性
ROFF 称关门电阻。 RI < ROFF 时，相应输入端相当于输入低电平。对 STTL 系列,ROFF?700?。
RON 称开门电阻 。 RI > RON 时,相应输入端相当于输入高电平 。 对 STTL 系列,RON? 2.1 k?。
EXIT
逻辑门电路
[例 ] 下图中，已知 ROFF? 800?,RON? 3 k?，试对应输入波形定性画出 TTL与非门的输出波形。
(a) (b) t
A
0.3 V
3.6 V
O
不同 TTL 系列,RON,ROFF 不同。
相应输入端相当于输入低电平，
也即相当于输入逻辑 0 。
逻辑 0
因此 Ya 输出恒为高电平 UOH 。
相应输入端相当于输入高电平，
也即相当于输入逻辑 1 。
逻辑 1
AAY b 1因此，可画出波形如图所示。
Yb
tO
Ya
t
UOH
O
解：图 (a)中,RI = 300? < ROFF? 800?
图 (b)中,RI = 5.1 k? > RON? 3 k?
EXIT
逻辑门电路
3,负载能力 负载电流流入与非门的输出端。
负载电流从与非门的输出端流向外负载。
负载电流流入驱动门
IOL
负载电流流出驱动门
IOH
输入均为高电平输入有低电平输出为低电平输出为高电平灌电流负载拉电流负载不管是灌电流负载还是拉电流负载,负载电流都不能超过其最大允许电流,否则将导致电路不能正常工作,甚至烧坏门电路 。
实用中常用 扇出系数 NOL 表示电路负载能力。
门电路输出低电平时允许带同类门电路的个数 。
通常按照负载电流的流向将与非门负载分为灌电流负载拉电流负载
EXIT
逻辑门电路由于三极管存在开关时间,元,器件及连线存在一定的寄生电容,因此输入矩形脉冲时,输出脉冲将延迟一定时间 。
输入信号
UOm0.5 UOm
0.5 UIm UIm
输出信号
4,传输延迟时间输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom
处间隔的时间称 截止延迟时间 tPLH。
输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom
处间隔的时间称 导通延迟时间 tPHL。
平均传输延迟时间 tpd
2 P L HP H Lpd
ttt
tPHL tPLH
tpd 越小，则门电路开关速度越高，工作频率越高。
EXIT
逻辑门电路
5,功耗 -延迟积常用功耗 P 和平均传输延迟时间 tpd 的乘积 (简称功耗 – 延迟积 )来 综合评价门电路的性能,即
M = P tpd
性能优越的门电路应具有功耗低、工作速度高的特点，然而这两者矛盾。
M 又称品质因素，值越小，说明综合性能越好。
EXIT
逻辑门电路使用时需 外接上拉电阻 RL
即 Open collector gate,简称 OC 门。常用的有集电极开路与非门,三态门,或非门,与或非门和异或门等 。 它们都是在与非门基础上发展出来的,TTL与非门的上述特性对这些门电路大多适用 。VC 可以等于 VCC也可不等于 V
CC?
二、其他功能的 TTL 门电路
(一 )集电极开路与非门
1,电路、逻辑符号和工作原理输入都为高电平时，
V2 和 V5 饱和导通，输出为低电平 UOL? 0.3 V 。
输入有低电平时,V2
和 V5 截止，输出为高电平
UOH? VC 。
因此具有与非功能。
工作原理
OC门
EXIT
逻辑门电路相当于与门作用。
因为 Y1,Y2 中有低电平时,Y 为低电平；只有
Y1,Y2 均为高电平时,Y
才为高电平，故 Y = Y1 · Y2。
2,应用
(1)实现线与两个或多个 OC 门的输出端直接相连，
相当于将这些输出信号相与，称为线与。
Y
只有 OC 门才能实现线与。普通 TTL
门输出端不能并联，否则可能损坏器件。注意
CDABCDABY
EXIT
逻辑门电路
(2)驱动显示器和继电器等
[例 ] 下图为用 OC 门驱动发光二极管 LED 的显示电路。
已知 LED 的正向导通压降 UF = 2V，正向工作电流
IF = 10 mA，为保证电路正常工作，试确定 RC 的值。
解,为保证电路正常工作，应满足 F
C
OLFV5
C IR
UUI
R?
mA 10V 3.0V 2V 5
C
R即因此 RC = 270?
分析：
该电路只有在 A,B 均为高电平，使输出 uO 为低电平时，
LED 才导通发光；否则 LED
中无电流流通，不发光。
要使 LED 发光，应满足
IRc? IF = 10 mA。
EXIT
逻辑门电路
TTL CMOS
RL
VDD+5 V
(3)实现电平转换
TTL 与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。
OC 门的 UOL? 0.3V,UOH? VDD，正好符合
CMOS 电路 UIH? VDD,UIL? 0的要求。
EXIT
逻辑门电路即 Tri-State Logic 门，
简称 TSL 门。其输出有高电平态、低电平态和高阻态三种状态。
三态输出与非门电路
EN = 1 时,P = 0,uP = 0.3V
0
1
1
0.3V
1V
导通截止截止 另一方面,V1 导通,uB1 =
0.3V + 0.7V = 1V,V2,V5 截止。
这时，从输出端 Y 看进去，
对地和对电源 VCC 都相当于开路,输出端呈现高阻态,相当于输出端开路。
Y=AB
1V
导通截止截止
Z 这时 VD 导通，使 uC2 = 0.3 V + 0.7 V = 1 V，使 V
4 截止。
(二 )三态输出门
1,电路、逻辑符号和工作原理 工作原理
EN = 0 时,P = 1,VD 截止电路等效为一个输入为 A,B 和
1 的 TTL 与非门。 Y = AB
EXIT
逻辑门电路综上所述，可见：
(二 )三态输出门
1,电路、逻辑符号和工作原理只有当使能信号 EN = 0 时才允许三态门工作，故称 EN 低电平有效 。
EN 称使能信号或控制信号，
A,B 称数据信号。
当 EN = 0 时,Y = AB，
三态门处于工作态；
当 EN = 1 时，三态门输出呈现高阻态，又 称 禁止态。
EXIT
逻辑门电路
EN 即 Enable
功能表
Z0
AB1
YEN
使能端的两种控制方式使能端低电平有效 使能端高电平有效功能表
Z1
AB0
YEN
EN
EXIT
逻辑门电路
2,应用任何时刻 EN1,EN2、
EN3 中只能有一个为有效电平，
使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。
总线
(1)构成单向总线
EXIT
逻辑门电路
DI
DO/DI
DO
0
0
高阻态工作
DI
EN = 0 时，
总线上的数据 DI
经反相后在 G2 输出端输出。
(2)构成双向总线
DI
DO/DI
DO
1
1
工作
DO
高阻态
EN = 1 时，
数据 DO 经 G1
反相后传送到总线上。
经反相后传送到
EXIT
逻辑门电路
TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门?
三,TTL 集成门应用要点
1,各系列 TTL 集成门的比较与选用用于民品 用于军品具有完全相同的电路结构和电气性能参数，但 CT54 系列更适合在温度条件恶劣、供电电源变化大的环境中工作。
按工作温度和电源允许变化范围不同分为
CT74 系列 CT54 系列
EXIT
逻辑门电路向高速发展向低功耗发展按平均传输延迟时间和平均功耗不同分向减小功耗 -
延迟积发展措施：增大电阻值措施：
(1)采用 SBD 和抗饱和三极管；
(2)采用有源泄放电路；
(3)减小电路中的电阻值。
其中,LSTTL 系列综合性能优越、品种多、
价格便宜； ALSTTL 系列性能优于 LSTTL，但品种少、价格较高，因此 实用中多选用 LSTTL。
CT
74
系列(
即标准T
TL
)
CT74L 系列
(即低功耗 TTL
简称 LTTL)
CT74H 系列
(即高速 TTL
简称 HTTL)
CT74S 系列
(即肖特基 TTL
简称 STTL)
CT74AS 系列
(即先进肖特基 TTL
简称 ASTTL)
CT74LS 系列
(即低功耗肖特基 TTL
简称 LSTTL)
CT74ALS 系列
(即先进低功耗肖特基 TTL
简称 LSTTL)
EXIT
逻辑门电路集成门的选用要点
(1)实际使用中的最高工作频率 fm应不大于逻辑门最高工作频率 fmax 的一半 。
实物图片
(2)不同系列 TTL 中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。但工作速度 (平均传输延迟时间 tpd )和平均功耗不同。实际使用时,高速门电路可以替换低速的；反之则不行。
例如 CT7400
CT74L00
CT74H00
CT74S00
CT74LS00
CT74AS00
CT74ALS00 xx74xx00 引脚图双列直插
14 引脚四 2 输入与非门
EXIT
逻辑门电路
2,TTL 集成逻辑门的使用要点
(1)电源电压用 + 5 V,74 系列应满足 5 V? 5% 。
(2)输出端的连接普通 TTL 门输出端不允许直接并联使用。
三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。
集电极开路门输出端可并联使用，但公共输出端和电源 VCC 之间应接负载电阻 RL。
输出端不允许直接接电源 VCC 或直接接地。
输出电流应小于产品手册上规定的最大值。
EXIT
逻辑门电路
3,多余输入端的处理与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。
接 VCC 通过 1 ~ 10 k? 电阻接 VCC
与有用输入端并接
TTL 电路输入端悬空时相当于输入高电平,
做实验时与门和与非门等的 多余输入端可悬空,
但使用中多余输入端一般不悬空,以防止干扰 。
EXIT
逻辑门电路或门和或非门的多余输入端接逻辑 0
或者与有用输入端并接
EXIT
逻辑门电路
[例 ] 欲用下列电路实现非运算,试改错 。
(ROFF? 700?,RON? 2.1 k?)
EXIT
逻辑门电路解：
OC 门输出端需外接上拉电阻 R
C
5.1kΩ
Y = 1 Y = 0
RI > RON,相应输入端为高电平。
510Ω
RI < ROFF,相应输入端为低电平。
EXIT
逻辑门电路是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL，其突出优点为：微功耗、抗干扰能力强。
主要要求：
掌握 CMOS 反相器的电路,工作原理和主要外特性 。
了解 CMOS 数字集成电路的应用要点 。
了解 CMOS 与非门,或非门,开路门,
三态门和传输门的电路和逻辑功能 。
3.4 CMOS 集成逻辑门
EXIT
逻辑门电路
A
uI
Y
uO
VDDS
G
D
D
G
S
B
VP
VN
B 增强型 NMOS 管
(驱动管 )
增强型 PMOS 管
(负载管 )
构成互补对称结构一,CMOS 反相器
(一 )电路基本结构要求 VDD > UGS(th)N +｜ UGS(th)P｜且 UGS(th)N =｜ UGS(th)P｜
增强型 NMOS 管开启电压
NMOS 管的衬底接电路最低电位,PMOS
管的衬底接最高电位，
从而 保证衬底与漏源间的 PN 结始终反偏。,
uGSN
+
-
增强型 PMOS 管开启电压
uGSP
+
-
uGSN > UGS(th)N 时，增强型 NMOS 管导通
uGSN < UGS(th)N 时，增强型 NMOS 管截止
O
iD
uGSUGS(th)N
增强型 NMOS 管转移特性时,增强型 PMOS 管导通时,增强型 PMOS 管截止
O
iD
uGSUGS(th)P
增强型 PMOS 管转移特性
PG S ( t h )G S P Uu?
PG S ( t h )G S P Uu?
一 电路基本结构
UIL = 0 V,UIH = VDD
EXIT
逻辑门电路
A
uI
Y
uO
VDDS
G
D
D
G
S
VP
衬底 B
VN
衬底 B
(二 )工作原理
ROFFN
RONP
uO
+VDD
S
D
D
S
导通电阻 RON << 截止电阻 ROFF
RONN
ROFFP
uO
+VDD
S
D
D
S
可见该电路构成 CMOS 非门，又称 CMOS 反相器。
无论输入高低,VN,VP 中总有一管截止，使静态漏极电流 iD? 0。因此 CMOS 反相器静态功耗极微小。
◎ 输入为低电平,UIL = 0V 时，
uGSN = 0V < UGS(th)N,
UIL = 0V
截止
uGSN
+
-
VN 截止，
VP 导通，导通
uGSP
+
-
PG S ( t h )DDSPGP V0 UVuu
GSPu
uO? VDD 为高电平。衬底衬底截止
uGSP
+
-
导通
uGSN
+
-
◎ 输入为高电平 UIH = VDD 时，
uGSN = VDD > UGS(th)N,VN 导通，
VP 截止，
PG S ( t h )DDDDG S P V0 UVVu
◎ 输入为低电平 UIL = 0 V 时，
，
)
O VDD,为高电平。
H VDD
uO? 0 V,为低电平。
EXIT
逻辑门电路二、其他功能的 CMOS 门电路
(一 )CMOS 与非门和或非门
1,CMOS
A
B
VDD
VPB VPA
VNA
VNB
Y
每个输入端对应一对 NMOS 管和 PMOS
管。 NMOS 管为驱动管，
PMOS 管为负载管。输入端与它们的栅极相连。
与非门结构特点：
驱动管相串联,
负载管相并联 。
EXIT
逻辑门电路
A
B
VDD
VPB VPA
VNA
VNB
Y
CMOS 与非门工作原理
1
1
导通导通截止 截止
0
驱动管均导通，
负载管均截止，
输出为低电平。
◆ 当输入均为高电平时：
低电平输入端相对应的驱动管截止，负载管导通，
输出为高电平。
◆ 当输入中有低电平时：0
截止导通
1
因此 Y = AB
EXIT
逻辑门电路
2,CMOS 或非门
A
B
VDD
VPB
VPA
VNA VNB
Y
或非门结构特点：
驱动管相并联,
负载管相串联 。
EXIT
逻辑门电路
Y
A
B
uO
uI
VDD1
漏极开路的 CMOS与非 门电路
(二 )漏极开路的 CMOS 门 简称 OD 门与 OC 门相似，常用作驱动器、电平转换器和实现线与等。
Y= AB构成与门构成输出端开路的非门需外接上拉电阻 RD
EXIT
逻辑门电路
C,C 为互补控制信号由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。
PMOS
C
uI/uO
VDD
CMOS传输 门电路结构
uO/uI
VP
C
NMOS
VN
(三 )CMOS 传输门工作原理
MOS 管的漏极和源极结构对称，
可互换使用，因此 C OS 传输门的输出端和输入端也可互换。
当 C = 0V,uI = 0 ~ VDD 时,VN、
VP 均截止，输出与输入之间呈现高电阻，相当于开关断开。
uI 不能传输到输出端，称传输门关闭。
当 C = VDD,uI = 0 ~ VDD 时,VN、
VP 中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。 uO = uI，称传输门开通。
C = 1,C = 0 时，传输门开通,uO = uI；
C = 0,C = 1 时，传输门关闭，信号不能传输。
EXIT
逻辑门电路
PMOS
C
uI/uO
VDD
CMOS传输 门电路结构
uO/uI
VP
C
NMOS
VN
传输门是一个理想的 双向开关，
可传输模拟信号,也可传输 数字信号 。
TGuI/uO uO/uI
C
C
传输门逻辑符号
TG 即 Transmission Gate 的缩写
(三 )CMOS 传输门
EXIT
逻辑门电路在反相器基础上串接了 PMOS 管 VP2 和 NMOS
管 VN2，它们的栅极分别受 EN 和 EN 控制。
(四 )CMOS 三态输出门
A
EN
VDD
Y
VP2
VP1
VN1
VN2
低电平使能的 CMOS 三态输出门工作原理
0
0
1
导通导通
Y=A
1
1
0
截止截止
Z
EN = 1 时,VP2,VN2
均截止，输出端 Y 呈现高阻态。
因此构成使能端低电平有效的三态门。
EN = 0 时,VP2 和 VN2
导通，呈现低电阻，不影响 CMOS 反相器工作。
Y = A
EN
EXIT
逻辑门电路三,CMOS 数字集成电路应用要点
(一 )CMOS 数字集成电路系列
CMOS4000系列功耗极低、抗干扰能力强；
电源电压范围宽 VDD = 3 ~ 15 V；
工作频率低,fmax = 5 MHz；
驱动能力差 。
高速 CMOS 系列
(又称 HCMOS 系列 )
功耗极低、抗干扰能力强；电源电压范围 VDD = 2 ~ 6 V；
工作频率高,fmax = 50 MHz；
驱动能力强。
提高速度措施：减小
MOS 管的极间电容。
由于 CMOS电路
UTH? VDD / 2，噪声容限
UNL? UNH? VDD / 2，因此抗 干扰能力很强。电源电压越高，抗干扰能力越强。
EXIT
逻辑门电路民品军品
VDD = 2 ~ 6 V
T 表示与 TTL 兼容
VDD = 4.5 ~ 5.5 V
CC54HC / 74HC 系列
CC54HC / 74HC 系列TT
按 电源电压 不同分为按工作温度不同分为
CC74 系列
CC54 系列高速C
M
OS
系列
EXIT
逻辑门电路
1,注意不同系列 CMOS 电路允许的电源电压范围不同，
一般多用 + 5 V。电源电压越高，抗干扰能力也越强。
(二 )CMOS 集成逻辑门使用要点
2,闲置输入端的处理不允许悬空。
可与使用输入端并联使用。但这样会增大输入电容，
使速度下降，因此工作频率高时不宜这样用。
与门和与非门的闲置输入端可接正电源或高电平；
或门和或非门的闲置输入端可接地或低电平。
EXIT
逻辑门电路主要要求：
了解 TTL 和 CMOS 电路的主要差异。
了解 集成门电路的选用和应用 。
3.5 集成逻辑门电路的应用
EXIT
逻辑门电路一,CMOS 门 电路比之 TTL 的主要特点注意,CMOS 电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小,并非 CMOS 电路的驱动能力比 TTL 强。 实际上 CMOS4000 系列驱动能力远小于 TTL,HCMOS 驱动能力与 TTL 相近。
功耗极低抗干扰能力强电源电压范围宽输出信号摆幅大 (UOH? VDD,UOL? 0 V)
输入阻抗高扇出系数大
EXIT
逻辑门电路二、集成逻辑门电路的选用根据电路工作要求和市场因素等综合决定若对功耗和抗干扰能力要求一般，可选用
TTL 电路。 目前多用 74LS 系列，它的功耗较小，工作频率一般可用至 20 MHz；
如工作频率较高，可选用 CT74ALS 系列，
其工作频率一般可至 50 MHz。
若要求功耗低、抗干扰能力强，则应选用
CMOS 电路。 其中 CMOS4000 系列一般用于工作频率 1 MHz 以下、驱动能力要求不高的场合； HCMOS 常用于工作频率 20 MHz 以下、
要求较强驱动能力的场合。
EXIT
逻辑门电路解：
三、集成逻辑门电路应用举例
[例 ] 试改正下图电路的错误,使其正常工作 。
CMOS 门 TTL 门 OD 门
(a) (b) (c) (d)
VDD
CMOS 门
Ya = AB Yb = A+ B
TTL 门 OD 门
Yc = A
VDD
EN
Yd= AB EN = 1 时EN = 0 时门
&
门悬空
≥
门悬空
EXIT
逻辑门电路可用两级电路 2 个与非门实现之
[例 ] 试分别采用与非门和或非门实现与门和或门 。
解,(1) 用与非门实现与门 设法将 Y = AB 用与非式表示因为 Y = AB = AB
因此,用与非门实现的与门电路为
Y= AB
将与非门多余输入端与有用端并联使用构成非门
EXIT
逻辑门电路可用两级电路
3 个与非门实现
(2) 用与非门实现或门因此,用与非门实现的或门电路为
Y= A+ B
因为 Y= A+ B = A+ B =A·B
设法将 Y= A+ B 用与非式表示实现 A
实现 B
EXIT
逻辑门电路可用两级电路
3 个或非门实现之。
(3)用或非门实现与门 设法将 Y = AB 用或非式表示因此,用或非门实现的与门电路为因为 Y= AB = A·B =A+ B
将或非门多余输入端与有用端并联使用构成非门
Y = AB
EXIT
逻辑门电路可用两级电路
2 个或非门实现之
(4) 用或非门实现或门 设法将 Y= A+ B 用或非式表示因为 Y= A+ B = A+ B
因此,用或非门实现的或门电路为
Y= A+ B
EXIT
逻辑门电路
[例 ] 有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。
输 入 输 出
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
解,(1) 分析设计要求，建立真值表感三种不同类型的火灾探测器有烟感、温感和紫外光产生报警信号两种或三种探测器发出探测信号时，报警系统才与非门设计报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设用 A,B,C 表示，且规定有火灾探测信号时用 1 表示，否则用 0 表示。
报警电路的输出用 Y 表示，且规定需报警时 Y 为 1,否则 Y 为 0。
由此可列出真值表如右图所示 11
1
1
0
0
0
0
(2) 根据 真值表画函数卡诺图
EXIT
逻辑门电路
11
A
BC
0
1
00 01 11 10
1
1
(3) 用卡诺图化简法求出输出逻辑函数的最简与或表达式，再变换为与非表达式。
Y = AB + AC + BC
(4) 画逻辑图 根据 Y 的与非表达式画逻辑图
=AB · AC · BC
A
B
C
Y
EXIT
逻辑门电路门电路是组成数字电路的基本单元之一，最基本的逻辑门电路有与门、或门和非门。实用中通常采用集成门电路，常用的有与非门、或非门、与或非门、异或门、输出开路门、三态门和 CMOS 传输门等。门电路的 学习重点是常用集成门的逻辑功能、外特性和应用方法。
本章小结
EXIT
逻辑门电路在数字电路中,三极管作为开关使用 。
硅 NPN 管 的截止条件为 UBE ＜ 0.5 V,可靠截止条件为 UBE ≤ 0 V,这时 iB? 0,iC? 0,集电极和发射极之间相当于开关断开；饱和条件为 iB ≥ IB(sat),这时,硅管的 UBE(sat)? 0.7 V，
UCE(sat)? 0.3 V,集电极和发射极之间相当于开关闭合 。
三极管的开关时间限制了开关速度 。 开关时间主要由电荷存储效应引起,要提高开关速度,必须降低三极管饱和深度,加速基区存储电荷的消散 。
EXIT
逻辑门电路
TTL 数字集成电路主要有 CT74标准系列,
CT74L低功耗系列,CT74H 高速系列,
CT74S 肖特基系列,CT74LS低功耗肖特基系列,CT74AS 先进肖特基系列和 CT74ALS
先进低功耗肖特基系列 。 其中,CT74L系列功耗最小,CT74AS 系列工作频率最高 。
通常用功耗 - 延迟积来综合评价门电路性能 。
CT74LS 系列功耗 -延迟积很小,性能优越,
品种多,价格便宜,实用中多选用之 。
ALSTTL系列性能更优于 LSTTL，
但品种少,价格较高 。
EXIT
逻辑门电路
CMOS 数字集成电路主要有 CMOS4000 系列和 HCMOS 系列 。 CMOS4000 系列工作速度低,
负载能力差,但功耗极低,抗干扰能力强,电源电压范围宽,因此,在工作频率不高的情况下应用很多 。 CC74HC 和 CC74HCT 两个系列的工作频率和负载能力都已达到 TTL 集成电路 CT74LS的水平,但功耗,抗干扰能力和对电源电压变化的适应性等比 CT74LS 更优越 。
因此,CMOS 电路在数字集成电路中,特别是大规模集成电路应用更广泛,已成为数字集成电路的发展方向 。
EXIT
逻辑门电路应用集成门电路时，应注意：
TTL电路只能用＋ 5V(74系列允许误差 ± 5%)； CMOS
4000 系列可用 3 ~ 15 V； HCMOS系列可用 2 ~ 6 V；
CTMOS 系列用 4.5 ~ 5.5 V。 一般情况下,CMOS 门多用 5 V,以便与 TTL 电路兼容 。
(1)电源电压的正确使用
(2)输出端的连接开路门的输出端可并联使用实现线与,还可用来驱动需要一定功率的负载。
三态输出门的输出端也可并联，用来实现总线结构，
但三态输出门必须分时使能。 使用三态门时，需注意使能端的有效电平。
普通门 (具有推拉式输出结构 )的输出端不允许直接并联实现线与 。
EXIT
逻辑门电路
(3) 闲置输入端的处理
(4)信号 的正确使用
TTL 电路输入端悬空时相当于输入高电平,
CMOS 电路多余输入端不允许悬空。
CMOS
电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。
数字电路中的信号有高电平和低电平两种取值,高电平和低电平为某规定范围的电位值,而非一固定值 。 门电路种类不同,高电平和低电平的允许范围也不同 。
或门和或非门与门和与非门多余输入端接地或与有用输入端并接多余输入端接正电源或与有用输入端并接
EXIT
逻辑门电路
UIL≤UOFF
UIH≥UON
UIL≤USL
UIH≥USH
通常以保证有较大的噪声容限噪声容限越大，则电路抗干扰能力越强。
UIL? UOL? 0 V
UIH? UOH? VDD
UNL? UNH? VDD / 2,噪声容限很大，
因此电路抗干扰能力很强。
CMOS 传输门既可传输数字信号，
也可传输模拟信号。
当输入端外接电阻 RI 时
RI ＜ ROFF 相当于输入逻辑 0
RI＞ RON 相当于输入逻辑 1
TT
L
电路
CM
OS
电路 CMOS 门电路由于输入电流为 零,因此不存在开门电阻和关门电阻。
逻辑门电路概 述第 3 章 逻辑门电路三极管的开关特性
TTL 集成逻辑门
CMOS 集成逻辑门集成逻辑门的应用本章小结
EXIT
逻辑门电路
3.1 概 述主要要求：
了解逻辑门电路的作用和常用类型 。
理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
TTL 即 Transistor-Transistor Logic CMOS 即 Complementary Metal-Oxide-Semiconductor
一、门电路的作用和常用类型按功能特点不同分普通门
(推拉式输出 )
CMOS
传输门输出开路门 三态门门电路 (Gate Circuit) 指用以实现基本逻辑关系和常用复合逻辑关系的电子电路 。
是构成数字电路的基本单元之一按逻辑功能不同分与门 或门 非门 异或门 与非门 或非门 与或非门按电路结构不同分
TTL集成门电路 CMOS集成门电路输入端和输出端都用三极管的逻辑门电路 。
用互补对称 MOS
管构成的逻辑门电路。
EXIT
逻辑门电路二、高电平和低电平的含义高电平和低电平为某 规定范围 的电位值，而非一固定值。
高电平信号是多大的信号？低电平信号又是多大的信号？
1
0
高电平低电平
0
1
高电平低电平正逻辑体制 负逻辑体制由门电路种类等决定
EXIT
逻辑门电路主要要求：
理解 三极管的开关特性 。
掌握三极管开关工作的条件。
3.2 三极管的开关特性
EXIT
逻辑门电路三极管为什么能用作开关？
怎样控制它的开和关？
当输入 uI 为低电平，使
uBE < Uth时，三极管截止。
iB? 0,iC? 0,C,E 间相当于开关断开。
三极管关断的条件和等效电路
IC(sat)
Q
A
uCEUCE(sat)O
iC
M
N
IB(sat)
T S
负载线临界饱和线饱和区放大区一、三极管的开关作用及其条件截止区
uBE < Uth
B
E
C 三极管截止状态等效电路
uI=UIL uBE
+
-
Uth为门限电压
EXIT
逻辑门电路
IC(sat)
Q
A
uCEUCE(sat)O
iC
M
N
IB(sat)
T S
临界饱和线饱和区放大区一、三极管的开关作用及其条件
uI 增大 使 iB 增大，
从而工作点上移,iC 增大,uCE 减小。
截止区
uBE < Uth
B
E
C 三极管截止状态等效电路
S 为放大和饱和的交界点，这时的
iB 称临界饱和基极电流，用 IB(sat) 表示；
相应地,IC(sat) 为临界饱和集电极电流；
UBE(sat) 为饱和基极电压；
UCE(sat) 为饱和集电极电压。对硅管，
UBE(sat)? 0.7V,UCE(sat)? 0.3V。在临界饱和点三极管仍然具有放大作用。
uI 增大 使 uBE > Uth
时，三极管开始导通，
iB > 0，三极管工作于放大导通状态。
EXIT
逻辑门电路
IC(sat)
Q
A
uCEUCE(sat)O
iC
M
N
IB(sat)
T S
临界饱和线饱和区放大区一、三极管的开关作用及其条件截止区
uBE < Uth
B
E
C 三极管截止状态等效电路
uI=UIH
三极管开通的条件和等效电路当输入 uI 为高电平,使
iB ≥ IB(sat)时,三极管饱和 。
uBE+
-
uBE? UCE(sat)? 0.3 V? 0，
C,E 间相当于开关合上。
iB≥IB(sat)
B
E
UBE(sat)
C
UCE(sat)
三极管饱和状态等效电路
EXIT
逻辑门电路
iB 愈大于 IB(Sat),
则饱和愈深。
由于 UCE(Sat)? 0,因此饱和后 iC 基本上为恒值,
iC? IC(Sat) =
C
CC
C
C E ( s at )CC
R
V
R
UV
C
CCC ( s at )B ( s at )
R
VII
开关工作的条件截止条件 饱和条件
uBE ＜ Uth iB ＞ IB(Sat)
可靠截止条件为
uBE ≤ 0
EXIT
逻辑门电路
[例 ]下图电路中?= 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
解,(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
uI = UIH = 3.6 V 时,为使三极管饱和,应满足 iB > IB(sat)
因为 iB = IH
B
0.7 VU
R BB
V,92V 7.06.3
RR?
C
CCB (s a t)
Rβ
VI? mA 1.0
k 150
V 5?
所以求得 RB < 29 k?,可取标称值 27 k?。
O
uI
t
UIH
UIL
k 1
+5 V
EXIT
逻辑门电路
(2)对应输入波形画出输出波形
O
uI
t
UIH
UIL
可见，该电路在输入低电平时输出高电平，输入高电平时输出低电平，因此 构成三极管非门。 由于输出信号与输入信号反相，故 又称三极管反相器。
三极管截止时，
iC? 0,uO? +5 V
三极管 饱和时，
uO? UCE(sat)? 0.3 V
O
uO/V
t
5
0,3
EXIT
逻辑门电路
IC(sat)
O
O
O
uI
iC
uO
t
t
t
UIH
UIL
VCC
UCE(sat)
上例中三极管反相器的工作波形是理想波形，实际波形为,
uI 从 UIL 正跳到 UIH 时，
三极管将由截止转变为饱和，
iC 从 0 逐渐增大到 IC(sat),uC
从 VCC 逐渐减小为 UCE(sat)。
uI 从 UIH 负跳到时 UIL，
三极管不能很快由饱和转变为截止，而需要经过一段时间才能退出饱和区。
二、三极管的动态开关特性
EXIT
逻辑门电路
IC(sat)
O
O
O
uI
iC
uO
t
t
t
UIH
UIL
VCC
UCE(sat)
0.9IC(sat)
ton
0.1IC(sat)
toff
uI 正跳变到 iC 上升到
0.9IC(sat) 所需的时间 ton 称为三极管开通时间。
通常工作频率不高时，
可忽略开关时间，而工作频率高时，必须考虑开关速度是否合适，否则导致不能正常工作。
uI 负跳变到 iC 下降到
0.1IC(sat) 所需的时间 toff 称为三极管关断时间。 通常
toff > ton
二、三极管的动态开关特性开关时间主要由于 电荷存储效应 引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。
EXIT
逻辑门电路
C
E
B
SBD
B
C
E
在普通三极管的基极和集电极之间并接一个肖特基势垒二极管 (简称 SBD)。
抗饱和三极管的开关速度高
① 没有电荷存储效应
② SBD 的导通电压只有 0.4 V 而非 0.7 V，
因此 UBC = 0.4 V 时,SBD 便导通，使
UBC 钳在 0.4 V 上，降低了饱和深度。
三,抗饱和三极管简介
EXIT
逻辑门电路主要要求：
了解 TTL 与非门的组成和工作原理。
了解 TTL 集成逻辑门的主要参数和使用常识。
3.3 TTL 集成逻辑门掌握 TTL 基本门的逻辑功能和主要外特性。
了解 集电极开路门和三态门的逻辑功能和应用 。
EXIT
逻辑门电路
A
BC V1 V2
V3
V4
V5
V6VD1VD2VD3
R1 R2 R4
R5
RB RC
B1
C1
C2
E2 Y
VCC
+5V
输入级 中间倒相级 输出级
STTL系列与非门电路逻辑符号
8.2 k? 900? 50?
3.5 k?
500? 250?
一,TTL 与非门的基本组成与外特性
(一 )典型 TTL 与非门电路除 V4外,采用了抗饱和三极管,用以提高门电路工作速度 。
V4不会工作于饱和状态,因此用普通三极管 。
输入级主要由多发射极管 V1 和基极电阻 R1 组成，用以实现输入变量 A、
B,C 的与运算。
VD1 ~ VD3 为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时,VD1 ~ VD3不工作，当输入的负极性干扰电压大于二极管导通电压时，
二极管导通，输入端负电压被钳在 -0.7
V上，这不但抑制了输入端的负极性干扰，对 V1 还有保护作用。
中间级起倒相放大作用,V2 集电极 C2 和发射极
E2 同时输出两个逻辑电平相反的信号，分别驱动 V3
和 V5。
RB,RC 和 V6 构成有源泄放电路，用以减小 V5
管开关时间，从而提高门电路工作速度。
输出级由 V3,V4、
R4,R5和 V5
组成。其中
V3 和 V4 构成复合管，
与 V5 构成推拉式输出结构，提高了负载能力。
EXIT
逻辑门电路
VD1 ~ VD3 在正常信号输入时不工作，因此下面的分析中不予考虑。 RB,RC 和
V6 所构成的有源泄放电路的作用是提高开关速度，它们不影响与非门的逻辑功能，
因此下面的工作原理分析中也不予考虑。
8.2k?
因为抗饱和三极管 V1
的集电结导通电压为 0.4 V，
而 V2,V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2,V5 发射结导通，
必须 uB1 ≥ 1.8 V。
0.3 V
3.6 V
3.6 V
输入端有一个或数个为低电平时,输出高电平。
输入低电平端对应的发射结导通,uB1= 0.7 V + 0.3 V = 1 V
V1管其他发射结因反偏而截止。
1 V
这时 V2,V5 截止。 V2 截止使 V1 集电极等效电阻很大，使
IB1 >> IB1(sat),V1 深度饱和。
V2 截止使 uC2? VCC = 5 V，
5 V
因此，输入有低电平时，输出为高电平。
截止截止深度饱和
V3 微饱和,V4 放大工作。
uY = 5V- 0.7 V- 0.7 V = 3.6 V
电路输出为高电平。
微饱和放大
(二 )TTL 与非门的工作原理
EXIT
逻辑门电路综上所述,该电路实现了与非逻辑功能,即 A B CY?
3.6 V
3.6 V
3.6 V
因此,V1 发射结反偏而集电极正偏，称 处于倒置放大状态。
1.8 V
这时 V2,V5 饱和。
uC2 = UCE2(sat) + uBE5
= 0.3 V + 0.7 V = 1 V
使 V3 导通，而 V4 截止。
1 V
uY = UCE5(sat)? 0.3 V
输出为低电平因此，输入均为高电平时，输出为低电平。
0.3 V
V4 截止使 V5 的等效集电极电阻很大，使 IB5 >> IB5(sat),因此 V5 深度饱和。
倒置放大饱和饱和截止导通
TTL 电路输入端悬空时相当于输入高电平。
输入均为高电平时,输出低电平
VCC 经 R1 使 V1 集电结和 V2、
V5 发射结导通，使 uB1 = 1.8 V。
深注意
2,TTL与非门的工作原理
EXIT
逻辑门电路电压传输特性测试电路
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
STTL与非门 电压传输特性曲线
(三 ) TTL 与非门的外特性及主要参数
1,电压传输特性 和噪声容限输出电压随输入电压变化的特性
uI 较小时工作于 AB 段，
这时 V2,V5 截止,V3、
V4 导通，输出恒为高电平，
UOH? 3.6V，称与非门工作在截止区或处于关门状态。
uI 较大时工作于 BC
段，这时 V2,V5 工作于放大区,uI 的微小增大引起 uO 急剧下降，称与非门工作在转折区。
uI 很大时工作于 CD 段，
这时 V2,V5 饱和，输出恒为低电平,UOL?0.3V，称与非门工作在饱和区或处于开门状态。电压传输特性测试电路
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
STTL与非门 电压传输特性曲线饱和区：与非门处于开门状态 。
截止区：与非门处于关门状态 。
转折区
EXIT
逻辑门电路下面介绍与 电压传输特性有关的主要参数：
有关参数
0
uO/V
uI/V
0.3
1.0
2.0
3.0
3.6
1.0 2.0
A
C D
BUOH
UOL
电压传输特性曲线标准高电平 USH
当 uO ≥ USH 时，则认为输出高电平，通常取 USH = 3 V。
标准低电平 USL
当 uO ≤ USL 时，则认为输出低电平，通常取 USL = 0.3 V。
关门电平 UOFF
保证输出 不小于 标准高电平 USH
时,允许的输入低电平的最大值 。
开门电平 UON
保证输出 不高于 标准低电平 USL
时,允许的输入高电平的最小值 。
阈值电压 UTH
转折区中点对应的输入电压,
又称门槛电平 。
USH = 3V
USL= 0.3V
UOFFUONUTH
近似分析时认为：
uI > UTH，则与非门开通，
输出低电平 UOL；
uI < UTH，则与非门关闭，
输出高电平 UOH。
EXIT
逻辑门电路噪声容限越大，抗干扰能力越强。
指输入低电平时，允许的最大正向噪声电压。
UNL = UOFF – UIL
指输入高电平时，允许的最大负向噪声电压。
UNH = UIH – UON
输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为 噪声容限 。
输入高电平噪声容限 UNH
输入低电平噪声容限 UNL
EXIT
逻辑门电路输入负载特性测试电路 输入负载特性 曲线
0
uI /V
R1/k?
UOFF1.1 F
N
ROFF RON
2,输入负载特性
ROFF 称关门电阻。 RI < ROFF 时，相应输入端相当于输入低电平。对 STTL 系列,ROFF?700?。
RON 称开门电阻 。 RI > RON 时,相应输入端相当于输入高电平 。 对 STTL 系列,RON? 2.1 k?。
EXIT
逻辑门电路
[例 ] 下图中，已知 ROFF? 800?,RON? 3 k?，试对应输入波形定性画出 TTL与非门的输出波形。
(a) (b) t
A
0.3 V
3.6 V
O
不同 TTL 系列,RON,ROFF 不同。
相应输入端相当于输入低电平，
也即相当于输入逻辑 0 。
逻辑 0
因此 Ya 输出恒为高电平 UOH 。
相应输入端相当于输入高电平，
也即相当于输入逻辑 1 。
逻辑 1
AAY b 1因此，可画出波形如图所示。
Yb
tO
Ya
t
UOH
O
解：图 (a)中,RI = 300? < ROFF? 800?
图 (b)中,RI = 5.1 k? > RON? 3 k?
EXIT
逻辑门电路
3,负载能力 负载电流流入与非门的输出端。
负载电流从与非门的输出端流向外负载。
负载电流流入驱动门
IOL
负载电流流出驱动门
IOH
输入均为高电平输入有低电平输出为低电平输出为高电平灌电流负载拉电流负载不管是灌电流负载还是拉电流负载,负载电流都不能超过其最大允许电流,否则将导致电路不能正常工作,甚至烧坏门电路 。
实用中常用 扇出系数 NOL 表示电路负载能力。
门电路输出低电平时允许带同类门电路的个数 。
通常按照负载电流的流向将与非门负载分为灌电流负载拉电流负载
EXIT
逻辑门电路由于三极管存在开关时间,元,器件及连线存在一定的寄生电容,因此输入矩形脉冲时,输出脉冲将延迟一定时间 。
输入信号
UOm0.5 UOm
0.5 UIm UIm
输出信号
4,传输延迟时间输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom
处间隔的时间称 截止延迟时间 tPLH。
输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom
处间隔的时间称 导通延迟时间 tPHL。
平均传输延迟时间 tpd
2 P L HP H Lpd
ttt
tPHL tPLH
tpd 越小，则门电路开关速度越高，工作频率越高。
EXIT
逻辑门电路
5,功耗 -延迟积常用功耗 P 和平均传输延迟时间 tpd 的乘积 (简称功耗 – 延迟积 )来 综合评价门电路的性能,即
M = P tpd
性能优越的门电路应具有功耗低、工作速度高的特点，然而这两者矛盾。
M 又称品质因素，值越小，说明综合性能越好。
EXIT
逻辑门电路使用时需 外接上拉电阻 RL
即 Open collector gate,简称 OC 门。常用的有集电极开路与非门,三态门,或非门,与或非门和异或门等 。 它们都是在与非门基础上发展出来的,TTL与非门的上述特性对这些门电路大多适用 。VC 可以等于 VCC也可不等于 V
CC?
二、其他功能的 TTL 门电路
(一 )集电极开路与非门
1,电路、逻辑符号和工作原理输入都为高电平时，
V2 和 V5 饱和导通，输出为低电平 UOL? 0.3 V 。
输入有低电平时,V2
和 V5 截止，输出为高电平
UOH? VC 。
因此具有与非功能。
工作原理
OC门
EXIT
逻辑门电路相当于与门作用。
因为 Y1,Y2 中有低电平时,Y 为低电平；只有
Y1,Y2 均为高电平时,Y
才为高电平，故 Y = Y1 · Y2。
2,应用
(1)实现线与两个或多个 OC 门的输出端直接相连，
相当于将这些输出信号相与，称为线与。
Y
只有 OC 门才能实现线与。普通 TTL
门输出端不能并联，否则可能损坏器件。注意
CDABCDABY
EXIT
逻辑门电路
(2)驱动显示器和继电器等
[例 ] 下图为用 OC 门驱动发光二极管 LED 的显示电路。
已知 LED 的正向导通压降 UF = 2V，正向工作电流
IF = 10 mA，为保证电路正常工作，试确定 RC 的值。
解,为保证电路正常工作，应满足 F
C
OLFV5
C IR
UUI
R?
mA 10V 3.0V 2V 5
C
R即因此 RC = 270?
分析：
该电路只有在 A,B 均为高电平，使输出 uO 为低电平时，
LED 才导通发光；否则 LED
中无电流流通，不发光。
要使 LED 发光，应满足
IRc? IF = 10 mA。
EXIT
逻辑门电路
TTL CMOS
RL
VDD+5 V
(3)实现电平转换
TTL 与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。
OC 门的 UOL? 0.3V,UOH? VDD，正好符合
CMOS 电路 UIH? VDD,UIL? 0的要求。
EXIT
逻辑门电路即 Tri-State Logic 门，
简称 TSL 门。其输出有高电平态、低电平态和高阻态三种状态。
三态输出与非门电路
EN = 1 时,P = 0,uP = 0.3V
0
1
1
0.3V
1V
导通截止截止 另一方面,V1 导通,uB1 =
0.3V + 0.7V = 1V,V2,V5 截止。
这时，从输出端 Y 看进去，
对地和对电源 VCC 都相当于开路,输出端呈现高阻态,相当于输出端开路。
Y=AB
1V
导通截止截止
Z 这时 VD 导通，使 uC2 = 0.3 V + 0.7 V = 1 V，使 V
4 截止。
(二 )三态输出门
1,电路、逻辑符号和工作原理 工作原理
EN = 0 时,P = 1,VD 截止电路等效为一个输入为 A,B 和
1 的 TTL 与非门。 Y = AB
EXIT
逻辑门电路综上所述，可见：
(二 )三态输出门
1,电路、逻辑符号和工作原理只有当使能信号 EN = 0 时才允许三态门工作，故称 EN 低电平有效 。
EN 称使能信号或控制信号，
A,B 称数据信号。
当 EN = 0 时,Y = AB，
三态门处于工作态；
当 EN = 1 时，三态门输出呈现高阻态，又 称 禁止态。
EXIT
逻辑门电路
EN 即 Enable
功能表
Z0
AB1
YEN
使能端的两种控制方式使能端低电平有效 使能端高电平有效功能表
Z1
AB0
YEN
EN
EXIT
逻辑门电路
2,应用任何时刻 EN1,EN2、
EN3 中只能有一个为有效电平，
使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。
总线
(1)构成单向总线
EXIT
逻辑门电路
DI
DO/DI
DO
0
0
高阻态工作
DI
EN = 0 时，
总线上的数据 DI
经反相后在 G2 输出端输出。
(2)构成双向总线
DI
DO/DI
DO
1
1
工作
DO
高阻态
EN = 1 时，
数据 DO 经 G1
反相后传送到总线上。
经反相后传送到
EXIT
逻辑门电路
TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门?
三,TTL 集成门应用要点
1,各系列 TTL 集成门的比较与选用用于民品 用于军品具有完全相同的电路结构和电气性能参数，但 CT54 系列更适合在温度条件恶劣、供电电源变化大的环境中工作。
按工作温度和电源允许变化范围不同分为
CT74 系列 CT54 系列
EXIT
逻辑门电路向高速发展向低功耗发展按平均传输延迟时间和平均功耗不同分向减小功耗 -
延迟积发展措施：增大电阻值措施：
(1)采用 SBD 和抗饱和三极管；
(2)采用有源泄放电路；
(3)减小电路中的电阻值。
其中,LSTTL 系列综合性能优越、品种多、
价格便宜； ALSTTL 系列性能优于 LSTTL，但品种少、价格较高，因此 实用中多选用 LSTTL。
CT
74
系列(
即标准T
TL
)
CT74L 系列
(即低功耗 TTL
简称 LTTL)
CT74H 系列
(即高速 TTL
简称 HTTL)
CT74S 系列
(即肖特基 TTL
简称 STTL)
CT74AS 系列
(即先进肖特基 TTL
简称 ASTTL)
CT74LS 系列
(即低功耗肖特基 TTL
简称 LSTTL)
CT74ALS 系列
(即先进低功耗肖特基 TTL
简称 LSTTL)
EXIT
逻辑门电路集成门的选用要点
(1)实际使用中的最高工作频率 fm应不大于逻辑门最高工作频率 fmax 的一半 。
实物图片
(2)不同系列 TTL 中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。但工作速度 (平均传输延迟时间 tpd )和平均功耗不同。实际使用时,高速门电路可以替换低速的；反之则不行。
例如 CT7400
CT74L00
CT74H00
CT74S00
CT74LS00
CT74AS00
CT74ALS00 xx74xx00 引脚图双列直插
14 引脚四 2 输入与非门
EXIT
逻辑门电路
2,TTL 集成逻辑门的使用要点
(1)电源电压用 + 5 V,74 系列应满足 5 V? 5% 。
(2)输出端的连接普通 TTL 门输出端不允许直接并联使用。
三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。
集电极开路门输出端可并联使用，但公共输出端和电源 VCC 之间应接负载电阻 RL。
输出端不允许直接接电源 VCC 或直接接地。
输出电流应小于产品手册上规定的最大值。
EXIT
逻辑门电路
3,多余输入端的处理与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。
接 VCC 通过 1 ~ 10 k? 电阻接 VCC
与有用输入端并接
TTL 电路输入端悬空时相当于输入高电平,
做实验时与门和与非门等的 多余输入端可悬空,
但使用中多余输入端一般不悬空,以防止干扰 。
EXIT
逻辑门电路或门和或非门的多余输入端接逻辑 0
或者与有用输入端并接
EXIT
逻辑门电路
[例 ] 欲用下列电路实现非运算,试改错 。
(ROFF? 700?,RON? 2.1 k?)
EXIT
逻辑门电路解：
OC 门输出端需外接上拉电阻 R
C
5.1kΩ
Y = 1 Y = 0
RI > RON,相应输入端为高电平。
510Ω
RI < ROFF,相应输入端为低电平。
EXIT
逻辑门电路是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL，其突出优点为：微功耗、抗干扰能力强。
主要要求：
掌握 CMOS 反相器的电路,工作原理和主要外特性 。
了解 CMOS 数字集成电路的应用要点 。
了解 CMOS 与非门,或非门,开路门,
三态门和传输门的电路和逻辑功能 。
3.4 CMOS 集成逻辑门
EXIT
逻辑门电路
A
uI
Y
uO
VDDS
G
D
D
G
S
B
VP
VN
B 增强型 NMOS 管
(驱动管 )
增强型 PMOS 管
(负载管 )
构成互补对称结构一,CMOS 反相器
(一 )电路基本结构要求 VDD > UGS(th)N +｜ UGS(th)P｜且 UGS(th)N =｜ UGS(th)P｜
增强型 NMOS 管开启电压
NMOS 管的衬底接电路最低电位,PMOS
管的衬底接最高电位，
从而 保证衬底与漏源间的 PN 结始终反偏。,
uGSN
+
-
增强型 PMOS 管开启电压
uGSP
+
-
uGSN > UGS(th)N 时，增强型 NMOS 管导通
uGSN < UGS(th)N 时，增强型 NMOS 管截止
O
iD
uGSUGS(th)N
增强型 NMOS 管转移特性时,增强型 PMOS 管导通时,增强型 PMOS 管截止
O
iD
uGSUGS(th)P
增强型 PMOS 管转移特性
PG S ( t h )G S P Uu?
PG S ( t h )G S P Uu?
一 电路基本结构
UIL = 0 V,UIH = VDD
EXIT
逻辑门电路
A
uI
Y
uO
VDDS
G
D
D
G
S
VP
衬底 B
VN
衬底 B
(二 )工作原理
ROFFN
RONP
uO
+VDD
S
D
D
S
导通电阻 RON << 截止电阻 ROFF
RONN
ROFFP
uO
+VDD
S
D
D
S
可见该电路构成 CMOS 非门，又称 CMOS 反相器。
无论输入高低,VN,VP 中总有一管截止，使静态漏极电流 iD? 0。因此 CMOS 反相器静态功耗极微小。
◎ 输入为低电平,UIL = 0V 时，
uGSN = 0V < UGS(th)N,
UIL = 0V
截止
uGSN
+
-
VN 截止，
VP 导通，导通
uGSP
+
-
PG S ( t h )DDSPGP V0 UVuu
GSPu
uO? VDD 为高电平。衬底衬底截止
uGSP
+
-
导通
uGSN
+
-
◎ 输入为高电平 UIH = VDD 时，
uGSN = VDD > UGS(th)N,VN 导通，
VP 截止，
PG S ( t h )DDDDG S P V0 UVVu
◎ 输入为低电平 UIL = 0 V 时，
，
)
O VDD,为高电平。
H VDD
uO? 0 V,为低电平。
EXIT
逻辑门电路二、其他功能的 CMOS 门电路
(一 )CMOS 与非门和或非门
1,CMOS
A
B
VDD
VPB VPA
VNA
VNB
Y
每个输入端对应一对 NMOS 管和 PMOS
管。 NMOS 管为驱动管，
PMOS 管为负载管。输入端与它们的栅极相连。
与非门结构特点：
驱动管相串联,
负载管相并联 。
EXIT
逻辑门电路
A
B
VDD
VPB VPA
VNA
VNB
Y
CMOS 与非门工作原理
1
1
导通导通截止 截止
0
驱动管均导通，
负载管均截止，
输出为低电平。
◆ 当输入均为高电平时：
低电平输入端相对应的驱动管截止，负载管导通，
输出为高电平。
◆ 当输入中有低电平时：0
截止导通
1
因此 Y = AB
EXIT
逻辑门电路
2,CMOS 或非门
A
B
VDD
VPB
VPA
VNA VNB
Y
或非门结构特点：
驱动管相并联,
负载管相串联 。
EXIT
逻辑门电路
Y
A
B
uO
uI
VDD1
漏极开路的 CMOS与非 门电路
(二 )漏极开路的 CMOS 门 简称 OD 门与 OC 门相似，常用作驱动器、电平转换器和实现线与等。
Y= AB构成与门构成输出端开路的非门需外接上拉电阻 RD
EXIT
逻辑门电路
C,C 为互补控制信号由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。
PMOS
C
uI/uO
VDD
CMOS传输 门电路结构
uO/uI
VP
C
NMOS
VN
(三 )CMOS 传输门工作原理
MOS 管的漏极和源极结构对称，
可互换使用，因此 C OS 传输门的输出端和输入端也可互换。
当 C = 0V,uI = 0 ~ VDD 时,VN、
VP 均截止，输出与输入之间呈现高电阻，相当于开关断开。
uI 不能传输到输出端，称传输门关闭。
当 C = VDD,uI = 0 ~ VDD 时,VN、
VP 中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。 uO = uI，称传输门开通。
C = 1,C = 0 时，传输门开通,uO = uI；
C = 0,C = 1 时，传输门关闭，信号不能传输。
EXIT
逻辑门电路
PMOS
C
uI/uO
VDD
CMOS传输 门电路结构
uO/uI
VP
C
NMOS
VN
传输门是一个理想的 双向开关，
可传输模拟信号,也可传输 数字信号 。
TGuI/uO uO/uI
C
C
传输门逻辑符号
TG 即 Transmission Gate 的缩写
(三 )CMOS 传输门
EXIT
逻辑门电路在反相器基础上串接了 PMOS 管 VP2 和 NMOS
管 VN2，它们的栅极分别受 EN 和 EN 控制。
(四 )CMOS 三态输出门
A
EN
VDD
Y
VP2
VP1
VN1
VN2
低电平使能的 CMOS 三态输出门工作原理
0
0
1
导通导通
Y=A
1
1
0
截止截止
Z
EN = 1 时,VP2,VN2
均截止，输出端 Y 呈现高阻态。
因此构成使能端低电平有效的三态门。
EN = 0 时,VP2 和 VN2
导通，呈现低电阻，不影响 CMOS 反相器工作。
Y = A
EN
EXIT
逻辑门电路三,CMOS 数字集成电路应用要点
(一 )CMOS 数字集成电路系列
CMOS4000系列功耗极低、抗干扰能力强；
电源电压范围宽 VDD = 3 ~ 15 V；
工作频率低,fmax = 5 MHz；
驱动能力差 。
高速 CMOS 系列
(又称 HCMOS 系列 )
功耗极低、抗干扰能力强；电源电压范围 VDD = 2 ~ 6 V；
工作频率高,fmax = 50 MHz；
驱动能力强。
提高速度措施：减小
MOS 管的极间电容。
由于 CMOS电路
UTH? VDD / 2，噪声容限
UNL? UNH? VDD / 2，因此抗 干扰能力很强。电源电压越高，抗干扰能力越强。
EXIT
逻辑门电路民品军品
VDD = 2 ~ 6 V
T 表示与 TTL 兼容
VDD = 4.5 ~ 5.5 V
CC54HC / 74HC 系列
CC54HC / 74HC 系列TT
按 电源电压 不同分为按工作温度不同分为
CC74 系列
CC54 系列高速C
M
OS
系列
EXIT
逻辑门电路
1,注意不同系列 CMOS 电路允许的电源电压范围不同，
一般多用 + 5 V。电源电压越高，抗干扰能力也越强。
(二 )CMOS 集成逻辑门使用要点
2,闲置输入端的处理不允许悬空。
可与使用输入端并联使用。但这样会增大输入电容，
使速度下降，因此工作频率高时不宜这样用。
与门和与非门的闲置输入端可接正电源或高电平；
或门和或非门的闲置输入端可接地或低电平。
EXIT
逻辑门电路主要要求：
了解 TTL 和 CMOS 电路的主要差异。
了解 集成门电路的选用和应用 。
3.5 集成逻辑门电路的应用
EXIT
逻辑门电路一,CMOS 门 电路比之 TTL 的主要特点注意,CMOS 电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小,并非 CMOS 电路的驱动能力比 TTL 强。 实际上 CMOS4000 系列驱动能力远小于 TTL,HCMOS 驱动能力与 TTL 相近。
功耗极低抗干扰能力强电源电压范围宽输出信号摆幅大 (UOH? VDD,UOL? 0 V)
输入阻抗高扇出系数大
EXIT
逻辑门电路二、集成逻辑门电路的选用根据电路工作要求和市场因素等综合决定若对功耗和抗干扰能力要求一般，可选用
TTL 电路。 目前多用 74LS 系列，它的功耗较小，工作频率一般可用至 20 MHz；
如工作频率较高，可选用 CT74ALS 系列，
其工作频率一般可至 50 MHz。
若要求功耗低、抗干扰能力强，则应选用
CMOS 电路。 其中 CMOS4000 系列一般用于工作频率 1 MHz 以下、驱动能力要求不高的场合； HCMOS 常用于工作频率 20 MHz 以下、
要求较强驱动能力的场合。
EXIT
逻辑门电路解：
三、集成逻辑门电路应用举例
[例 ] 试改正下图电路的错误,使其正常工作 。
CMOS 门 TTL 门 OD 门
(a) (b) (c) (d)
VDD
CMOS 门
Ya = AB Yb = A+ B
TTL 门 OD 门
Yc = A
VDD
EN
Yd= AB EN = 1 时EN = 0 时门
&
门悬空
≥
门悬空
EXIT
逻辑门电路可用两级电路 2 个与非门实现之
[例 ] 试分别采用与非门和或非门实现与门和或门 。
解,(1) 用与非门实现与门 设法将 Y = AB 用与非式表示因为 Y = AB = AB
因此,用与非门实现的与门电路为
Y= AB
将与非门多余输入端与有用端并联使用构成非门
EXIT
逻辑门电路可用两级电路
3 个与非门实现
(2) 用与非门实现或门因此,用与非门实现的或门电路为
Y= A+ B
因为 Y= A+ B = A+ B =A·B
设法将 Y= A+ B 用与非式表示实现 A
实现 B
EXIT
逻辑门电路可用两级电路
3 个或非门实现之。
(3)用或非门实现与门 设法将 Y = AB 用或非式表示因此,用或非门实现的与门电路为因为 Y= AB = A·B =A+ B
将或非门多余输入端与有用端并联使用构成非门
Y = AB
EXIT
逻辑门电路可用两级电路
2 个或非门实现之
(4) 用或非门实现或门 设法将 Y= A+ B 用或非式表示因为 Y= A+ B = A+ B
因此,用或非门实现的或门电路为
Y= A+ B
EXIT
逻辑门电路
[例 ] 有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。
输 入 输 出
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
解,(1) 分析设计要求，建立真值表感三种不同类型的火灾探测器有烟感、温感和紫外光产生报警信号两种或三种探测器发出探测信号时，报警系统才与非门设计报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设用 A,B,C 表示，且规定有火灾探测信号时用 1 表示，否则用 0 表示。
报警电路的输出用 Y 表示，且规定需报警时 Y 为 1,否则 Y 为 0。
由此可列出真值表如右图所示 11
1
1
0
0
0
0
(2) 根据 真值表画函数卡诺图
EXIT
逻辑门电路
11
A
BC
0
1
00 01 11 10
1
1
(3) 用卡诺图化简法求出输出逻辑函数的最简与或表达式，再变换为与非表达式。
Y = AB + AC + BC
(4) 画逻辑图 根据 Y 的与非表达式画逻辑图
=AB · AC · BC
A
B
C
Y
EXIT
逻辑门电路门电路是组成数字电路的基本单元之一，最基本的逻辑门电路有与门、或门和非门。实用中通常采用集成门电路，常用的有与非门、或非门、与或非门、异或门、输出开路门、三态门和 CMOS 传输门等。门电路的 学习重点是常用集成门的逻辑功能、外特性和应用方法。
本章小结
EXIT
逻辑门电路在数字电路中,三极管作为开关使用 。
硅 NPN 管 的截止条件为 UBE ＜ 0.5 V,可靠截止条件为 UBE ≤ 0 V,这时 iB? 0,iC? 0,集电极和发射极之间相当于开关断开；饱和条件为 iB ≥ IB(sat),这时,硅管的 UBE(sat)? 0.7 V，
UCE(sat)? 0.3 V,集电极和发射极之间相当于开关闭合 。
三极管的开关时间限制了开关速度 。 开关时间主要由电荷存储效应引起,要提高开关速度,必须降低三极管饱和深度,加速基区存储电荷的消散 。
EXIT
逻辑门电路
TTL 数字集成电路主要有 CT74标准系列,
CT74L低功耗系列,CT74H 高速系列,
CT74S 肖特基系列,CT74LS低功耗肖特基系列,CT74AS 先进肖特基系列和 CT74ALS
先进低功耗肖特基系列 。 其中,CT74L系列功耗最小,CT74AS 系列工作频率最高 。
通常用功耗 - 延迟积来综合评价门电路性能 。
CT74LS 系列功耗 -延迟积很小,性能优越,
品种多,价格便宜,实用中多选用之 。
ALSTTL系列性能更优于 LSTTL，
但品种少,价格较高 。
EXIT
逻辑门电路
CMOS 数字集成电路主要有 CMOS4000 系列和 HCMOS 系列 。 CMOS4000 系列工作速度低,
负载能力差,但功耗极低,抗干扰能力强,电源电压范围宽,因此,在工作频率不高的情况下应用很多 。 CC74HC 和 CC74HCT 两个系列的工作频率和负载能力都已达到 TTL 集成电路 CT74LS的水平,但功耗,抗干扰能力和对电源电压变化的适应性等比 CT74LS 更优越 。
因此,CMOS 电路在数字集成电路中,特别是大规模集成电路应用更广泛,已成为数字集成电路的发展方向 。
EXIT
逻辑门电路应用集成门电路时，应注意：
TTL电路只能用＋ 5V(74系列允许误差 ± 5%)； CMOS
4000 系列可用 3 ~ 15 V； HCMOS系列可用 2 ~ 6 V；
CTMOS 系列用 4.5 ~ 5.5 V。 一般情况下,CMOS 门多用 5 V,以便与 TTL 电路兼容 。
(1)电源电压的正确使用
(2)输出端的连接开路门的输出端可并联使用实现线与,还可用来驱动需要一定功率的负载。
三态输出门的输出端也可并联，用来实现总线结构，
但三态输出门必须分时使能。 使用三态门时，需注意使能端的有效电平。
普通门 (具有推拉式输出结构 )的输出端不允许直接并联实现线与 。
EXIT
逻辑门电路
(3) 闲置输入端的处理
(4)信号 的正确使用
TTL 电路输入端悬空时相当于输入高电平,
CMOS 电路多余输入端不允许悬空。
CMOS
电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。
数字电路中的信号有高电平和低电平两种取值,高电平和低电平为某规定范围的电位值,而非一固定值 。 门电路种类不同,高电平和低电平的允许范围也不同 。
或门和或非门与门和与非门多余输入端接地或与有用输入端并接多余输入端接正电源或与有用输入端并接
EXIT
逻辑门电路
UIL≤UOFF
UIH≥UON
UIL≤USL
UIH≥USH
通常以保证有较大的噪声容限噪声容限越大，则电路抗干扰能力越强。
UIL? UOL? 0 V
UIH? UOH? VDD
UNL? UNH? VDD / 2,噪声容限很大，
因此电路抗干扰能力很强。
CMOS 传输门既可传输数字信号，
也可传输模拟信号。
当输入端外接电阻 RI 时
RI ＜ ROFF 相当于输入逻辑 0
RI＞ RON 相当于输入逻辑 1
TT
L
电路
CM
OS
电路 CMOS 门电路由于输入电流为 零,因此不存在开门电阻和关门电阻。
