组合电路的分析与设计第十章
◆ 根据逻辑功能的不同特点，常把数字电路分成组合逻辑电路 （简称组合电路）和时序逻辑电路 （简称时序电路）两大类。
◆ 组合电路逻辑功能表示方法：
通常有逻辑函数 表达式,真值表 （或功能表）,逻辑图,
卡诺图,波形图 等五种。
◆ 适用于比较 简单 的电路，分析步骤为：
（ 1） 写出逻辑函数表达式 ；
（ 2）简化逻辑函数或者列真值表；
（ 3）描述电路逻辑功能。
10.1.2 组合逻辑电路的 分析 方法功能
◆ 较 复杂 或无法得到逻辑图的电路,搭接实验电路 ；
例题 1 分析图下图所示电路。
解,◆ 由图写出逻辑函数表达式，并进行化简
cddcdcabbabaG
dcba
dcdcbaba
dcddccbabbaa
① 写出函数表达式
② 由表达式求出真值表输 入 输 出
a b c d G
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
0
1
1
0
1
0
0
1
输 入 输 出
a b c d G
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
1
0
0
1
0
1
1
0
③ 由真值表分析 电路功能当 a,b,c,d中有奇数个 1时,G为 1；反之 G为 0。
F=G ⊙ dcba
由图（ b）所示电路可写出可见,这是一个奇偶校验监测器这是一个奇偶校验位产生电路分析图 10.2所示电路的逻辑功能例题 2
解：
B2A210120 GGGAAAY?
B2A210121 GGGAAAY?
B2A210122 GGGAAAY?
B2A210123 GGGAAAY?
B2A210124 GGGAAAY?
B2A210125 GGGAAAY?
B2A210126 GGGAAAY?
B2A210127 GGGAAAY?
由表达式可见，当 G1为 0时，无论其它输入信号为什么状态,均为 1，同理 和 只要有一个为 1时,也为 1。通常用式来表示 和 的某些状态。
70 ~YY
A2G B2G70 ~YY
A2G B2G
B2A22 GGG
① 写出函数表达式
② 由表达式求出真值表表 10.2 真值表输 入 输 出
× 1
0 ×
1 0
1 0
1 0
1 0
1 0
1 0
1 0
1 0
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
1G 2G 012 AAA 76543210 YYYYYYYY
1G 2G
由真值表 10.2可以看出，
当 为 1,为 0时,3位二进制输入信号 的 8种取值组合分别对应着中的一个确定的输出信号。如当 =000时，输出信号,而 均为
1；当 =111时，
而 均为 1。
因此，该电路是一个 3-8线二进制译码器。它是第 4章中讨论过的 74LS138的内部电路。
012 AAA
70 ~YY
012 AAA
07?Y
00?Y 70 ~YY
012 AAA
60 ~YY
③ 由真值表分析 电路功能分析图 10.3所示电路的逻辑功能例题 3
解
30122012
10120012(
DAAADAAA
DAAADAAASZ
)70126012
50124012
DAAADAAA
DAAADAAA
Y= EN
① 写出函数表达式输 入 输 出使能端 地址 输入数据
S Y
1
0
0
0
0
0
0
0
0
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
× × × × × × × ×
D0 × × × × × × ×
× D1 × × × × × ×
× × D2 × × × × ×
× × × D3 × × × ×
× × × × D4 × × ×
× × × × × D5 × ×
× × × × × × D6 ×
× × × × × × × D7
0
D0
D1
D2
D3
D4
D5
D6
D7
012 AAA
（ 3）逻辑功能由真值表 可以看出,EN是选通端,对数据通行进行控制 。 当
EN=0时,根据不同 的 地 址 码
A2A1A0 选 通 相 应的通道,且仅选通一路 。
可见该电路是一个 多路选择器（也称为数据选择器） 。实现的功能是从多个输入信号中选择一个信号输出，或者将并行输入转换为串行输出。
EN
76543210 DDDDDDDD Y
② 由表达式求出真值表
◆ 多路选择器应用举例,实现逻辑函数
DCABDCABDCBADCBADCBADCBACDBADCBAY
F 是一个四变量函数，所以要用具有三个地址输入端的选择器，即用 8选 1的多路选择器实现。假设用 74LS151，在 3个地址输入端 A2,A1,A0分别输入 A,B,C这 3个变量。比较上述表达式可知
DD?0 DD?1 12 DDD 03?D
DD?4 DD?5 16 DDD 07?D
用多路选择器实现逻辑函数 F如图所示。
图 10.3（ c）
10.2 组合逻辑电路的设计
1.分析 2.真值表 3.化简 4.逻辑图
(1)分析要求,列真值表
(2)由真值表写表达式
(3)化简
(4)画逻辑图例 1(10.4) 某设备有开关 A,B,C,要求：只有开关 A接通的条件下,开关 B才能接通；开关 C只有在开关 B 接通的条件下才能接通 。 违反这一规程,则发出报警信号 。 设计一个由与非门组成的能实现这一功能的报警控制电路 。
解,◆ 由题意可知，该报警电路的输入变量是三个开关 A,B,C 的状态，设开关接通用 1表示，开关断开用 0表示；设该电路的输出报警信号为 F,F 为 1表示报警,F
为 0表示不报警。
A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
0
1
0
0
① 分析题意,写出真值表
② 由真值表写表达式
CBABCACBACBAF
CBBACBBAF
③ 化简函数 表达式
CBABCACBACBAF
④ 画逻辑图设计一个路灯的控制电路（一盏灯），要求在四个不同地方都能独立控制灯的亮灭。用最简的电路实现例 2
解,
设四个控制开关为 A,B,C,D，开关动作使灯
L亮为 1，使灯 L灭为 0。
A B C D L
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
DA B CDCABCDBADCBA
B C DADCBADCBADCBAL
DCBA
BADCBADC
DCABDCBA
DCBADCBAL
)()()()(
)()(
)()(
② 由真值表写表达式
① 分析题意,写出真值表
③ 化简函数 表达式
④ 画逻辑图练习 1 设有甲乙丙三人进行表决，若有两人以上（包括两人）
同意，则通过表决，用 ABC代表甲乙丙，用 L表示表决结果。
试写出真值表，逻辑表达式，并画出用与非门构成的逻辑图。
解：
BCAABCCABCBAL
ABC L
000 0
001 0
010 0
011 1
100 0
101 1
110 1
111 1
② 由真值表写表达式
① 分析题意,写出真值表
③ 化简函数 表达式用 1表示同意,0表示反对或弃权。可列出真值表如下：
BCABAC
BCABAC
BCABAC
BCAABCCABCBAL
④ 画逻辑图三个工厂由甲,乙两个变电站供电 。 若一个工厂用电,
由甲变电站供电；若两个工厂用电,由乙变电站供电；若三个工厂同时用电,则由甲,乙两个变电站同时供电 。 设计一个供电控制电路,用与非门构成 。
练习 2
解,设 三个工厂用 A,B,C表示，用电为 1，不用电为 0。两个变电站用 M（甲）,N（乙）控制，供电为 1，不供电为 0。
A B C M N
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
A B CCABCBABCAN
A B CCBACBACBAM
化成与非门形式
ABBCAC
A BCCBACBACBAM
ABCCBACBACBA
ABBCACABBCACN
② 由真值表写表达式
① 分析题意,写出真值表
③ 化简函数 表达式
④ 画逻辑图
10.2.2 组合逻辑电路设计实例
1,设计 优先 编码器设计要求：将 Y0~Y9十个信号编成二进制代码 。 其中 Y9的优先级别最高,Y0最低 。 当有几个信号同时出现在输入端时,要求只对优先级别最高的信号进行编码,且输入输出都是低电平有效 。
◆ 分析要求,Y0~Y9共 10个信号，根据公式
2n≥N=10，取 n=4
即取 4位二进制码进行编码。根据设计要求，优先级别高的排斥优先级别低的，当输入端有几个信号同时存在时，优先级别低的信号无论电平高低，对输出均无影响。
输 入 输 出
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 0×
1 1 1 1 1 1 1 0××
1 1 1 1 1 1 0×××
1 1 1 1 1 0××××
1 1 1 1 0×××××
1 1 1 0××××××
1 1 0 ×××××××
1 0 × × × × × × × ×
0 ×××××××××
1 1 1 1
1 1 1 0
1 1 0 1
1 1 0 0
1 0 1 1
1 0 1 0
1 0 0 1
1 0 0 0
0 1 1 1
0 1 1 0
0123456789 YYYYYYYYYY ABCD
被排斥的量用,×,
号表示。优先级别高的排斥优先级别低的。
输出 4位二进制码用
DCBA表示，它们共有 16种组合，用来对
Y0~Y9进行编码的方案很多，我们采用其中一种方案。可得到真值表。
① 分析题意,写出真值表
89899 YYYYYD 89 YYD
456789567896789789 YYYYYYYYYYYYYYYYYYC
489589689789 YYYYYYYYYYYY
489589689789 YYYYYYYYYYYYC
2345678934567896789789 YYYYYYYYYYYYYYYYYYYYYYB
2458934589689789 YYYYYYYYYYYYYYYY
2458934589689789 YYYYYYYYYYYYYYYYB
1234567893456789567897899 YYYYYYYYYYYYYYYYYYYYYYYYYA
124683468568789 YYYYYYYYYYYYYYYA
② 由真值表写表达式 ③ 化简函数 表达式如果同时输入为低电平 0时，
则输出
=0110
即对 进行编码 ;
如果均为高电平时，则输出全为高电平，此时为隐含着的对 的编码。 0Y
90 ~YY
90 ~YY
9Y
ABCD
ABCD
验 证④ 画逻辑图
2,设计加法器设计要求：设计一个四位二进制数的加法器要设计一个四位二进制数加法器,我们首先要弄清楚一位二进制数如何相加 。 一位二进制数相加不仅要考虑本位的加数与被加数,还要考虑低位的进位信号,而输出为本位和及向高位的进位信号,这就是通常所说的全加器 。 由于一位全加器是构成多位加法器的基础,故先设计一位的全加器 。
假设一位全加器的加数,被加数和低位的进位信号分别为 Ai,Bi和 Ci-1,输出本位和 Si及向高位的进位信号 Ci,可得真值表表 10.6。
输 入 输 出
Ai Bi Ci-1 Si Ci
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
② 由真值表写表达式
① 分析题意,写出真值表
1iii1iii1iii1iiii CBACBACBACBAS
1iii1iii1iii1iiii CBACBACBACBAS
1iii
1iii1iii )()(
CBA
CBACBA
1ii1iiii
1iii1iii1iii1iiii
CBCABA
CBACBACBACBAC
③ 化简函数 表达式
④ 画逻辑图
CICO COCICICI CO CO
Ai 1 1 0 1
Bi 1 0 1 1
Si 1 0 0 0
10.3 常用组合集成电路简介类 型 型 号 功 能码制转换器
74184
74185
BCD码 -二进制码转换器二进制码 -BCD码转换器数据选择器
74150
74151
74153 74LS153
74157
74253 74LS253
74353 74LS353
74351
16选 1数据选择器（有选通输入，反码输出）
8选 1数据选择器（有选通输入，互补输出）
双 4选 1数据选择器（有选通输入）
四 2选 1数据选择器（有公共选通输入）
双 4选 1数据选择器（三态输出）
双 4选 1数据选择器（三态输出，反码）
双 8选 1数据选择器（三态输出）
比较器
7485 74LS85
74LS686
74LS687
74688 74LS688
74689
4位幅度比较器
8位数值比较器
8位数值比较器（ OC）
8位数值比较器 /等值检测器
8位数值比较器 /等制检测器（ OC）
运算器 74283 74LS283 4位二进制超前进位全加器
P196
10.6
10.8 10.9 10.10
作 业
◆ 根据逻辑功能的不同特点，常把数字电路分成组合逻辑电路 （简称组合电路）和时序逻辑电路 （简称时序电路）两大类。
◆ 组合电路逻辑功能表示方法：
通常有逻辑函数 表达式,真值表 （或功能表）,逻辑图,
卡诺图,波形图 等五种。
◆ 适用于比较 简单 的电路，分析步骤为：
（ 1） 写出逻辑函数表达式 ；
（ 2）简化逻辑函数或者列真值表；
（ 3）描述电路逻辑功能。
10.1.2 组合逻辑电路的 分析 方法功能
◆ 较 复杂 或无法得到逻辑图的电路,搭接实验电路 ；
例题 1 分析图下图所示电路。
解,◆ 由图写出逻辑函数表达式，并进行化简
cddcdcabbabaG
dcba
dcdcbaba
dcddccbabbaa
① 写出函数表达式
② 由表达式求出真值表输 入 输 出
a b c d G
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
0
1
1
0
1
0
0
1
输 入 输 出
a b c d G
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
1
0
0
1
0
1
1
0
③ 由真值表分析 电路功能当 a,b,c,d中有奇数个 1时,G为 1；反之 G为 0。
F=G ⊙ dcba
由图（ b）所示电路可写出可见,这是一个奇偶校验监测器这是一个奇偶校验位产生电路分析图 10.2所示电路的逻辑功能例题 2
解：
B2A210120 GGGAAAY?
B2A210121 GGGAAAY?
B2A210122 GGGAAAY?
B2A210123 GGGAAAY?
B2A210124 GGGAAAY?
B2A210125 GGGAAAY?
B2A210126 GGGAAAY?
B2A210127 GGGAAAY?
由表达式可见，当 G1为 0时，无论其它输入信号为什么状态,均为 1，同理 和 只要有一个为 1时,也为 1。通常用式来表示 和 的某些状态。
70 ~YY
A2G B2G70 ~YY
A2G B2G
B2A22 GGG
① 写出函数表达式
② 由表达式求出真值表表 10.2 真值表输 入 输 出
× 1
0 ×
1 0
1 0
1 0
1 0
1 0
1 0
1 0
1 0
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
1G 2G 012 AAA 76543210 YYYYYYYY
1G 2G
由真值表 10.2可以看出，
当 为 1,为 0时,3位二进制输入信号 的 8种取值组合分别对应着中的一个确定的输出信号。如当 =000时，输出信号,而 均为
1；当 =111时，
而 均为 1。
因此，该电路是一个 3-8线二进制译码器。它是第 4章中讨论过的 74LS138的内部电路。
012 AAA
70 ~YY
012 AAA
07?Y
00?Y 70 ~YY
012 AAA
60 ~YY
③ 由真值表分析 电路功能分析图 10.3所示电路的逻辑功能例题 3
解
30122012
10120012(
DAAADAAA
DAAADAAASZ
)70126012
50124012
DAAADAAA
DAAADAAA
Y= EN
① 写出函数表达式输 入 输 出使能端 地址 输入数据
S Y
1
0
0
0
0
0
0
0
0
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
× × × × × × × ×
D0 × × × × × × ×
× D1 × × × × × ×
× × D2 × × × × ×
× × × D3 × × × ×
× × × × D4 × × ×
× × × × × D5 × ×
× × × × × × D6 ×
× × × × × × × D7
0
D0
D1
D2
D3
D4
D5
D6
D7
012 AAA
（ 3）逻辑功能由真值表 可以看出,EN是选通端,对数据通行进行控制 。 当
EN=0时,根据不同 的 地 址 码
A2A1A0 选 通 相 应的通道,且仅选通一路 。
可见该电路是一个 多路选择器（也称为数据选择器） 。实现的功能是从多个输入信号中选择一个信号输出，或者将并行输入转换为串行输出。
EN
76543210 DDDDDDDD Y
② 由表达式求出真值表
◆ 多路选择器应用举例,实现逻辑函数
DCABDCABDCBADCBADCBADCBACDBADCBAY
F 是一个四变量函数，所以要用具有三个地址输入端的选择器，即用 8选 1的多路选择器实现。假设用 74LS151，在 3个地址输入端 A2,A1,A0分别输入 A,B,C这 3个变量。比较上述表达式可知
DD?0 DD?1 12 DDD 03?D
DD?4 DD?5 16 DDD 07?D
用多路选择器实现逻辑函数 F如图所示。
图 10.3（ c）
10.2 组合逻辑电路的设计
1.分析 2.真值表 3.化简 4.逻辑图
(1)分析要求,列真值表
(2)由真值表写表达式
(3)化简
(4)画逻辑图例 1(10.4) 某设备有开关 A,B,C,要求：只有开关 A接通的条件下,开关 B才能接通；开关 C只有在开关 B 接通的条件下才能接通 。 违反这一规程,则发出报警信号 。 设计一个由与非门组成的能实现这一功能的报警控制电路 。
解,◆ 由题意可知，该报警电路的输入变量是三个开关 A,B,C 的状态，设开关接通用 1表示，开关断开用 0表示；设该电路的输出报警信号为 F,F 为 1表示报警,F
为 0表示不报警。
A B C F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
1
0
1
0
0
① 分析题意,写出真值表
② 由真值表写表达式
CBABCACBACBAF
CBBACBBAF
③ 化简函数 表达式
CBABCACBACBAF
④ 画逻辑图设计一个路灯的控制电路（一盏灯），要求在四个不同地方都能独立控制灯的亮灭。用最简的电路实现例 2
解,
设四个控制开关为 A,B,C,D，开关动作使灯
L亮为 1，使灯 L灭为 0。
A B C D L
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
DA B CDCABCDBADCBA
B C DADCBADCBADCBAL
DCBA
BADCBADC
DCABDCBA
DCBADCBAL
)()()()(
)()(
)()(
② 由真值表写表达式
① 分析题意,写出真值表
③ 化简函数 表达式
④ 画逻辑图练习 1 设有甲乙丙三人进行表决，若有两人以上（包括两人）
同意，则通过表决，用 ABC代表甲乙丙，用 L表示表决结果。
试写出真值表，逻辑表达式，并画出用与非门构成的逻辑图。
解：
BCAABCCABCBAL
ABC L
000 0
001 0
010 0
011 1
100 0
101 1
110 1
111 1
② 由真值表写表达式
① 分析题意,写出真值表
③ 化简函数 表达式用 1表示同意,0表示反对或弃权。可列出真值表如下：
BCABAC
BCABAC
BCABAC
BCAABCCABCBAL
④ 画逻辑图三个工厂由甲,乙两个变电站供电 。 若一个工厂用电,
由甲变电站供电；若两个工厂用电,由乙变电站供电；若三个工厂同时用电,则由甲,乙两个变电站同时供电 。 设计一个供电控制电路,用与非门构成 。
练习 2
解,设 三个工厂用 A,B,C表示，用电为 1，不用电为 0。两个变电站用 M（甲）,N（乙）控制，供电为 1，不供电为 0。
A B C M N
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
A B CCABCBABCAN
A B CCBACBACBAM
化成与非门形式
ABBCAC
A BCCBACBACBAM
ABCCBACBACBA
ABBCACABBCACN
② 由真值表写表达式
① 分析题意,写出真值表
③ 化简函数 表达式
④ 画逻辑图
10.2.2 组合逻辑电路设计实例
1,设计 优先 编码器设计要求：将 Y0~Y9十个信号编成二进制代码 。 其中 Y9的优先级别最高,Y0最低 。 当有几个信号同时出现在输入端时,要求只对优先级别最高的信号进行编码,且输入输出都是低电平有效 。
◆ 分析要求,Y0~Y9共 10个信号，根据公式
2n≥N=10，取 n=4
即取 4位二进制码进行编码。根据设计要求，优先级别高的排斥优先级别低的，当输入端有几个信号同时存在时，优先级别低的信号无论电平高低，对输出均无影响。
输 入 输 出
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 0×
1 1 1 1 1 1 1 0××
1 1 1 1 1 1 0×××
1 1 1 1 1 0××××
1 1 1 1 0×××××
1 1 1 0××××××
1 1 0 ×××××××
1 0 × × × × × × × ×
0 ×××××××××
1 1 1 1
1 1 1 0
1 1 0 1
1 1 0 0
1 0 1 1
1 0 1 0
1 0 0 1
1 0 0 0
0 1 1 1
0 1 1 0
0123456789 YYYYYYYYYY ABCD
被排斥的量用,×,
号表示。优先级别高的排斥优先级别低的。
输出 4位二进制码用
DCBA表示，它们共有 16种组合，用来对
Y0~Y9进行编码的方案很多，我们采用其中一种方案。可得到真值表。
① 分析题意,写出真值表
89899 YYYYYD 89 YYD
456789567896789789 YYYYYYYYYYYYYYYYYYC
489589689789 YYYYYYYYYYYY
489589689789 YYYYYYYYYYYYC
2345678934567896789789 YYYYYYYYYYYYYYYYYYYYYYB
2458934589689789 YYYYYYYYYYYYYYYY
2458934589689789 YYYYYYYYYYYYYYYYB
1234567893456789567897899 YYYYYYYYYYYYYYYYYYYYYYYYYA
124683468568789 YYYYYYYYYYYYYYYA
② 由真值表写表达式 ③ 化简函数 表达式如果同时输入为低电平 0时，
则输出
=0110
即对 进行编码 ;
如果均为高电平时，则输出全为高电平，此时为隐含着的对 的编码。 0Y
90 ~YY
90 ~YY
9Y
ABCD
ABCD
验 证④ 画逻辑图
2,设计加法器设计要求：设计一个四位二进制数的加法器要设计一个四位二进制数加法器,我们首先要弄清楚一位二进制数如何相加 。 一位二进制数相加不仅要考虑本位的加数与被加数,还要考虑低位的进位信号,而输出为本位和及向高位的进位信号,这就是通常所说的全加器 。 由于一位全加器是构成多位加法器的基础,故先设计一位的全加器 。
假设一位全加器的加数,被加数和低位的进位信号分别为 Ai,Bi和 Ci-1,输出本位和 Si及向高位的进位信号 Ci,可得真值表表 10.6。
输 入 输 出
Ai Bi Ci-1 Si Ci
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
② 由真值表写表达式
① 分析题意,写出真值表
1iii1iii1iii1iiii CBACBACBACBAS
1iii1iii1iii1iiii CBACBACBACBAS
1iii
1iii1iii )()(
CBA
CBACBA
1ii1iiii
1iii1iii1iii1iiii
CBCABA
CBACBACBACBAC
③ 化简函数 表达式
④ 画逻辑图
CICO COCICICI CO CO
Ai 1 1 0 1
Bi 1 0 1 1
Si 1 0 0 0
10.3 常用组合集成电路简介类 型 型 号 功 能码制转换器
74184
74185
BCD码 -二进制码转换器二进制码 -BCD码转换器数据选择器
74150
74151
74153 74LS153
74157
74253 74LS253
74353 74LS353
74351
16选 1数据选择器（有选通输入，反码输出）
8选 1数据选择器（有选通输入，互补输出）
双 4选 1数据选择器（有选通输入）
四 2选 1数据选择器（有公共选通输入）
双 4选 1数据选择器（三态输出）
双 4选 1数据选择器（三态输出，反码）
双 8选 1数据选择器（三态输出）
比较器
7485 74LS85
74LS686
74LS687
74688 74LS688
74689
4位幅度比较器
8位数值比较器
8位数值比较器（ OC）
8位数值比较器 /等值检测器
8位数值比较器 /等制检测器（ OC）
运算器 74283 74LS283 4位二进制超前进位全加器
P196
10.6
10.8 10.9 10.10
作 业
