一、二极管与门和或门电路
1,与门电路第二章 逻辑门电路
2.1 基本逻辑门电路
LA
B
+V
D
D
3k Ω
（ + 5V ）
R
CC
2
1
&A
B
L = A ·B
2．或门电路
A
B
L
D
D
1
2
R
3k Ω
A
B
L = A + B
≥1
二、三极管非门电路
+V
A
L
T1
2
3
R
R b
CC
C
（ + 5V ）
A L = A L = AA1 1
二极管与门和或门电路的缺点：
（ 1） 在多个门串接使用时,会出现低电平偏离标准数值的情况 。
（ 2） 负载能力差
0V
5V
+V +V
L
5V
D
DD
D
3k Ω
（ + 5 V ）
R
CC
2
1 1
CC
R
2
（ + 5 V ）
0,7 V 1,4 V
3k Ω
解决办法：
将二极管与门 （ 或门 ） 电路和三极管非门电路组合起来 。
LA
B
+V
D
D
3k Ω
（ + 5V ）
R
CC
2
1
+V
A
L
T1
2
3
R
R b
CC
C
（ + 5V ）
CBAL
三,DTL与非门电路工作原理：
（ 1） 当 A,B,C全接为高电平 5V时,二极管 D1～ D3都截止,而 D4、
D5和 T导通,且 T为 饱和 导通,VL=0.3V,即输出低电平 。
（ 2） A,B,C中只要有一个为低电平 0.3V时,则 VP≈1V,从而使 D4、
D5和 T都截止,VL=VCC=5V,即输出高电平 。
所以该电路满足与非逻辑关系,即：
A
B
C
L
+V
D
D
D
1
2
3DD
1
R
2
3
CC （ + 5V ）
R1
Rc
T
4 5
P
3k Ω 1k Ω
4.7k Ω
2.2 TTL逻辑门电路一,TTL与非门的基本结构及工作原理
1,TTL与非门的基本结构
B
A
C
+V
R
P
CC （ + 5V ）
P
P
PN
N
N
N
+V
1
3
（ + 5V ）CC
A
B
C
T
b1
R
1
+V
V
1
2
3
1
2
3
D
1
2
3
1
3
CC （ + 5V ）
R
130 Ω
A
B
C
T
T
T
R
T
4k Ω
R
b1
1
2
4
3
c2 c4
R
e2
o
V
V
c2
e2
输入级 中间级 输出级
1.6k Ω
1k Ω
2,TTL与非门的逻辑关系
（ 1） 输入全为高电平 3.6V时 。
T2,T3导通,VB1=0.7× 3=2.1（ V ）,
由于 T3饱和导通,输出电压为,VO=VCES3≈ 0.3V
这时 T2也饱和导通,
故有 VC2=VE2+ VCE2=1V。
使 T4和二极管 D都截止 。
实现了与非门的逻辑功能之一：
输入全为高电平时,
输出为低电平 。
+V
V
3.6V
1
3 1
2
3
1
2
3
1
2
3
D
（ + 5V ）CC
R
A
C
B
T
T
T
R
T
1K
R
b1
1
2
4
3
c2 c4
e2
R
o
2.1V
1.4V
0.7V
1V
0.3V
倒置状态饱和饱和截止截止
4k Ω
1.6k Ω 130 Ω
CBAL
该发射结导通,VB1=1V。 所以 T2,T3都截止 。 由于 T2截止,流过 RC2的电流较小,可以忽略,所以 VB4≈ VCC=5V,使 T4和 D导通,则有：
VO≈ VCC-VBE4-VD=5-0.7-0.7=3.6（ V）
实现了与非门的逻辑功能的另一方面：
输入有低电平时,输出为高电平 。
综合上述两种情况,
该电路满足与非的逻辑功能,即：
+V
V
0.3V
3.6V
1
3
1
2
3
1
2
3
1
2
3
D
R
o
130 Ω
1
c2 c4
3
B
A
CC
T
2
R
C
R
R
T
4
b1
T
T
4k Ω
e2
1V
5V
3.6V
饱和截止截止导通导通
4.3V
1.6k Ω
1k Ω
（ 2） 输入有低电平 0.3V 时 。
二,TTL与非门的开关速度
1,TTL与非门提高工作速度的原理
（ 1）采用多发射极三极管加快了存储电荷的消散过程。
+V
0.3V
3.6V
V
1
2
3
1
3 1
2
3
R
1
c2
3
B
A
CC
T
2
R
C
R
T
b1
T
e2
1V
1.4V
0.7V
β
i
B1
i
B1
o
4k Ω
1.6k Ω
1k Ω
（ 2） 采用了推拉式输出级,输出阻抗比较小,可迅速给负载电容充放电 。
+V
V
+V
V
1
2
3
1
2
3
D
1
2
3
1
2
3
D
（ + 5V ）CC
c4
o
截止
T
3
T
4
导通导通
R
充电
C
L
c4
CC （ + 5V ）
o
导通
3
T
4
T
截止截止
R
放电
C
L
（a） （b）
2
PH LPLHpd ttt
2,TTL与非门传输延迟时间 tpd
导通延迟时间 tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间 。
截止延迟时间 tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。
与非门的传输延迟时间 tpd是 tPHL和 tPLH的平均值 。 即一般 TTL与非门传输延迟时间 tpd的值为几纳秒～十几个纳秒。
三,TTL与非门的电压传输特性及抗干扰能力
1．电压传输特性曲线,Vo=f（ Vi）
（ 1） 输出高电平电压 VOH——在正逻辑体制中代表逻辑,1”的输出电压 。
VOH的理论值为 3.6V,产品规定输出高电压的最小值 VOH（ min） =2.4V。
（ 2） 输出低电平电压 VOL——在正逻辑体制中代表逻辑,0”的输出电压 。
VOL的理论值为 0.3V,产品规定输出低电压的最大值 VOL（ max） =0.4V。
（ 3） 关门电平电压 VOFF——是指输出电压下降到 VOH（ min） 时对应的输入电压 。
即 输入低电压的最大值 。 在产品手册中常称为 输入低电平电压,用 VIL
（ max） 表示 。 产品规定 VIL（ max） =0.8V。
（ 4） 开门电平电压 VON——是指输出电压下降到 VOL（ max） 时对应的输入电压 。
即 输入高电压的最小值 。 在产品手册中常称为 输入高电平电压,用 VIH
（ min） 表示 。 产品规定 VIH（ min） =2V。
（ 5） 阈值电压 Vth——电压传输特性的过渡区所对应的输入电压,即决定电路截止和导通的分界线,也是决定输出高,低电压的分界线 。
近似地,Vth≈ VOFF≈ VON
即 Vi＜ Vth,与非门关门,输出高电平；
Vi＞ Vth,与非门开门,输出低电平 。
Vth又常被形象化地称为 门槛电压 。 Vth的值为 1.3V～ 1.４ V。
2．几个重要参数低电平噪声容限 VNL＝ VOFF-VOL（ max） ＝ 0.8V-0.4V＝ 0.4V
高电平噪声容限 VNH＝ VOH（ min） -VON＝ 2.4V-2.0V＝ 0.4V
TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，
称为 噪声容限 。
3．抗干扰能力
( m A )14 15
1b
1BCCIL R VVI
四,TTL与非门的带负载能力
1．输入低电平电流 IIL与输入高电平电流 IIH
（ 1） 输入低电平电流 IIL—— 是指当门电路的输入端接低电平时，从门电路输入端流出的电流。
可以算出：
产品规定 IIL＜ 1.6mA。
& oV
&
&
&
G
0
G
1
G
2
G n0,3 V
+V
1
3
b1
B1
T
R
1
i
CC
4K
1V
IL
I
（ 2） 输入高电平电流 IIH—— 是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。
① 寄生三极管效应：如图（ a）所示。
这时 IIH=βPIB1,βP为寄生三极管的电流放大系数。
由于 βp和 βi的值都远小于 1，
所以 IIH的数值比较小，产品规定,IIH＜ 40uA。
② 倒置的放大状态：如图（ b）所示。这时 IIH=βiIB1,βi为倒置放大的电流放大系数。
（ 1）灌电流负载
IL
OLOL IIN?
2．带负载能力当驱动门输出低电平时，电流从负载门灌入驱动门。
当负载门的个数增加,灌电流增大,会使 T3脱离饱和,输出低电平升高 。 因此,把允许灌入输出端的电流定义为 输出低电平电流 IOL,产品规定
IOL=16mA。 由此可得出,
NOL称为输出低电平时的扇出系数 。
+V
+V
1
3
D
1
2
3
1
2
3
1
3
截止
3
饱和
CC （ + 5 V ）
T
T
R
截止
4
c4
R
CC
4K
b1 b1
4K
R
输出低电平
I
IL I IL
I
OL C3
I=
IH
OHOH IIN?
（ 2）拉电流负载。
NOH称为 输出高电平时的扇出系数 。
产品规定 IOH=0.4mA。由此可得出：
当驱动门输出高电平时,
电流从驱动门拉出,流至负载门的输入端 。
拉电流增大时,RC4上的压降增大,会使输出高电平降低 。 因此,把允许拉出输出端的电流定义为 输出高电平电流 IOH。
一般 NOL≠ NOH,常取两者中的较小值作为门电路的扇出系数,用 NO表示 。
+V
+V
1
2
3
1
3
1
2
3
1
3
D
R
CC
R
3
导通
b1
4K
截止
T
（ + 5 V ）
b1
T
c4
R
4
CC
4K
导通输出高电平
I
IH
I
IH
OH E4
=I I
五,TTL与非门举例 ——7400
7400是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。 引脚排列图如图所示 。
六,TTL门电路的其他类型
1,非门
L
+V
1
2
3
1
2
3
D
1
2
3
1
3
A
T
T
T
1
2
3
R
e2
1
A L = A
( a )
( b)
R
c2
R
CC
R
T
c4
b1
4
2．或非门
L
+V
1
2
3
1
2
3
D
1
3
1
2
3
1
2
3
1
3
A
L = A + B
( a ) ( b )
CC
4
T
R
3
T
T
1A
T
2A
T
1B
T
2B
R
1BR
1A
R 2
R
4
3
A B
B
≥1
3．与或非门
+V
L
1
2
3
1
2
3
1
3
D
1
31
2
3
1
2
3
CC
4
T
R
3
T
1A
T
2A
T
1B
T
2B
T
R
1BR
1A
R 2
4
R
3
A B
1 1
A
2
B
2
在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，
称为 线与 。 普通的 TTL门电路不能进行线与 。
为此,专门生产了一种可以进行线与的门电路 —— 集电极开路门。
4,集电极开路门 （ OC门 ）
+V
L
1
2
3
1
2
3
1
3
CC （ + 5V ）
A
B
T
T
R
T
1,6K
4K
1K
R
b1
1
2
3
c2
R
e2
A L
B
&
（ 1） 实现线与 。
电路如右图所示,逻辑关系为,
OC门主要有以下几方面的应用：
（ 2） 实现电平转换 。
如图示,可使输出高电平变为 10V。
（ 3） 用做驱动器 。
如图是用来驱动发光二极管的电路 。
+V
B
A &
D
C &
P
R
CC
L
L
L
1
2
+ 1 0 V
&
O
V
+ 5V
&
270 Ω
（ 1） 当输出高电平时，
RP不能太大。 RP为最大值时要保证输出电压为 VOH（ min）,
由
OC门进行线与时,外接上拉电阻 RP的选择：
得：
+V
&
&
R
CC
P
……
V
OH
I
IH
I
IH
I
IH
n
m
&
&
……
得：
（ 2） 当输出低电平时,
RP不能太小 。 RP为最小值时要保证输出电压为 VOL（ max）,
由所以：
RP（ min） ＜ RP＜ RP（ max）
+V
&
&
R
P
CC
……
OL
V
I
IL
IL
I
n
……
&
m
&
I
OL
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时,G输出为 1,D1截止,相当于一个正常的二输入端与非门,
称为正常工作状态 。
当 EN=1时,G输出为 0,T4,T3都截止 。 这时从输出端 L看进去,呈现高阻,称为高阻态,或禁止态 。
5,三态输出门
+V
L
1
2
3
1
2
3
D
1
2
3
D
1
3
A
B
T 1
b1
R
3
T
R
4
CC
T
T
c2
R
2
V
R
c2
e2
c4
p
EN
1
1
G
& △
EN
A
B L
& △
EN
A
B L
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线,
实现信号的分时单向传送,
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用
A
EN
&
B
A
EN
&
B
A
EN
&
B
EN
EN
EN
1
1
1
2
2
2
3
3
3
总线
△
△
△
G 1
G 2
G 3
EN
1 △
总线
D
D
I
O
1
△
EN
/ID D
O
G
G
1
2
EN
5,74LS系列 ——为低功耗肖特基系列 。
6,74AS系列 ——为先进肖特基系列,
它是 74S系列的后继产品 。
7,74ALS系列 ——为先进低功耗肖特基系列,
是 74LS系列的后继产品 。
七,TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品,属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列,又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列,进一步提高了速度 。 如图示 。
所以输出为低电平 。
一,NMOS门电路
1,NMOS非门
2.3 MOS逻辑门电路逻辑关系,（ 设两管的开启电压为 VT1=VT2=4V,且 gm1＞＞ gm2 ）
（ 1） 当输入 Vi为高电平 8V时,T1导通,T2也导通 。 因为 gm1＞＞ gm2，
所以两管的导通电阻 RDS1＜＜ RDS2,输出电压为：
V
V
V
T
T
DD
2
1
( + 12 V )
i
o
V
V
V
1
DD
2
T
( + 12 V )
T
i
o
V
V
D S 2
D S 1
R
( 1 0 0 ～2 0 0 k Ω )
DD ( + 1 2 V )
R
( 3 ～1 0 k Ω )
o
（ 2） 当输入 Vi为低电平 0V时,
T1截止,T2导通 。 所以输出电压为 VOH=VDD-VT=8V,即输出为高电平 。
所以电路实现了非逻辑 。
2,NMOS门电路
（ 1） 与非门 （ 2） 或非门
A
L =A B
V
B
1
T
DD
3
T
( + 1 2 V )
T
2
B
V
L = A + B
A
DD ( + 12 V )
3
T
2
TT
1
1,逻辑关系：
（ 设 VDD＞ （ VTN+|VTP|）,且 VTN=|VTP|）
（ 1） 当 Vi=0V时,TN截止,TP导通 。 输出 VO≈ VDD。
（ 2） 当 Vi=VDD时,TN导通,TP截止,输出 VO≈ 0V。
二,CMOS非门
CMOS逻辑门电路是由 N沟道 MOSFET和 P沟道 MOSFET互补而成 。
V
V
V
V
V
V
DD
T
P
T
N
DD
T
P
T
N
( a ) ( b)
i i
o o
（ 1） 当 Vi＜ 2V,TN截止,TP导通,输出 Vo≈ VDD=10V。
（ 2） 当 2V＜ Vi＜ 5V,TN工作在饱和区,TP工作在可变电阻区 。
（ 3） 当 Vi=5V,两管都工作在饱和区,
Vo=（ VDD/2） =5V。
（ 4） 当 5V＜ Vi＜ 8V，
TP工作在饱和区,
TN工作在可变电阻区 。
（ 5） 当 Vi＞ 8V,TP截止,
TN导通,输出 Vo=0V。
可见：
CMOS门电路的阈值电压
Vth=VDD/2
2,电压传输特性,（ 设,VDD=10V,VTN=|VTP|=2V）
3,工作速度由于 CMOS非门电路工作时总有一个管子导通,所以当带电容负载时,给电容充电和放电都比较快 。 CMOS非门的平均传输延迟时间约为 10ns。
V
V
V V
V
V
C C
DD
( a )
P
T
T
N
导通截止
DD
P
T
N
T
截止导通
( b )
i =0 i =1
O
=1 O =0
L L
（ 2） 或非门三,其他的 CMOS门电路
1,CMOS与非门和或非门电路
（ 1） 与非门
L
V
A
B
DD
T
P1
T
N1
T
N2
P2
T
L
V
A
B
P1
T
DD
T
N2
P2
T
N1
T
（ 3）带缓冲级的门电路为了稳定输出高低电平,可在输入输出端分别加反相器作缓冲级 。 下图所示为带缓冲级的二输入端与非门电路 。
L=
BABA
A
B
L
V
8
T
6
T
T
7
1
4
T
3
T
10
T
9
T
DD
T
2
T
5
T
BAX
BABABABABAXBAL
后级为与或非门,经过逻辑变换,可得：
2,CMOS异或门电路由两级组成，前级为或非门，输出为
V
L = A
A
B
DD
X
B+
当 EN=1时,TP2和 TN2同时截止,输出为 高阻状态 。
所以,这是一个低电平有效的三态门 。
AL?
3,CMOS三态门工作原理：
当 EN=0时,TP2和 TN2同时导通,为 正常的非门，输出
L
V
A
EN
DD
P2
T
P1
T
T
N2
N1
T
1
1
△
EN
A
L
4,CMOS传输门工作原理,（ 设两管的开启电压 VTN=|VTP|）
（ 1） 当 C接高电平 VDD,接低电平 0V时,若 Vi在 0V～ VDD的范围变化,
至少有一管导通,相当于一闭合开关,将输入传到输出,即 Vo=Vi。
（ 2） 当 C接低电平 0V,接高电平 VDD,Vi在 0V～ VDD的范围变化时,
TN和 TP都截止,输出呈高阻状态,相当于开关断开 。
C
C
VV
C
C
V
0V
DD
T
N
T
P
i
/ V o
o
/ V i
C
C
TGV
i
/ V o V o V/ i
1,CMOS逻辑门电路的系列
（ 1） 基本的 CMOS——4000系列 。
（ 2） 高速的 CMOS——HC系列 。
（ 3） 与 TTL兼容的高速 CMOS——HCT系列 。
2,CMOS逻辑门电路主要参数的特点
（ 1） VOH（ min） =0.9VDD； VOL（ max） =0.01VDD。
所以 CMOS门电路的逻辑摆幅 （ 即高低电平之差 ） 较大 。
（ 2） 阈值电压 Vth约为 VDD/2。
（ 3） CMOS非门的关门电平 VOFF为 0.45VDD,开门电平 VON为 0.55VDD。
因此,其高,低电平噪声容限均达 0.45VDD。
（ 4） CMOS电路的功耗很小,一般小于 1mW/门；
（ 5） 因 CMOS电路有极高的输入阻抗,故其扇出系数很大,可达 50。
四,CMOS逻辑门电路的系列及主要参数一,TTL与 CMOS器件之间的接口问题两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：
驱动门的 VOH（ min） ≥ 负载门的 VIH（ min）
驱动门的 VOL（ max） ≤ 负载门的 VIL（ max）
驱动门的 IOH（ max） ≥ 负载门的 IIH（总）
驱动门的 IOL（ max） ≥ 负载门的 IIL（总）
2.4 集成逻辑门电路的应用
（ b） 用 TTL门电路驱动 5V低电流继电器,其中二极管 D作保护,用以防止过电压 。
二,TTL和 CMOS电路带负载时的接口问题
1,对于电流较小、电平能够匹配的负载可以直接驱动。
（ a）用 TTL门电路驱动发光二极管 LED，这时只要在电路中串接一个约几百 W的限流电阻即可。
V
B
&A
CC
（5 V ）
360 Ω
LED
V （5 V ）
A
B
CC
&
继电器
D
2,带大电流负载
（ a）可将同一芯片上的多个门并联作为驱动器，如图（ a）所示。
（ b）也可在门电路输出端接三极管，以提高负载能力，如图（ b）所示。
V
A
&
B
&
（a）
CC
继电器
D
V
1
2
3
（b ）
A
B
CC
&
负载
（ 2） 对于或非门及或门,多余输入端应接 低电平,比如直接接地；也可以与有用的输入端并联使用 。
三,多余输入端的处理
（ 1）对于与非门及与门，多余输入端应接 高电平,比如直接接电源正端
，或通过一个上拉电阻（ 1～ 3kW
）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。
V
&
CC
B
A
&
A
B
（a ） （b ）
≥1A
B
B
A
（a ） （b ）
≥1
3,一端消去或加上小圆圈,同时将相应变量取反,其逻辑关系不变 。
2,任一条线一端上的小圆圈移到另一端,其逻辑关系不变 。
2.5 混合逻辑中逻辑符号的变换
1．逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。
&
B
A
≥1C &
B
A
≥1C
L L
&
B
A
≥1C &
B
A
≥1C
L L
&
B
A L &
B
A
L B
&A
L
本章小结
1,最简单的门电路是二极管与门,或门和三极管非门 。 它们是集成逻辑门电路的基础 。
2,目前普遍使用的数字集成电路主要有两大类,一类由 NPN型三极管组成,简称 TTL集成电路；另一类由 MOSFET构成,简称 MOS集成电路 。
3,TTL集成逻辑门电路的输入级采用多发射极三级管,输出级采用达林顿结构,这不仅提高了门电路的开关速度,也使电路有较强的驱动负载的能力 。 在 TTL系列中,除了有实现各种基本逻辑功能的门电路以外,还有集电极开路门和三态门 。
4,MOS集成电路常用的是两种结构 。 一种是 NMOS门电路,另一类是
CMOS门电路 。 与 TTL门电路相比,它的优点是功耗低,扇出数大,噪声容限大,开关速度与 TTL接近,已成为数字集成电路的发展方向 。
5,为了更好地使用数字集成芯片,应熟悉 TTL和 CMOS各个系列产品的外部电气特性及主要参数,还应能正确处理多余输入端,能正确解决不同类型电路间的接口问题及抗干扰问题 。
1,与门电路第二章 逻辑门电路
2.1 基本逻辑门电路
LA
B
+V
D
D
3k Ω
（ + 5V ）
R
CC
2
1
&A
B
L = A ·B
2．或门电路
A
B
L
D
D
1
2
R
3k Ω
A
B
L = A + B
≥1
二、三极管非门电路
+V
A
L
T1
2
3
R
R b
CC
C
（ + 5V ）
A L = A L = AA1 1
二极管与门和或门电路的缺点：
（ 1） 在多个门串接使用时,会出现低电平偏离标准数值的情况 。
（ 2） 负载能力差
0V
5V
+V +V
L
5V
D
DD
D
3k Ω
（ + 5 V ）
R
CC
2
1 1
CC
R
2
（ + 5 V ）
0,7 V 1,4 V
3k Ω
解决办法：
将二极管与门 （ 或门 ） 电路和三极管非门电路组合起来 。
LA
B
+V
D
D
3k Ω
（ + 5V ）
R
CC
2
1
+V
A
L
T1
2
3
R
R b
CC
C
（ + 5V ）
CBAL
三,DTL与非门电路工作原理：
（ 1） 当 A,B,C全接为高电平 5V时,二极管 D1～ D3都截止,而 D4、
D5和 T导通,且 T为 饱和 导通,VL=0.3V,即输出低电平 。
（ 2） A,B,C中只要有一个为低电平 0.3V时,则 VP≈1V,从而使 D4、
D5和 T都截止,VL=VCC=5V,即输出高电平 。
所以该电路满足与非逻辑关系,即：
A
B
C
L
+V
D
D
D
1
2
3DD
1
R
2
3
CC （ + 5V ）
R1
Rc
T
4 5
P
3k Ω 1k Ω
4.7k Ω
2.2 TTL逻辑门电路一,TTL与非门的基本结构及工作原理
1,TTL与非门的基本结构
B
A
C
+V
R
P
CC （ + 5V ）
P
P
PN
N
N
N
+V
1
3
（ + 5V ）CC
A
B
C
T
b1
R
1
+V
V
1
2
3
1
2
3
D
1
2
3
1
3
CC （ + 5V ）
R
130 Ω
A
B
C
T
T
T
R
T
4k Ω
R
b1
1
2
4
3
c2 c4
R
e2
o
V
V
c2
e2
输入级 中间级 输出级
1.6k Ω
1k Ω
2,TTL与非门的逻辑关系
（ 1） 输入全为高电平 3.6V时 。
T2,T3导通,VB1=0.7× 3=2.1（ V ）,
由于 T3饱和导通,输出电压为,VO=VCES3≈ 0.3V
这时 T2也饱和导通,
故有 VC2=VE2+ VCE2=1V。
使 T4和二极管 D都截止 。
实现了与非门的逻辑功能之一：
输入全为高电平时,
输出为低电平 。
+V
V
3.6V
1
3 1
2
3
1
2
3
1
2
3
D
（ + 5V ）CC
R
A
C
B
T
T
T
R
T
1K
R
b1
1
2
4
3
c2 c4
e2
R
o
2.1V
1.4V
0.7V
1V
0.3V
倒置状态饱和饱和截止截止
4k Ω
1.6k Ω 130 Ω
CBAL
该发射结导通,VB1=1V。 所以 T2,T3都截止 。 由于 T2截止,流过 RC2的电流较小,可以忽略,所以 VB4≈ VCC=5V,使 T4和 D导通,则有：
VO≈ VCC-VBE4-VD=5-0.7-0.7=3.6（ V）
实现了与非门的逻辑功能的另一方面：
输入有低电平时,输出为高电平 。
综合上述两种情况,
该电路满足与非的逻辑功能,即：
+V
V
0.3V
3.6V
1
3
1
2
3
1
2
3
1
2
3
D
R
o
130 Ω
1
c2 c4
3
B
A
CC
T
2
R
C
R
R
T
4
b1
T
T
4k Ω
e2
1V
5V
3.6V
饱和截止截止导通导通
4.3V
1.6k Ω
1k Ω
（ 2） 输入有低电平 0.3V 时 。
二,TTL与非门的开关速度
1,TTL与非门提高工作速度的原理
（ 1）采用多发射极三极管加快了存储电荷的消散过程。
+V
0.3V
3.6V
V
1
2
3
1
3 1
2
3
R
1
c2
3
B
A
CC
T
2
R
C
R
T
b1
T
e2
1V
1.4V
0.7V
β
i
B1
i
B1
o
4k Ω
1.6k Ω
1k Ω
（ 2） 采用了推拉式输出级,输出阻抗比较小,可迅速给负载电容充放电 。
+V
V
+V
V
1
2
3
1
2
3
D
1
2
3
1
2
3
D
（ + 5V ）CC
c4
o
截止
T
3
T
4
导通导通
R
充电
C
L
c4
CC （ + 5V ）
o
导通
3
T
4
T
截止截止
R
放电
C
L
（a） （b）
2
PH LPLHpd ttt
2,TTL与非门传输延迟时间 tpd
导通延迟时间 tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间 。
截止延迟时间 tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。
与非门的传输延迟时间 tpd是 tPHL和 tPLH的平均值 。 即一般 TTL与非门传输延迟时间 tpd的值为几纳秒～十几个纳秒。
三,TTL与非门的电压传输特性及抗干扰能力
1．电压传输特性曲线,Vo=f（ Vi）
（ 1） 输出高电平电压 VOH——在正逻辑体制中代表逻辑,1”的输出电压 。
VOH的理论值为 3.6V,产品规定输出高电压的最小值 VOH（ min） =2.4V。
（ 2） 输出低电平电压 VOL——在正逻辑体制中代表逻辑,0”的输出电压 。
VOL的理论值为 0.3V,产品规定输出低电压的最大值 VOL（ max） =0.4V。
（ 3） 关门电平电压 VOFF——是指输出电压下降到 VOH（ min） 时对应的输入电压 。
即 输入低电压的最大值 。 在产品手册中常称为 输入低电平电压,用 VIL
（ max） 表示 。 产品规定 VIL（ max） =0.8V。
（ 4） 开门电平电压 VON——是指输出电压下降到 VOL（ max） 时对应的输入电压 。
即 输入高电压的最小值 。 在产品手册中常称为 输入高电平电压,用 VIH
（ min） 表示 。 产品规定 VIH（ min） =2V。
（ 5） 阈值电压 Vth——电压传输特性的过渡区所对应的输入电压,即决定电路截止和导通的分界线,也是决定输出高,低电压的分界线 。
近似地,Vth≈ VOFF≈ VON
即 Vi＜ Vth,与非门关门,输出高电平；
Vi＞ Vth,与非门开门,输出低电平 。
Vth又常被形象化地称为 门槛电压 。 Vth的值为 1.3V～ 1.４ V。
2．几个重要参数低电平噪声容限 VNL＝ VOFF-VOL（ max） ＝ 0.8V-0.4V＝ 0.4V
高电平噪声容限 VNH＝ VOH（ min） -VON＝ 2.4V-2.0V＝ 0.4V
TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，
称为 噪声容限 。
3．抗干扰能力
( m A )14 15
1b
1BCCIL R VVI
四,TTL与非门的带负载能力
1．输入低电平电流 IIL与输入高电平电流 IIH
（ 1） 输入低电平电流 IIL—— 是指当门电路的输入端接低电平时，从门电路输入端流出的电流。
可以算出：
产品规定 IIL＜ 1.6mA。
& oV
&
&
&
G
0
G
1
G
2
G n0,3 V
+V
1
3
b1
B1
T
R
1
i
CC
4K
1V
IL
I
（ 2） 输入高电平电流 IIH—— 是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。
① 寄生三极管效应：如图（ a）所示。
这时 IIH=βPIB1,βP为寄生三极管的电流放大系数。
由于 βp和 βi的值都远小于 1，
所以 IIH的数值比较小，产品规定,IIH＜ 40uA。
② 倒置的放大状态：如图（ b）所示。这时 IIH=βiIB1,βi为倒置放大的电流放大系数。
（ 1）灌电流负载
IL
OLOL IIN?
2．带负载能力当驱动门输出低电平时，电流从负载门灌入驱动门。
当负载门的个数增加,灌电流增大,会使 T3脱离饱和,输出低电平升高 。 因此,把允许灌入输出端的电流定义为 输出低电平电流 IOL,产品规定
IOL=16mA。 由此可得出,
NOL称为输出低电平时的扇出系数 。
+V
+V
1
3
D
1
2
3
1
2
3
1
3
截止
3
饱和
CC （ + 5 V ）
T
T
R
截止
4
c4
R
CC
4K
b1 b1
4K
R
输出低电平
I
IL I IL
I
OL C3
I=
IH
OHOH IIN?
（ 2）拉电流负载。
NOH称为 输出高电平时的扇出系数 。
产品规定 IOH=0.4mA。由此可得出：
当驱动门输出高电平时,
电流从驱动门拉出,流至负载门的输入端 。
拉电流增大时,RC4上的压降增大,会使输出高电平降低 。 因此,把允许拉出输出端的电流定义为 输出高电平电流 IOH。
一般 NOL≠ NOH,常取两者中的较小值作为门电路的扇出系数,用 NO表示 。
+V
+V
1
2
3
1
3
1
2
3
1
3
D
R
CC
R
3
导通
b1
4K
截止
T
（ + 5 V ）
b1
T
c4
R
4
CC
4K
导通输出高电平
I
IH
I
IH
OH E4
=I I
五,TTL与非门举例 ——7400
7400是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。 引脚排列图如图所示 。
六,TTL门电路的其他类型
1,非门
L
+V
1
2
3
1
2
3
D
1
2
3
1
3
A
T
T
T
1
2
3
R
e2
1
A L = A
( a )
( b)
R
c2
R
CC
R
T
c4
b1
4
2．或非门
L
+V
1
2
3
1
2
3
D
1
3
1
2
3
1
2
3
1
3
A
L = A + B
( a ) ( b )
CC
4
T
R
3
T
T
1A
T
2A
T
1B
T
2B
R
1BR
1A
R 2
R
4
3
A B
B
≥1
3．与或非门
+V
L
1
2
3
1
2
3
1
3
D
1
31
2
3
1
2
3
CC
4
T
R
3
T
1A
T
2A
T
1B
T
2B
T
R
1BR
1A
R 2
4
R
3
A B
1 1
A
2
B
2
在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，
称为 线与 。 普通的 TTL门电路不能进行线与 。
为此,专门生产了一种可以进行线与的门电路 —— 集电极开路门。
4,集电极开路门 （ OC门 ）
+V
L
1
2
3
1
2
3
1
3
CC （ + 5V ）
A
B
T
T
R
T
1,6K
4K
1K
R
b1
1
2
3
c2
R
e2
A L
B
&
（ 1） 实现线与 。
电路如右图所示,逻辑关系为,
OC门主要有以下几方面的应用：
（ 2） 实现电平转换 。
如图示,可使输出高电平变为 10V。
（ 3） 用做驱动器 。
如图是用来驱动发光二极管的电路 。
+V
B
A &
D
C &
P
R
CC
L
L
L
1
2
+ 1 0 V
&
O
V
+ 5V
&
270 Ω
（ 1） 当输出高电平时，
RP不能太大。 RP为最大值时要保证输出电压为 VOH（ min）,
由
OC门进行线与时,外接上拉电阻 RP的选择：
得：
+V
&
&
R
CC
P
……
V
OH
I
IH
I
IH
I
IH
n
m
&
&
……
得：
（ 2） 当输出低电平时,
RP不能太小 。 RP为最小值时要保证输出电压为 VOL（ max）,
由所以：
RP（ min） ＜ RP＜ RP（ max）
+V
&
&
R
P
CC
……
OL
V
I
IL
IL
I
n
……
&
m
&
I
OL
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时,G输出为 1,D1截止,相当于一个正常的二输入端与非门,
称为正常工作状态 。
当 EN=1时,G输出为 0,T4,T3都截止 。 这时从输出端 L看进去,呈现高阻,称为高阻态,或禁止态 。
5,三态输出门
+V
L
1
2
3
1
2
3
D
1
2
3
D
1
3
A
B
T 1
b1
R
3
T
R
4
CC
T
T
c2
R
2
V
R
c2
e2
c4
p
EN
1
1
G
& △
EN
A
B L
& △
EN
A
B L
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线,
实现信号的分时单向传送,
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用
A
EN
&
B
A
EN
&
B
A
EN
&
B
EN
EN
EN
1
1
1
2
2
2
3
3
3
总线
△
△
△
G 1
G 2
G 3
EN
1 △
总线
D
D
I
O
1
△
EN
/ID D
O
G
G
1
2
EN
5,74LS系列 ——为低功耗肖特基系列 。
6,74AS系列 ——为先进肖特基系列,
它是 74S系列的后继产品 。
7,74ALS系列 ——为先进低功耗肖特基系列,
是 74LS系列的后继产品 。
七,TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品,属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列,又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列,进一步提高了速度 。 如图示 。
所以输出为低电平 。
一,NMOS门电路
1,NMOS非门
2.3 MOS逻辑门电路逻辑关系,（ 设两管的开启电压为 VT1=VT2=4V,且 gm1＞＞ gm2 ）
（ 1） 当输入 Vi为高电平 8V时,T1导通,T2也导通 。 因为 gm1＞＞ gm2，
所以两管的导通电阻 RDS1＜＜ RDS2,输出电压为：
V
V
V
T
T
DD
2
1
( + 12 V )
i
o
V
V
V
1
DD
2
T
( + 12 V )
T
i
o
V
V
D S 2
D S 1
R
( 1 0 0 ～2 0 0 k Ω )
DD ( + 1 2 V )
R
( 3 ～1 0 k Ω )
o
（ 2） 当输入 Vi为低电平 0V时,
T1截止,T2导通 。 所以输出电压为 VOH=VDD-VT=8V,即输出为高电平 。
所以电路实现了非逻辑 。
2,NMOS门电路
（ 1） 与非门 （ 2） 或非门
A
L =A B
V
B
1
T
DD
3
T
( + 1 2 V )
T
2
B
V
L = A + B
A
DD ( + 12 V )
3
T
2
TT
1
1,逻辑关系：
（ 设 VDD＞ （ VTN+|VTP|）,且 VTN=|VTP|）
（ 1） 当 Vi=0V时,TN截止,TP导通 。 输出 VO≈ VDD。
（ 2） 当 Vi=VDD时,TN导通,TP截止,输出 VO≈ 0V。
二,CMOS非门
CMOS逻辑门电路是由 N沟道 MOSFET和 P沟道 MOSFET互补而成 。
V
V
V
V
V
V
DD
T
P
T
N
DD
T
P
T
N
( a ) ( b)
i i
o o
（ 1） 当 Vi＜ 2V,TN截止,TP导通,输出 Vo≈ VDD=10V。
（ 2） 当 2V＜ Vi＜ 5V,TN工作在饱和区,TP工作在可变电阻区 。
（ 3） 当 Vi=5V,两管都工作在饱和区,
Vo=（ VDD/2） =5V。
（ 4） 当 5V＜ Vi＜ 8V，
TP工作在饱和区,
TN工作在可变电阻区 。
（ 5） 当 Vi＞ 8V,TP截止,
TN导通,输出 Vo=0V。
可见：
CMOS门电路的阈值电压
Vth=VDD/2
2,电压传输特性,（ 设,VDD=10V,VTN=|VTP|=2V）
3,工作速度由于 CMOS非门电路工作时总有一个管子导通,所以当带电容负载时,给电容充电和放电都比较快 。 CMOS非门的平均传输延迟时间约为 10ns。
V
V
V V
V
V
C C
DD
( a )
P
T
T
N
导通截止
DD
P
T
N
T
截止导通
( b )
i =0 i =1
O
=1 O =0
L L
（ 2） 或非门三,其他的 CMOS门电路
1,CMOS与非门和或非门电路
（ 1） 与非门
L
V
A
B
DD
T
P1
T
N1
T
N2
P2
T
L
V
A
B
P1
T
DD
T
N2
P2
T
N1
T
（ 3）带缓冲级的门电路为了稳定输出高低电平,可在输入输出端分别加反相器作缓冲级 。 下图所示为带缓冲级的二输入端与非门电路 。
L=
BABA
A
B
L
V
8
T
6
T
T
7
1
4
T
3
T
10
T
9
T
DD
T
2
T
5
T
BAX
BABABABABAXBAL
后级为与或非门,经过逻辑变换,可得：
2,CMOS异或门电路由两级组成，前级为或非门，输出为
V
L = A
A
B
DD
X
B+
当 EN=1时,TP2和 TN2同时截止,输出为 高阻状态 。
所以,这是一个低电平有效的三态门 。
AL?
3,CMOS三态门工作原理：
当 EN=0时,TP2和 TN2同时导通,为 正常的非门，输出
L
V
A
EN
DD
P2
T
P1
T
T
N2
N1
T
1
1
△
EN
A
L
4,CMOS传输门工作原理,（ 设两管的开启电压 VTN=|VTP|）
（ 1） 当 C接高电平 VDD,接低电平 0V时,若 Vi在 0V～ VDD的范围变化,
至少有一管导通,相当于一闭合开关,将输入传到输出,即 Vo=Vi。
（ 2） 当 C接低电平 0V,接高电平 VDD,Vi在 0V～ VDD的范围变化时,
TN和 TP都截止,输出呈高阻状态,相当于开关断开 。
C
C
VV
C
C
V
0V
DD
T
N
T
P
i
/ V o
o
/ V i
C
C
TGV
i
/ V o V o V/ i
1,CMOS逻辑门电路的系列
（ 1） 基本的 CMOS——4000系列 。
（ 2） 高速的 CMOS——HC系列 。
（ 3） 与 TTL兼容的高速 CMOS——HCT系列 。
2,CMOS逻辑门电路主要参数的特点
（ 1） VOH（ min） =0.9VDD； VOL（ max） =0.01VDD。
所以 CMOS门电路的逻辑摆幅 （ 即高低电平之差 ） 较大 。
（ 2） 阈值电压 Vth约为 VDD/2。
（ 3） CMOS非门的关门电平 VOFF为 0.45VDD,开门电平 VON为 0.55VDD。
因此,其高,低电平噪声容限均达 0.45VDD。
（ 4） CMOS电路的功耗很小,一般小于 1mW/门；
（ 5） 因 CMOS电路有极高的输入阻抗,故其扇出系数很大,可达 50。
四,CMOS逻辑门电路的系列及主要参数一,TTL与 CMOS器件之间的接口问题两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：
驱动门的 VOH（ min） ≥ 负载门的 VIH（ min）
驱动门的 VOL（ max） ≤ 负载门的 VIL（ max）
驱动门的 IOH（ max） ≥ 负载门的 IIH（总）
驱动门的 IOL（ max） ≥ 负载门的 IIL（总）
2.4 集成逻辑门电路的应用
（ b） 用 TTL门电路驱动 5V低电流继电器,其中二极管 D作保护,用以防止过电压 。
二,TTL和 CMOS电路带负载时的接口问题
1,对于电流较小、电平能够匹配的负载可以直接驱动。
（ a）用 TTL门电路驱动发光二极管 LED，这时只要在电路中串接一个约几百 W的限流电阻即可。
V
B
&A
CC
（5 V ）
360 Ω
LED
V （5 V ）
A
B
CC
&
继电器
D
2,带大电流负载
（ a）可将同一芯片上的多个门并联作为驱动器，如图（ a）所示。
（ b）也可在门电路输出端接三极管，以提高负载能力，如图（ b）所示。
V
A
&
B
&
（a）
CC
继电器
D
V
1
2
3
（b ）
A
B
CC
&
负载
（ 2） 对于或非门及或门,多余输入端应接 低电平,比如直接接地；也可以与有用的输入端并联使用 。
三,多余输入端的处理
（ 1）对于与非门及与门，多余输入端应接 高电平,比如直接接电源正端
，或通过一个上拉电阻（ 1～ 3kW
）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。
V
&
CC
B
A
&
A
B
（a ） （b ）
≥1A
B
B
A
（a ） （b ）
≥1
3,一端消去或加上小圆圈,同时将相应变量取反,其逻辑关系不变 。
2,任一条线一端上的小圆圈移到另一端,其逻辑关系不变 。
2.5 混合逻辑中逻辑符号的变换
1．逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。
&
B
A
≥1C &
B
A
≥1C
L L
&
B
A
≥1C &
B
A
≥1C
L L
&
B
A L &
B
A
L B
&A
L
本章小结
1,最简单的门电路是二极管与门,或门和三极管非门 。 它们是集成逻辑门电路的基础 。
2,目前普遍使用的数字集成电路主要有两大类,一类由 NPN型三极管组成,简称 TTL集成电路；另一类由 MOSFET构成,简称 MOS集成电路 。
3,TTL集成逻辑门电路的输入级采用多发射极三级管,输出级采用达林顿结构,这不仅提高了门电路的开关速度,也使电路有较强的驱动负载的能力 。 在 TTL系列中,除了有实现各种基本逻辑功能的门电路以外,还有集电极开路门和三态门 。
4,MOS集成电路常用的是两种结构 。 一种是 NMOS门电路,另一类是
CMOS门电路 。 与 TTL门电路相比,它的优点是功耗低,扇出数大,噪声容限大,开关速度与 TTL接近,已成为数字集成电路的发展方向 。
5,为了更好地使用数字集成芯片,应熟悉 TTL和 CMOS各个系列产品的外部电气特性及主要参数,还应能正确处理多余输入端,能正确解决不同类型电路间的接口问题及抗干扰问题 。
