第五章 触发器
5.1 基本触发器一,基本 RS触发器
1,用与非门组成的基本 RS触发器
( 1) 电路结构,由门电路组成的,它与组合逻辑电路的根本区别在于,电路中有反馈线,即门电路的输入,输出端交叉耦合 。
& &G G
1 2
R S
QQ
R S
QQ
触发器有两个互补的输出端,
( 2)逻辑功能
& &G G
1 2
R S
QQ
( 3)波形分析例 5.1.1 在用与非门组成的基本 RS触发器中,设初始状态为 0,已知输入 R,S的波形图,画出两输出端的波形图。
解,由表 5.1.1知,当 R,S都为高电平时,触发器保持原状态不变;当 S 变低电平时,
触发器翻转为 1状态;当 R
变低电平时,触发器翻转为
0状态;不允许 R,S同时为低电平 。
R
S
Q
Q
2.用或非门组成的基本 RS触发器这种触发器的触发信号是高电平有效,因此在逻辑符号的输入端处没有小圆圈 。
G G
1 2
RS
QQ
≥1 ≥1
R S
QQ
波形分析:
R
S
Q
Q
基本触发器的特点总结:
( 1)有两个互补的输出端,有两个稳定的状态。
( 2)有复位( Q=0)、置位( Q=1)、保持原状态三种功能。
( 3) R为复位输入端,S为置位输入端,可以是低电平有效,
也可以是高电平有效,取决于触发器的结构。
( 4)由于反馈线的存在,无论是复位还是置位,有效信号只需要作用很短的一段时间,即,一触即发,。
二,同步 RS触发器给触发器加一个时钟控制端 CP,只有在 CP端上出现时钟脉冲时,触发器的状态才能变化 。 这种触发器称为 同步触发器 。
1,同步 RS触发器的电路结构
& &
CP
3
G G
& &G G
1 2
QQ
SR
QQ
1S1R C1
CP
2.逻辑功能当 CP= 0时,控制门 G3,G4关闭,触发器的状态保持不变 。
当 CP= 1时,G3,G4打开,其输出状态由 R,S端的输入信号决定 。
同步 RS触发器的状态转换分别由 R,S和 CP控制,其中,R,S控制状态转换的方向; CP控制状态转换的时刻 。
& &
CP
3
G G
& &G G
1 2
QQ
SR
3.触发器功能的几种表示方法触发器的功能除了可以用功能表表示外,还有几种表示方法:
( 1) 特性方程由功能表画出卡诺图得特性方程:
1
0
11
0 ×
0
×
R
0
1
00 01 11 10
n + 1Q
Q nS
( 2) 状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时,对输入信号的要求 。
0 1
R=
S=
0
1
R=
S=
1
0
R=
S=
×
0
R=
S=
0
×
( 3) 驱动表驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时,对输入信号的要求 。
( 4) 波形图触发器的功能也可以用输入输出波形图直观地表示出来 。
CP
R
S
Q
Q
4,同步触发器存在的问题 —— 空翻由于在 CP=1期间,G3,G4门都是开着的,都能接收 R,S信号,所以,如果在
CP=1期间 R,S发生多次变化,则触发器的状态也可能发生多次翻转 。
在一个时钟脉冲周期中,触发器发生多次翻转的现象叫做 空翻 。
& &
CP
3
G G
& &G G
1 2
QQ
SR
CP
S
R
Q
有效翻转 空翻
5.2 主从触发器由两级同步 RS触发器串联组成。
G1~ G4组成从触发器,G5~ G8组成主触发器。
CP与 CP’互补,
使两个触发器工作在两个不同的时区内。
一,主从 RS触发器
1.电路结构
& &
3
G
4
G
G
8
G
CP
7
&
G
&
G
6
&
5
& 1
9
G主触发器从触发器
'
'
& &G G
1 2
QQ
Q
Q
R S
QQ
1S1R C1
CP
┌ ┌
2.工作原理主从触发器的触发翻转分为两个节拍:
( 1) 当 CP= 1时,CP’= 0,从触发器被封锁,保持原状态不变:主触发器工作,接收 R和 S端的输入信号 。
( 2) 当 CP由 1跃变到 0时,即 CP=0,CP’= 1。 主触发器被封锁,输入信号
R,S不再影响主触发器的状态;从触发器工作,接收主触发器输出端的状态 。
特点,( 1) 主从触发器的翻转是在 CP由 1变 0时刻 ( CP下降沿 ) 发生的 。
( 2) CP一旦变为 0后,主触发器被封锁,其状态不再受 R,S影响,因此不会有空翻现象 。
二,主从 JK触发器主从 RS触发器的缺点:
使用时有约束条件
RS=0。
1,电路结构
Q'
&
G
1 2
G
Q
&
&G &
7
G
8
CP
5
&
4
&
&&
'
1
6
G
G
G
Q
G
G
3
Q
9
JK
为此,将 触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的 G7、
G8门,这样,就构成了 JK触发器 。
CP
Q
1J1K
Q
C1
┌ ┌
2.逻辑功能
(1) 功能表,( 2) 特性方程:
1
1
00
1 0
0
1
J
0
1
00 01 11 10
n + 1Q
Q nK
( 3)状态转换图 ( 4) 驱动表
0 1
J=
K=
0
×
J=
K=
1
×
K=
×
J=
K= 0
×
1
J=
例 5.2.1 已知主从 JK触发器 J,K的波形如图所示,画出输出 Q的波形图(设初始状态为 0)。
在画主从触发器的波形图时,应注意以下两点:
( 1) 触发器的触发翻转发生在时钟脉冲的触发沿 ( 这里是下降沿 )
( 2) 判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态 。
CP
J
K
1 2 3 4 5 6
Q
3.主从 T触发器和 T’触发器如果将 JK触发器的 J和 K相连作为 T输入端就构成了 T触发器 。
T触发器特性方程:
nnn QTQTQ 1
CP
Q
1J1K
Q
C1
┌ ┌
T
Q

Q

C1 1T
当 T触发器的输入控制端为 T=1时,
称为 T’触发器 。
T’触发器的特性方程为:
nn QQ1
4.主从 JK触发器存在的问题 —— 一次 变化现象例 5.2.2 已知主从 JK触发器 J,K的波形如图所示,画出输出 Q的波形图 ( 设初始状态为 0) 。
解,画出输出波形如图示 。
由此看出,主从 JK触发器在 CP=1期间,主触发器只变化 ( 翻转 ) 一次,
这种现象称为 一次变化现象 。
CP
J
K =0
Q
5.3 边沿触发器一,维持 —阻塞边沿 D触发器
1,D触发器的逻辑功能
D触发器只有一个触发输入端 D,因此,逻辑关系非常简单;
D触发器的特性方程为,Qn+1=D
D触发器的状态转换图,D触发器的驱动表:
0D= 0 1
D= 0
D= 1
D= 1
2.维持 — 阻塞边沿 D触发器的结构及工作原理
( 1) 同步 D触发器:
该电路满足 D触发器的逻辑功能,但有同步触发器的 空翻现象 。
( 2) 维持 — 阻塞边沿 D触发器为了克服空翻,并具有边沿触发器的特性,在原电路的基础上引入三根反馈线 L1,L2,L3。
CP
&&
&&
5
G
6
G
3
G G
4
3
4
5
6
& &G G
1 2
QQ
D
Q
Q
Q
Q
L1
L 2
3L
例 5.3.1 已知维持 — 阻塞 D触发器的输入波形,画出输出波形图。
解:在波形图时,应注意以下两点:
( 1) 触发器的触发翻转发生在 CP的上升沿 。
( 2) 判断触发器次态的依据是 CP上升沿前一瞬间输入端 D的状态 。
根据 D触发器的功能表,可画出输出端 Q的波形图 。
CP
D
1 2 3 4 5
Q
( 3)触发器的直接置 0和置 1端
RD—— 直接置 0端,低电平有效;
SD—— 直接置 1端;低电平有效 。
&
Q
G
Q
G
G
Q
&
3
Q
1
&
4
&
G
2
6
&
CP
4
5
3
G&
5
L
2
D
Q
Q
G
6
S
D
R D
C1
S
QQ
R 1D ∧
DR DS
RD和 SD不受 CP和 D信号的影响,具有最高的优先级 。
二,CMOS主从结构的边沿触发器
1,电路结构,由 CMOS逻辑门和 CMOS传输门组成主从 D触发器 。
TG 1
TG 2
TG 3
TG 4
1
G
2
G
3
G
4
G
CP
CP
CP
CP
CP
CP
CP
CP
'
'
主触发器 从触发器
1 1 1 1
D
Q
Q Q
Q
由于引入了 传输门,该电路虽为主从结构,却没有一次变化问题,
具有边沿触发器的特性 。
2.工作原理触发器的触发翻转分为两个节拍:
( 1) 当 CP变为 1时,TG1开通,TG2关闭 。 主触发器接收 D信号 。
同时,TG3关闭,TG4开通,从触发器保持原状态不变 。
( 2) 当 CP由 1变为 0时,TG1关闭,TG2开通,主触发器自保持 。
同时,TG3开通,TG4关闭,从触发器接收主触发器的状态 。
3,具有直接置 0端 RD和直接置 1端 SD的 CMOS边沿 D触发器
TG 1
TG 2
TG 3
TG 4
1
G
2
G
3
G
4
G
CP
CP
CP
CP
CP
CP
CP
CP
'
'
主触发器 从触发器
1 1 1 1
D
Q
Q Q
Q
5.4 集成触发器一,集成触发器举例
1,TTL主从 JK触发器 74LS72
特点:( 1)有 3个 J端和 3个 K端,它们之间是与逻辑关系。
( 2)带有直接置 0端 RD和直接置 1端 SD,都为低电平有效,不用时应接高电平。
( 3)为主从型结构,CP下跳沿触发。
Q Q
1J1K
C1 SR & &
41 2 3 5 6 7
891011121314
NC
┌┌
R
D J 1 J 2 J 3 Q GND
QK 1K 2K 3CPDSV c c
74L S 72
2 1
CP
D
KR J
1
JK
3
S
2 3
JKD
2,高速 CMOS边沿 D触发器 74HC74
特点,( 1) 单输入端的双 D触发器 。
( 2) 它们都带有直接置 0端 RD和直接置 1端 SD,为低电平有效 。
( 3) 为 CMOS边沿 触发器,CP上升沿触发 。
2S 2D
D 2CP D2R
1S 1D
D 1CP D1R
C1
∧1DS R
41 2 3 5 6 7
891011121314
1 GND
V c c
7 4 H C 7 4
R
D 1D 1CP D1S 1Q 1Q
2Q2Q2S D2CP2DD2R
2Q 1Q2Q 1Q
二、触发器功能的转换
1.用 JK触发器转换成其他功能的触发器
( 1) JK→ D
分别写出 JK触发器和 D触发器的特性方程比较得:
画出逻辑图:
1J1K C1
┌ ┌
CP D
QQ
nnn QKQJQ1
DQn1 )( nn QQD nn DQQD
( 2) JK→ T( T’)
写出 T触发器的特性方程:

1JC11K

CP T
QQ
C1

1K
CP

1J
1
QQ
与 JK触发器的特性方程比较,
得,J=T,K=T。
令 T=1,即可得 T’触发器 。
nnn QTQTQ1
2.用 D触发器转换成其他功能的触发器
( 1) D→ JK
写出 D触发器和 JK触发器的特性方程:
比较两式,得:
画出逻辑图 。
C1
1D

≥1
& &
1
CP
Q Q
J K
( 2) D→ T
图 ( b)
( 3) D→ T’
图 ( c)
(b)
1D
C1

=1
CP
C1

1D
CP
(c)
Q Q
Q Q
T
三、触发器应用举例例 5.4.1 设计一个 3人抢答电路 。 3人 A,B,C各控制一个按键开关
KA,KB,KC和一个发光二极管 DA,DB,DC。 谁先按下开关,谁的发光二极管亮,同时使其他人的抢答信号无效 。
R
R
+ V c c
A
B
R
C
D
A
A
C
K+5V
D
B
330 Ω
K
330 Ω
K
330 Ω
D
B
C
&
A
V
OA
G
&
V
V
OB
C
G
G
&
B
OC
利用触发器的“记忆”作用,使抢答电路工作更可靠、稳定。
R
K
R
Q
R
Q
R
Q
+ V c c
D
A
D
B
D
C
330 Ω
330 Ω
330 Ω
G
A
G
B
G
C
OA
OB
OC
&
&
&
K
A
RS
K
B
RS
K
C
RS
R
R
R
+5V
B
C
A
FF
A
FF
B
FF
C
V
V
V
Q
Q
Q
本章小结
1,触发器有两个基本性质,( 1) 在一定条件下,触发器可维持在两种稳定状态 ( 0或 1状态 ) 之一而保持不变; ( 2) 在一定的外加信号作用下,
触发器可从一个稳定状态转变到另一个稳定状态 。
2,描写触发器逻辑功能的方法主要有特性表,特性方程,驱动表,状态转换图和波形图 (又称时序图 )等 。
3,按照结构不同,触发器可分为:
(1) 基本 RS触发器,为电平触发方式 。
(2) 同步触发器,为脉冲触发方式 。
(3) 主从触发器,为脉冲触发方式 。
(4) 边沿触发器,为边沿触发方式 。
4,根据逻辑功能的不同,触发器可分为:
(1) RS触发器 (2) JK触发器
(3) D触发器 (4) T触发器 ( T’触发器 )
5,同一电路结构的触发器可以做成不同的逻辑功能;同一逻辑功能的触发器可以用不同的电路结构来实现 。
6,利用特性方程可实现不同功能触发器间逻辑功能的相互转换 。