第四章 组合逻辑模块及其应用
4.1 编码器一,编码器的基本概念及工作原理编码 ——将特定的逻辑信号编为一组二进制代码 。
能够实现编码功能的逻辑部件称为编码器 。
一般而言,N个不同的信号,至少需要 n位二进制数编码 。
N和 n之间满足下列关系,
2n≥ N
例,设计一个键控 8421BCD码编码器。
S
S
S
S
S
S
S
S
S
S
1
0
V
1k Ω ×1 0
D
7
CC
C
8
6
B
5
2
A
4
9
3
（ 2）由真值表写出各输出的逻辑表达式为：
9898 SSSSA 76547654 SSSSSSSSB
解,（ 1）列出真值表：
76327632 SSSSSSSSC 9753197531 SSSSSSSSSSD
98SSA?
7654 SSSSB?
7632 SSSSC?
97531 SSSSSD?
重新整理得：
（ 3）由表达式画出逻辑图：
S
S
S
S
S
S
S
S
S
S
0
1
2
3
4
5
6
7
8
9
V
CC
1k Ω ×10
&
A
&
B C
&
D
&
（ 4）增加 控制使能标志 GS：
当按下 S0～ S9
任意一个键时，
GS=1，表示有信号输入；
当 S0～ S9均没按下时,GS=0，
表示没有信号输入。
S
S
S
S
S
S
S
S
S
S
0
1
2
3
4
5
6
7
8
9
A B C D GS
& & & &
&
≥1
V
CC
1k Ω ×1 0
二,二进制编码器
3位二进制编码器有 8个输入端,3个输出端,所以常称为 8
线 — 3线编码器,其功能真值表见下表,（ 输入为高电平有效 ）
输 入 输 出
0
A
2 1
AA
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
1
I
2
I
54 6
II
0 3
I
7
II I
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
编码器真值表由真值表写出各输出的逻辑表达式为：
用门电路实现逻辑电路：
76542 IIIIA?
76321 IIIIA?
75310 IIIIA?
A
&
1
&&
A
0
A
2
1
I
1
I
1 1
1
3
1
I
1
I I
5 2 0
1 1
I
67 4
I I
三．优先编码器 —— 允许同时输入两个以上信号，并按优先级输出。
集成优先编码器举例 —— 74148（ 8线 -3线 ）
注意：该电路为反码输出 。 EI为使能输入端 (低电平有效 ),EO为使能输出端 (高电平有效 ),GS为优先编码工作标志 (低电平有效 )。
7
I EII
1
I
2
I
543
I
6
I I
A
0 1
A
2
A
EO GS
0
I
1
1 1 1
1 1 1 1
1 1 1 1
≥1
≥1 ≥1 ≥1
& & & &
四,编码器的应用
1,编码器的扩展用两片 74148优先编码器串行扩展实现的 16线 — 4线优先编码器
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
I
A
2
A
1
A
0
GS
EOEI 74148(2)
I
01
I
2
II
3
I
4
I
56
I
7
I
A
2
1
A
0
AGS
EOEI
74148(1)
1
X
2
X X
56 0
X
7
XX
3
XX
4
X
14 915
X
813
XX
10
XX
1112
XX
GS
Y
0
Y
1
Y
2
Y
3
EO
EI
0
&
& & &
2．组成 8421BCD 编码器
7
2
I
0
I
1
A
6
I
5
I
4
II
3
I
0
I
74148
A
EI EO
GS
2 1
A
I I
457
I
16 2
III
03
II
11
I
9 8
I
Y
0
Y
1
Y
2
Y
3
&
&
G G G
G
1 2 3
4
4.2 译码器一,译码器的基本概念及工作原理译码器 —— 将输入代码转换成特定的输出信号例,2线 — 4线译码器写出各输出函数表达式：
画出逻辑电路图：
BAEIY?0
BAEIY?1
BAEIY?2 ABEIY?
3
1
1
1
A
B
EI
& & & &
Y
0
Y
1
Y
2
Y
3
二,集成译码器
1.二进制译码器 74138—— 3线 — 8线译码器
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
A
0
A
1
A
2
G
1
G
2A
G
2B
&
1 1 1
1 1 1
1
2.8421BCD译码器 7442
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
9
Y
&
Y
8
&
1 30
1
2
A
1
1
A A
1
A
1
1 1 1
三、译码器的应用
1,译码器的扩展用两片 74138扩展为 4线 — 16线译码器
G
1
G
2A
G
2B
74138( 2)
0
A
1
A
2
A
1
G
2A
G
2B
G
74138( 1)
A
1
A
2
A
0
1
2
AA
01
A
3
A E
016 2
YY YY
4
Y
5
YY
3
Y
7
914 10
YY YY
12
Y
13
Y
11
Y
15
2
Y
7
Y Y Y YY
5 4
3 016
YY
5
Y
7
Y Y Y YY
5 4
3
016
YY
Y
8
2．实现组合逻辑电路例 4.2.1 试用译码器和门电路实现逻辑函数：
ACBCABL
ABCCABCBABCAL
7653 mmmm
解,将逻辑函数转换成最小项表达式,
再转换成与非 — 与非形式 。
=m3+m5+m6+m7
=
用一片 74138加一个与非门就可实现该逻辑函数 。
1
G
0
A
74138
G
2A 2B1 2
AG A
Y
1
YY Y
2
Y YY
7 3
Y
456 0
A B C1 0 0
L
&
例 4.2.2某组合逻辑电路的真值表如表 4.2.4所示，
试用译码器和门电路设计该逻辑电路。
解,写出各输出的最小项表达式,再转换成与非 — 与非形式,
ABCCBACBACBAL 74217421 mmmmmmmm
CABCBABCAF 653653 mmmmmm
CABCBACBACBAG 64206420 mmmmmmmm
用一片 74138加三个与非门就可实现该组合逻辑电路 。
可见,用译码器实现多输出逻辑函数时,优点更明显 。
3 1
21
Y
G
YY
74138
A
0
05
Y
2A
G G
Y
7
1
Y Y
2
Y
4
A
6
A
2B
A B C1 0 0
FG L
& & &
653653 mmmmmm
ABCCBACBACBAL 74217421 mmmmmmmm
CABCBABCAF
CABCBACBACBAG 64206420 mmmmmmmm
3．构成数据分配器数据分配器 —— 将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出 。D
n位地址选择信号
0
D
1
D
2
D
n - 1
数据分配器示意图图4.2,7
数数据据输输出入用译码器设计一个,1线 -8线”数据分配器
Y
0
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
0
AA A
12
G
2A
G
1
G
2B
74183
D
1
0
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
数据输出数据输入地址选择信号四、数字显示译码器常用的数字显示器有多种类型,按显示方式分,有字型重叠式,点阵式,分段式等 。
按发光物质分,有半导体显示器,又称发光二极管 (LED)显示器,
荧光显示器,液晶显示器,气体放电管显示器等 。
1,七段数字显示器原理
f
a
b
c
d
e
g
DP
C
O
M
d c DPe
f C
O
M
bag
按内部连接方式不同，七段数字显示器分为 共阴极 和 共阳极 两种。
2．七段显示译码器 7448
七段显示译码器 7448是一种与 共阴极 数字显示器配合使用的集成译码器 。
C O M
C O M
a
a
b
b
c
c
d
d
e
e
f
f
g
g
DP
DP
7448的逻辑功能：
（ 1） 正常译码显示 。 LT=1,BI/RBO=1时,对输入为十进制数 l～ 15
的二进制码 （ 0001～ 1111） 进行译码,产生对应的七段显示码 。
（ 2） 灭零 。 当 LT=1,而输入为 0的二进制码 0000时,只有当 RBI =1
时,才产生 0的七段显示码,如果此时输入 RBI =0,则译码器的 a～
g输出全 0,使显示器全灭；所以 RBI称为灭零输入端 。
（ 3） 试灯 。 当 LT=0时,无论输入怎样,a～ g输出全 1,数码管七段全亮 。 由此可以检测显示器七个发光段的好坏 。 LT称为试灯输入端 。
（ 4） 特殊控制端 BI/RBO。 BI/RBO可以作输入端,也可以作输出端 。
作输入使用时,如果 BI=0时,不管其他输入端为何值,a～ g均输出 0,显示器全灭 。 因此 BI称为 灭灯输入端 。
作输出端使用时,受控于 RBI。 当 RBI=0,输入为 0的二进制码 0000
时,RBO=0,用以指示该片正处于灭零状态 。 所以,RBO 又称为灭零输出端 。
将 BI/RBO和 RBI配合使用，可以实现多位数显示时的
“无效 0消隐”功能。
具有无效 0消隐功能的多位数码显示系统
A
R B O
0A3 2
a? g
R B I
A1AA
R B O
0A3 2
a? g
R B I
A1A
1
A
R B O
a? g
A
R B O
A A
012 A3 2
a? g
R B I
3
R B I
A A10 AA
R B O
0A3 2
a? g
R B I
A1A
1
A
R B O
0A3 2
a? g
A1A
R B IR B O
A AA 1 A23
a? g
0
R B I
0
A A 1A
a? g
R B I
02 A3
R B O
0
4.3 数据选择器一,数据选择器的基本概念及工作原理数据选择器 —— 根据地址选择码从多路输入数据中选择一路,送到输出 。
1
D
D
0
Y
n 位地址选择信号
D
2 - 1
数据选择器示意图图4,3,1
数数据据输输出入 n
例,四选一数据选择器根据功能表，可写出输出逻辑表达式：
GDAADAADAADAAY )( 301201101001
由逻辑表达式画出逻辑图：
D
A
0
1
2
3
D
1
0
A
D
D
G
Y
≥1
&
1
1
1
1
1
二、集成数据选择器集成数据选择器 74151（ 8选 1数据选择器 ）
2
1
3
D
D
0
D
D
G
1
D
D
6
4
D
D
7
5
≥1
&
1
Y
Y
1
1
A
1
A
1 1
2
1A
0
1
41 2 3 5 6 7
15
16
GND
74151
8
9101112
14 13
4
A
0 2
A
1
AD
5
D
6
D D
7
3
D D
2
DD
01
Y
V c c
GY
三、数据选择器的应用
1,数据选择器的通道扩展用两片 74151组成,16选 1”数据选择器
D
01
D
2
D
3
D
4
D
5
D
6D7
DG
0
A
1
A
2
A
Y Y
74151( 2)
0D1DD 2D 34D5D
6D7
DG 0A1AA 2
Y Y
74151( 1)
Y Y
≥1
1
D12 4
3 5
DD 2A 3D 0D DD13D D
2
D DD D14 11 8 1910
1
DDA
615
D A A 7
0
&
2．实现组合逻辑函数
（ 1） 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数 。
例 4.3.1试用 8选 1数据选择器 74151实现逻辑函数：
ACBCABL
ABCCABCBABCAL
解,将逻辑函数转换成最小项表达式：
=m3+m5+m6+m7
画出连线图 。
Y
A D 34
74151
G 7 DD D D 16 2 D
Y
1 D
D
02 A 5
A
0
A B C
L
0
1
图4,3,5 例4,3,1 逻辑图
（ 2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。
例 4.3.2试用 4选 1数据选择器实现逻辑函数：
解,将 A,B接到地址输入端,C加到适当的数据输入端 。
作出逻辑函数 L的真值表,根据真值表画出连线图 。
CABCABL
A 3 DD
12 D
Y
1 D
0
A
0
A B
01
C
4 选1 数据选择器
L
1
4.5 加法器一,加法器的基本概念及工作原理加法器 ——实现两个二进制数的加法运算
1,半加器 ——只能进行本位加数,被加数的加法运算而不考虑低位进位 。
列出半加器的真值表：
BABABAS
ABC?
画出逻辑电路图。
由真值表直接写出表达式,
A
B
C
S
&
=1
如果想用与非门组成半加器，则将上式用代数法变换成与非形式：
由此画出用与非门组成的半加器。
ABBABABABBAABBAABABABABAS )()(
ABBABA ABABC
&
&
&
&
&
A
B
S
C
A
B
S
C
∑
CO
2．全加器 ——能 同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式,再经代数法化简和转换得：
1iii1iii1iii1iiii CBACBACBACBAS
1iii1iii1iii )()( CBACBACBA
1iii1iii1iii1iiii CBACBACBACBAC
1i-iiii )C( BABA
根据逻辑表达式画出全加器的逻辑电路图：
∑
CO
A
B
i
i
i - 1C C i
S i
CI
=1
=1
A
B
S
Ci
i
i
iC i - 1
&
≥1
iS 1iii CBA
iC 1i-iiii )C( BABA
二、多位数加法器
4位串行进位加法器
i
B C
i -1i
A
S
ii
C
B C
-10
A
0
0
S
∑
B
i i -1
CA
i
i
S
i
C
1 01
A CB
1
S
∑
B
i i -1
CA
i
i
S
i
C
2 12
A CB
2
S
∑
B
i i -1
CA
i
i
S
i
C
3 23
A CB
3
S
∑
C
3
本章小结
1,常用的中规模组合逻辑器件包括编码器,译码器,数据选择器,数值比较器,加法器等 。
2,上述组合逻辑器件除了具有其基本功能外,还可用来设计组合逻辑电路 。 应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用 MSI芯片的个数和品种型号最少,芯片之间的连线最少
3,用 MSI芯片设计组合逻辑电路最简单和最常用的方法是,
用数据选择器设计多输入,单输出的逻辑函数；用二进制译码器设计多输入,多输出的逻辑函数 。
4.1 编码器一,编码器的基本概念及工作原理编码 ——将特定的逻辑信号编为一组二进制代码 。
能够实现编码功能的逻辑部件称为编码器 。
一般而言,N个不同的信号,至少需要 n位二进制数编码 。
N和 n之间满足下列关系,
2n≥ N
例,设计一个键控 8421BCD码编码器。
S
S
S
S
S
S
S
S
S
S
1
0
V
1k Ω ×1 0
D
7
CC
C
8
6
B
5
2
A
4
9
3
（ 2）由真值表写出各输出的逻辑表达式为：
9898 SSSSA 76547654 SSSSSSSSB
解,（ 1）列出真值表：
76327632 SSSSSSSSC 9753197531 SSSSSSSSSSD
98SSA?
7654 SSSSB?
7632 SSSSC?
97531 SSSSSD?
重新整理得：
（ 3）由表达式画出逻辑图：
S
S
S
S
S
S
S
S
S
S
0
1
2
3
4
5
6
7
8
9
V
CC
1k Ω ×10
&
A
&
B C
&
D
&
（ 4）增加 控制使能标志 GS：
当按下 S0～ S9
任意一个键时，
GS=1，表示有信号输入；
当 S0～ S9均没按下时,GS=0，
表示没有信号输入。
S
S
S
S
S
S
S
S
S
S
0
1
2
3
4
5
6
7
8
9
A B C D GS
& & & &
&
≥1
V
CC
1k Ω ×1 0
二,二进制编码器
3位二进制编码器有 8个输入端,3个输出端,所以常称为 8
线 — 3线编码器,其功能真值表见下表,（ 输入为高电平有效 ）
输 入 输 出
0
A
2 1
AA
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
1
I
2
I
54 6
II
0 3
I
7
II I
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
编码器真值表由真值表写出各输出的逻辑表达式为：
用门电路实现逻辑电路：
76542 IIIIA?
76321 IIIIA?
75310 IIIIA?
A
&
1
&&
A
0
A
2
1
I
1
I
1 1
1
3
1
I
1
I I
5 2 0
1 1
I
67 4
I I
三．优先编码器 —— 允许同时输入两个以上信号，并按优先级输出。
集成优先编码器举例 —— 74148（ 8线 -3线 ）
注意：该电路为反码输出 。 EI为使能输入端 (低电平有效 ),EO为使能输出端 (高电平有效 ),GS为优先编码工作标志 (低电平有效 )。
7
I EII
1
I
2
I
543
I
6
I I
A
0 1
A
2
A
EO GS
0
I
1
1 1 1
1 1 1 1
1 1 1 1
≥1
≥1 ≥1 ≥1
& & & &
四,编码器的应用
1,编码器的扩展用两片 74148优先编码器串行扩展实现的 16线 — 4线优先编码器
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
I
A
2
A
1
A
0
GS
EOEI 74148(2)
I
01
I
2
II
3
I
4
I
56
I
7
I
A
2
1
A
0
AGS
EOEI
74148(1)
1
X
2
X X
56 0
X
7
XX
3
XX
4
X
14 915
X
813
XX
10
XX
1112
XX
GS
Y
0
Y
1
Y
2
Y
3
EO
EI
0
&
& & &
2．组成 8421BCD 编码器
7
2
I
0
I
1
A
6
I
5
I
4
II
3
I
0
I
74148
A
EI EO
GS
2 1
A
I I
457
I
16 2
III
03
II
11
I
9 8
I
Y
0
Y
1
Y
2
Y
3
&
&
G G G
G
1 2 3
4
4.2 译码器一,译码器的基本概念及工作原理译码器 —— 将输入代码转换成特定的输出信号例,2线 — 4线译码器写出各输出函数表达式：
画出逻辑电路图：
BAEIY?0
BAEIY?1
BAEIY?2 ABEIY?
3
1
1
1
A
B
EI
& & & &
Y
0
Y
1
Y
2
Y
3
二,集成译码器
1.二进制译码器 74138—— 3线 — 8线译码器
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
A
0
A
1
A
2
G
1
G
2A
G
2B
&
1 1 1
1 1 1
1
2.8421BCD译码器 7442
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
9
Y
&
Y
8
&
1 30
1
2
A
1
1
A A
1
A
1
1 1 1
三、译码器的应用
1,译码器的扩展用两片 74138扩展为 4线 — 16线译码器
G
1
G
2A
G
2B
74138( 2)
0
A
1
A
2
A
1
G
2A
G
2B
G
74138( 1)
A
1
A
2
A
0
1
2
AA
01
A
3
A E
016 2
YY YY
4
Y
5
YY
3
Y
7
914 10
YY YY
12
Y
13
Y
11
Y
15
2
Y
7
Y Y Y YY
5 4
3 016
YY
5
Y
7
Y Y Y YY
5 4
3
016
YY
Y
8
2．实现组合逻辑电路例 4.2.1 试用译码器和门电路实现逻辑函数：
ACBCABL
ABCCABCBABCAL
7653 mmmm
解,将逻辑函数转换成最小项表达式,
再转换成与非 — 与非形式 。
=m3+m5+m6+m7
=
用一片 74138加一个与非门就可实现该逻辑函数 。
1
G
0
A
74138
G
2A 2B1 2
AG A
Y
1
YY Y
2
Y YY
7 3
Y
456 0
A B C1 0 0
L
&
例 4.2.2某组合逻辑电路的真值表如表 4.2.4所示，
试用译码器和门电路设计该逻辑电路。
解,写出各输出的最小项表达式,再转换成与非 — 与非形式,
ABCCBACBACBAL 74217421 mmmmmmmm
CABCBABCAF 653653 mmmmmm
CABCBACBACBAG 64206420 mmmmmmmm
用一片 74138加三个与非门就可实现该组合逻辑电路 。
可见,用译码器实现多输出逻辑函数时,优点更明显 。
3 1
21
Y
G
YY
74138
A
0
05
Y
2A
G G
Y
7
1
Y Y
2
Y
4
A
6
A
2B
A B C1 0 0
FG L
& & &
653653 mmmmmm
ABCCBACBACBAL 74217421 mmmmmmmm
CABCBABCAF
CABCBACBACBAG 64206420 mmmmmmmm
3．构成数据分配器数据分配器 —— 将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出 。D
n位地址选择信号
0
D
1
D
2
D
n - 1
数据分配器示意图图4.2,7
数数据据输输出入用译码器设计一个,1线 -8线”数据分配器
Y
0
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
0
AA A
12
G
2A
G
1
G
2B
74183
D
1
0
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
数据输出数据输入地址选择信号四、数字显示译码器常用的数字显示器有多种类型,按显示方式分,有字型重叠式,点阵式,分段式等 。
按发光物质分,有半导体显示器,又称发光二极管 (LED)显示器,
荧光显示器,液晶显示器,气体放电管显示器等 。
1,七段数字显示器原理
f
a
b
c
d
e
g
DP
C
O
M
d c DPe
f C
O
M
bag
按内部连接方式不同，七段数字显示器分为 共阴极 和 共阳极 两种。
2．七段显示译码器 7448
七段显示译码器 7448是一种与 共阴极 数字显示器配合使用的集成译码器 。
C O M
C O M
a
a
b
b
c
c
d
d
e
e
f
f
g
g
DP
DP
7448的逻辑功能：
（ 1） 正常译码显示 。 LT=1,BI/RBO=1时,对输入为十进制数 l～ 15
的二进制码 （ 0001～ 1111） 进行译码,产生对应的七段显示码 。
（ 2） 灭零 。 当 LT=1,而输入为 0的二进制码 0000时,只有当 RBI =1
时,才产生 0的七段显示码,如果此时输入 RBI =0,则译码器的 a～
g输出全 0,使显示器全灭；所以 RBI称为灭零输入端 。
（ 3） 试灯 。 当 LT=0时,无论输入怎样,a～ g输出全 1,数码管七段全亮 。 由此可以检测显示器七个发光段的好坏 。 LT称为试灯输入端 。
（ 4） 特殊控制端 BI/RBO。 BI/RBO可以作输入端,也可以作输出端 。
作输入使用时,如果 BI=0时,不管其他输入端为何值,a～ g均输出 0,显示器全灭 。 因此 BI称为 灭灯输入端 。
作输出端使用时,受控于 RBI。 当 RBI=0,输入为 0的二进制码 0000
时,RBO=0,用以指示该片正处于灭零状态 。 所以,RBO 又称为灭零输出端 。
将 BI/RBO和 RBI配合使用，可以实现多位数显示时的
“无效 0消隐”功能。
具有无效 0消隐功能的多位数码显示系统
A
R B O
0A3 2
a? g
R B I
A1AA
R B O
0A3 2
a? g
R B I
A1A
1
A
R B O
a? g
A
R B O
A A
012 A3 2
a? g
R B I
3
R B I
A A10 AA
R B O
0A3 2
a? g
R B I
A1A
1
A
R B O
0A3 2
a? g
A1A
R B IR B O
A AA 1 A23
a? g
0
R B I
0
A A 1A
a? g
R B I
02 A3
R B O
0
4.3 数据选择器一,数据选择器的基本概念及工作原理数据选择器 —— 根据地址选择码从多路输入数据中选择一路,送到输出 。
1
D
D
0
Y
n 位地址选择信号
D
2 - 1
数据选择器示意图图4,3,1
数数据据输输出入 n
例,四选一数据选择器根据功能表，可写出输出逻辑表达式：
GDAADAADAADAAY )( 301201101001
由逻辑表达式画出逻辑图：
D
A
0
1
2
3
D
1
0
A
D
D
G
Y
≥1
&
1
1
1
1
1
二、集成数据选择器集成数据选择器 74151（ 8选 1数据选择器 ）
2
1
3
D
D
0
D
D
G
1
D
D
6
4
D
D
7
5
≥1
&
1
Y
Y
1
1
A
1
A
1 1
2
1A
0
1
41 2 3 5 6 7
15
16
GND
74151
8
9101112
14 13
4
A
0 2
A
1
AD
5
D
6
D D
7
3
D D
2
DD
01
Y
V c c
GY
三、数据选择器的应用
1,数据选择器的通道扩展用两片 74151组成,16选 1”数据选择器
D
01
D
2
D
3
D
4
D
5
D
6D7
DG
0
A
1
A
2
A
Y Y
74151( 2)
0D1DD 2D 34D5D
6D7
DG 0A1AA 2
Y Y
74151( 1)
Y Y
≥1
1
D12 4
3 5
DD 2A 3D 0D DD13D D
2
D DD D14 11 8 1910
1
DDA
615
D A A 7
0
&
2．实现组合逻辑函数
（ 1） 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数 。
例 4.3.1试用 8选 1数据选择器 74151实现逻辑函数：
ACBCABL
ABCCABCBABCAL
解,将逻辑函数转换成最小项表达式：
=m3+m5+m6+m7
画出连线图 。
Y
A D 34
74151
G 7 DD D D 16 2 D
Y
1 D
D
02 A 5
A
0
A B C
L
0
1
图4,3,5 例4,3,1 逻辑图
（ 2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。
例 4.3.2试用 4选 1数据选择器实现逻辑函数：
解,将 A,B接到地址输入端,C加到适当的数据输入端 。
作出逻辑函数 L的真值表,根据真值表画出连线图 。
CABCABL
A 3 DD
12 D
Y
1 D
0
A
0
A B
01
C
4 选1 数据选择器
L
1
4.5 加法器一,加法器的基本概念及工作原理加法器 ——实现两个二进制数的加法运算
1,半加器 ——只能进行本位加数,被加数的加法运算而不考虑低位进位 。
列出半加器的真值表：
BABABAS
ABC?
画出逻辑电路图。
由真值表直接写出表达式,
A
B
C
S
&
=1
如果想用与非门组成半加器，则将上式用代数法变换成与非形式：
由此画出用与非门组成的半加器。
ABBABABABBAABBAABABABABAS )()(
ABBABA ABABC
&
&
&
&
&
A
B
S
C
A
B
S
C
∑
CO
2．全加器 ——能 同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式,再经代数法化简和转换得：
1iii1iii1iii1iiii CBACBACBACBAS
1iii1iii1iii )()( CBACBACBA
1iii1iii1iii1iiii CBACBACBACBAC
1i-iiii )C( BABA
根据逻辑表达式画出全加器的逻辑电路图：
∑
CO
A
B
i
i
i - 1C C i
S i
CI
=1
=1
A
B
S
Ci
i
i
iC i - 1
&
≥1
iS 1iii CBA
iC 1i-iiii )C( BABA
二、多位数加法器
4位串行进位加法器
i
B C
i -1i
A
S
ii
C
B C
-10
A
0
0
S
∑
B
i i -1
CA
i
i
S
i
C
1 01
A CB
1
S
∑
B
i i -1
CA
i
i
S
i
C
2 12
A CB
2
S
∑
B
i i -1
CA
i
i
S
i
C
3 23
A CB
3
S
∑
C
3
本章小结
1,常用的中规模组合逻辑器件包括编码器,译码器,数据选择器,数值比较器,加法器等 。
2,上述组合逻辑器件除了具有其基本功能外,还可用来设计组合逻辑电路 。 应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用 MSI芯片的个数和品种型号最少,芯片之间的连线最少
3,用 MSI芯片设计组合逻辑电路最简单和最常用的方法是,
用数据选择器设计多输入,单输出的逻辑函数；用二进制译码器设计多输入,多输出的逻辑函数 。
