数字电子技术试题六 一、写出以下各小题答案（第1，2小题每空格1分，第3，4，5小题每空格2分，共15分） 1.数制转换：（3CA）16=（ ）10，（11011）2=（ ）10； （101）10=（ ）2，（34）8=（ ）10。 2.码制转换：（1001）自然二进制码=（ ）Gray码 3.逻辑函数F=的反函数= ，对偶式F*= 。 4.逻辑函数  的标准表达式为 。 5.对于一个8位D/A转换器，若其最小输出电压增量为0.02V，试问当输入代码为01001111时，输出电压VO= V，若其分辨率用百分数表示时，则为 。 二、将Y=F(A，B，C)=∑m(0, 1, 2, 4, 5, 7)化成最简“与或”表达式。（6分） 三、下图中G1、G2、G3 为TTL门电路，G4、G5、G6为CMOS门电路。试指出各门的输出状态。（高电平、低电平、高阻态？）（12分）  四、试用与非门设计一个组合逻辑电路，它接收四位二进制数B3、B2、B1、B0，仅当3≤B3B2B1B0≤7时，输出Y才为1。（12分） 五、下图中74LS153是四选一数据选择器，试写出Z的最简“与或”表达式。（8分） 附表1：74LS153功能表 ST A1 A0 Y  1 × × 0  0 0 0 D0  0 0 1 D1  0 1 0 D2  0 1 1 D3   六、试 画出下图所示时序电路在一系列CP信号作用下，Q1、Q2、Q3的输出电压波形，触发器采用下降沿触发，初始状态为Q=0。（9分） 七、用JK触发器设计一个三进制的计数器，其状态转换图为：（需要有设计过程）（12分） 八、试用4位同步二进制计数74LS161接成九进制计数器，可以加必要的门电路，74LS161的功能表如下：（9分） 附表1 74161功能表 CP   EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0  × × 0 × × × × × × × × 0 0 0 0  ↑ 1 × 0 × × A B C D A B C D  × 1 1 0 × × D0 × × ×  保 持  × 1 1 × × × × 0 × × × ×   ↑ 1 × 1 1 1 × × × × 计 数   九、下图所示的单稳态触发器电路中，为加大输出脉冲宽度所采取的下列措施哪些是对的，哪些是错的。如果是对的，在（ ）内打√，如果是错的，在（ ）内打×：（10分） 加大Rd （ ）； 减小R （ ）； 加大C （ ）； 提高VDD （ ）； 增加输入触发脉冲的宽度（ ）。  十、比较逐次逼近型和双积分型A/D转换器，各有什么优缺点？（7分） 数字电子技术试题六答案 一、（6分） 1. 970， 27， 1100101， 28 2. 1101 3. ，  4.  5. 1.58V， 1.392℅ 二、（6分） 三、（12分） Y1 高电平 Y2 高阻 Y3 低电平 Y4 高电平 Y5 低电平 Y6 低电平 四、（12分） 1.真值表（4分） 2．卡诺图化简（6分） B1 B2 B3 B4 Y  0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0   3．逻辑图（4分） 五、（8分） 六、（9分） 七、（12分） 1.列出状态转换真值表      0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0   2.   3. 驱动方程     4. 逻辑图 八、（10分）