数字电子技术试题 一、填空题（20分） 1. 函数 的反函数 = 。 2. 有两个TTL与非门，测得它们的关门电平分别为VOFFA = 1.1V，VOFFB = 0.9V；开门电平分别为VONA = 1.3V，VONB = 1.7V。它们输出的高电平和低电平相同，需要一个抗干扰能力大的门，应选 。 3.优先编码器74LS148输入为 — ，输出为 、 、 。当使能输入 ， ,时，输出 应为________________________。 4.将D触发器的D端连在 端上，假设Q（t）=0，则经过100个脉冲作用后，它的次态Q(t+100)为_________________________。 5.已知一个最长线性序列码发生器的反馈函数是F（Q）=Q5Q6，试求：序列码的长度S= ；需用触发器的个数N= 。 6. RAM的优点是__________，___________；缺点是___________，它是______存储器。 7. 简述EPROM实现不同规模逻辑函数的特点。 二、用卡诺图化简逻辑函数，并化简成最简的与非-与非式。（5分）  三、判断图示电路能否按各图所要求的逻辑关系正常工作？若不能，说明理由，并指出如何修改，才能实现电路要求的功能。（10分） TTL或CMOS门  TTL OC门          TTL或CMOS门  TTL 三态门            四、由主从J-K触发器组成的电路如图所示，设其初态为0。试画出电路在CP脉冲作用下，Q及Y端的波形。（15分）    五、用四选一数据选择器及门电路实现一位二进制全减运算。（15分）   六、已知四位二进制同步计数器CT74161和CT74163的功能表如下：（QD为最高位，QA为最低位，QCC=T QD QC QB QA ） （15分） ?? CT74161功能表  输 入 输 出  CP R LD P(S1) T(S2) A　　B　 C　　D QA　　QB　 QC 　QD  Ф 0 Ф Ф Ф Ф Ф Ф Ф 0 0 0 0  ↑ 1 0 Ф Ф A B C D A B C D  Ф 1 1 0 Ф Ф Ф Ф Ф 保　　持  Ф 1 1 Ф 0 Ф Ф Ф Ф 保　　持  ↑ 1 1 1 1 Ф Ф Ф Ф 计　　数   ?? CT74163功能表  输 入 输 出  CP R LD P(S1) T(S2) A　　B　 C　　D QA　　QB　 QC 　QD  ↑ 0 Ф Ф Ф Ф Ф Ф Ф 0 0 0 0  ↑ 1 0 Ф Ф A B C D A B C D  Ф 1 1 0 Ф Ф Ф Ф Ф 保　　持  Ф 1 1 Ф 0 Ф Ф Ф Ф 保　　持  ↑ 1 1 1 1 Ф Ф Ф Ф 计　　数  1、采用CT74161，利用R端构成M=9的计数器，写出态序表，画出逻辑电路图。 2、采用CT74163，按余3BCD码构成M=7的计数器，写出态序表，画出逻辑电路图。 七、芯片CT4161功能和PROM组成下图所示电路，CT4161是同步16进制计数器，QD、QC、QB、QA状态由0000，0001到1111，再重复。要求： （1）分析W、X、Y、Z的函数表达式。 （2）在CP作用下，分析W、X、Y、Z端顺序输出的8421BCD码的状态，并说明电路的功能。（20分）  数字电子技术试题十四答案 一、填空题（20分） 1.  2.A门 3.001 4.0 5.63，6 6.读写方便，使用灵活，断电后原存于RAM的信息丢失，易失性 7.EPROM是与阵列固定，输入信号的每个组合都固定连接（不管这个组合是否会被使用），所以与门阵列为全译码阵列，它经常被用来作为数据存储器。还可方便地用EPROM来实现简单的逻辑函数，若实现复杂的逻辑函数，则会随着输入信号的增加，使得芯片面积增大，利用率和工作速度降低等情况发生，例如，输入信号有10个，所需要的函数乘积项仅有40个的时候，由于固定的与阵列所产生的10个信号的乘积项有210=1024个，所以将所有的乘积项（1024）减去所需的乘积项（40）就有984个乘积项被空闲。实际上，大多数组合逻辑函数的最小项不超过40个，则使得PROM芯片的面积利用率不高，功耗增加。 二、用卡诺图化简逻辑函数，并化简成最简的与非-与非式。（5分） F 三、判断图示电路能否按各图所要求的逻辑关系正常工作？若不能，说明理由，并指出如何修改，才能实现电路要求的功能。（10分） 解: 对Y1 ，相当于两个门并联为一个门使用，由于两个门的输出状态总是相同的。这里采用两个或非门并联目的是提高Y1的驱动能力，其能力比单个门工作提高了一倍。 对 Y2 ，用OC门实现线与是可以的，但使用OC门时必须外接电阻和电源，才能满足式中所示的逻辑关系。 对Y3 ，不允许电路采用这种连接方法。当两个门输出状态不一致时，过大的电流将使门烧毁。对一般的TTL或CMOS门来说，这种接法应予避免。若仍要实现 ，可考虑加一个与门或者采用开集电极和开漏极的电路来实现。 对Y4,属于TS电路的连接。根据图中的逻辑符号，上面的门在C=1时使能，输出 ；下面的门在C=0时使能，输出 。因此入、出的逻辑关系应为:  因此原题中给的表达式有错。 四、由主从J-K触发器组成的电路如图所示，设其初态为0。试画出电路在CP脉冲作用下，Q及Y端的波形。（15分）  五、用四选一数据选择器及门电路实现一位二进制全减运算。（15分）  六、已知四位二进制同步计数器CT74161和CT74163的功能表如下：（QD为最高位，QA为最低位，QCC=T QD QC QB QA ） （15分） 1、   2、   七、芯片CT4161功能和PROM组成下图所示电路，CT4161是同步16进制计数器，QD、QC、QB、QA状态由0000，0001到1111，再重复。要求： 1.  2. WXYZ端顺序输出为3141592653589793的8421BCD码。因此该电路是一个能产生16位的π函数发生器